JP2008244383A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008244383A JP2008244383A JP2007086418A JP2007086418A JP2008244383A JP 2008244383 A JP2008244383 A JP 2008244383A JP 2007086418 A JP2007086418 A JP 2007086418A JP 2007086418 A JP2007086418 A JP 2007086418A JP 2008244383 A JP2008244383 A JP 2008244383A
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- semiconductor device
- film
- wiring
- prevention film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 配線10の接続パッド部上面には柱状電極11が設けられている。配線8の表面および柱状電極11の外周面は、ポリイミド系樹脂、PBO系樹脂等からなるエレクトロマイグレーション防止膜12によって覆われている。これにより、配線8相互間のエレクトロマイグレーションに起因するショートを防止することができる。
【選択図】 図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記エレクトロマイグレーション防止膜は、少なくとも、前記配線の表面および前記柱状電極の外周面に設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記エレクトロマイグレーション防止膜は、少なくとも、前記配線の表面および前記柱状電極の下部外周面に設けられ、前記柱状電極の上部外周面は前記封止膜で覆われていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記配線は銅を含む金属によって形成され、前記柱状電極は銅によって形成されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記エレクトロマイグレーション防止膜はポリイミド系樹脂またはPBO系樹脂によって形成されていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記封止膜はフィラー入りのエポキシ系樹脂によって形成されていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項8に記載の発明に係る発明の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の接続パッド部上に柱状電極を形成する工程と、前記配線の表面、前記 柱状電極の表面および前記半導体基板上にエレクトロマイグレーション防止膜を形成する工程と、前記エレクトロマイグレーション防止膜上に封止膜を形成する工程と、前記柱状電極の上面に形成された前記エレクトロマイグレーション防止膜を含む前記封止膜の上面側を研削して前記柱状電極の上面を露出させる工程と、を有することを特徴とするものである。
請求項9に記載の発明に係る発明の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の接続パッド部上に柱状電極を形成する工程と、前記配線の表面、前記 柱状電極の表面および前記半導体基板上にエレクトロマイグレーション防止膜を形成する工程と、前記柱状電極の上部表面に形成された前記エレクトロマイグレーション防止膜を除去する工程と、前記エレクトロマイグレーション防止膜および前記柱状電極上に封止膜を形成する工程と、前記封止膜の上面側を研削して前記柱状電極の上面を露出させる工程と、を有することを特徴とするものである。
請求項10に記載の発明に係る発明の製造方法は、請求項8または9に記載の発明において、前記配線は銅を含む金属によって形成し、前記柱状電極は銅によって形成することを特徴とするものである。
請求項11に記載の発明に係る発明の製造方法は、請求項10に記載の発明において、前記エレクトロマイグレーション防止膜はポリイミド系樹脂またはPBO系樹脂によって形成することを特徴とするものである。
請求項12に記載の発明に係る発明の製造方法は、請求項10に記載の発明において、前記封止膜はフィラー入りのエポキシ系樹脂によって形成することを特徴とするものである。
請求項13に記載の発明に係る発明の製造方法は、請求項8または9に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
図11はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、柱状電極11の下部外周面をエレクトロマイグレーション防止膜12で覆い、柱状電極11の上部外周面を封止膜14で覆った点である。
2 接続パッド
3 絶縁膜
5 保護膜
8 配線
11 柱状電極
12 エレクトロマイグレーション防止膜
14 封止膜
15 半田ボール
Claims (13)
- 半導体基板と、前記半導体基板上に設けられた複数の配線と、前記配線の接続パッド部上に設けられた柱状電極と、少なくとも前記配線の表面に設けられたエレクトロマイグレーション防止膜と、前記柱状電極の周囲に設けられた封止膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記エレクトロマイグレーション防止膜は、少なくとも、前記配線の表面および前記柱状電極の外周面に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記エレクトロマイグレーション防止膜は、少なくとも、前記配線の表面および前記柱状電極の下部外周面に設けられ、前記柱状電極の上部外周面は前記封止膜で覆われていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記配線は銅を含む金属によって形成され、前記柱状電極は銅によって形成されていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記エレクトロマイグレーション防止膜はポリイミド系樹脂またはPBO系樹脂によって形成されていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記封止膜はフィラー入りのエポキシ系樹脂によって形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 半導体基板上に複数の配線を形成する工程と、
前記配線の接続パッド部上に柱状電極を形成する工程と、
前記配線の表面、前記 柱状電極の表面および前記半導体基板上にエレクトロマイグレーション防止膜を形成する工程と、
前記エレクトロマイグレーション防止膜上に封止膜を形成する工程と、
前記柱状電極の上面に形成された前記エレクトロマイグレーション防止膜を含む前記封止膜の上面側を研削して前記柱状電極の上面を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板上に複数の配線を形成する工程と、
前記配線の接続パッド部上に柱状電極を形成する工程と、
前記配線の表面、前記 柱状電極の表面および前記半導体基板上にエレクトロマイグレーション防止膜を形成する工程と、
前記柱状電極の上部表面に形成された前記エレクトロマイグレーション防止膜を除去する工程と、
前記エレクトロマイグレーション防止膜および前記柱状電極上に封止膜を形成する工程と、
前記封止膜の上面側を研削して前記柱状電極の上面を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項8または9に記載の発明において、前記配線は銅を含む金属によって形成し、前記柱状電極は銅によって形成することを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記エレクトロマイグレーション防止膜はポリイミド系樹脂またはPBO系樹脂によって形成することを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記封止膜はフィラー入りのエポキシ系樹脂によって形成することを特徴とする半導体装置の製造方法。
- 請求項8または9に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086418A JP2008244383A (ja) | 2007-03-29 | 2007-03-29 | 半導体装置およびその製造方法 |
US12/009,719 US8749065B2 (en) | 2007-01-25 | 2008-01-22 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
TW097102591A TW200847365A (en) | 2007-01-25 | 2008-01-24 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
PCT/JP2008/051594 WO2008091023A1 (en) | 2007-01-25 | 2008-01-24 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
KR1020097014906A KR20090092328A (ko) | 2007-01-25 | 2008-01-24 | 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법 |
CN200880002910.6A CN101589467B (zh) | 2007-01-25 | 2008-01-24 | 包括电迁移防护膜的半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086418A JP2008244383A (ja) | 2007-03-29 | 2007-03-29 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290882A Division JP2011091432A (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244383A true JP2008244383A (ja) | 2008-10-09 |
Family
ID=39915304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086418A Pending JP2008244383A (ja) | 2007-01-25 | 2007-03-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008244383A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010150912A1 (ja) * | 2009-06-24 | 2010-12-29 | 日本電気株式会社 | 半導体装置及びその製造方法並びにこれを用いた回路装置 |
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
US7910478B2 (en) | 2008-12-04 | 2011-03-22 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor devices |
JP2011210939A (ja) * | 2010-03-30 | 2011-10-20 | Casio Computer Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2018070111A1 (ja) * | 2016-10-14 | 2018-04-19 | 株式会社デンソー | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144213A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP2004349610A (ja) * | 2003-05-26 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-03-29 JP JP2007086418A patent/JP2008244383A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144213A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP2004349610A (ja) * | 2003-05-26 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7910478B2 (en) | 2008-12-04 | 2011-03-22 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor devices |
WO2010150912A1 (ja) * | 2009-06-24 | 2010-12-29 | 日本電気株式会社 | 半導体装置及びその製造方法並びにこれを用いた回路装置 |
JP2011009363A (ja) * | 2009-06-24 | 2011-01-13 | Nec Corp | 半導体装置及びその製造方法並びにこれを用いた複合回路装置 |
US8610269B2 (en) | 2009-06-24 | 2013-12-17 | Nec Corporation | Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device |
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
US8421187B2 (en) | 2009-08-06 | 2013-04-16 | Teramikros, Inc. | Semiconductor device and manufacturing method thereof |
JP2011210939A (ja) * | 2010-03-30 | 2011-10-20 | Casio Computer Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2018070111A1 (ja) * | 2016-10-14 | 2018-04-19 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4995551B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8749065B2 (en) | Semiconductor device comprising electromigration prevention film and manufacturing method thereof | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
US20080105981A1 (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
JP4765947B2 (ja) | 半導体装置およびその製造方法 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4492621B2 (ja) | 半導体装置およびその製造方法 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP2004349610A (ja) | 半導体装置およびその製造方法 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP2011091432A (ja) | 半導体装置の製造方法 | |
US7910478B2 (en) | Method of manufacturing semiconductor devices | |
TWI445145B (zh) | 半導體裝置及其製造方法 | |
JP2008210828A (ja) | 半導体装置およびその製造方法 | |
JP2007258354A (ja) | 半導体装置の製造方法 | |
JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
JP5068830B2 (ja) | 半導体装置 | |
JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100965318B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP2010062176A (ja) | 半導体装置およびその製造方法 | |
JP2011034988A (ja) | 半導体装置 | |
JP2007115984A (ja) | 半導体装置およびその製造方法 | |
JP2005072223A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |