JP2011210939A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011210939A JP2011210939A JP2010076966A JP2010076966A JP2011210939A JP 2011210939 A JP2011210939 A JP 2011210939A JP 2010076966 A JP2010076966 A JP 2010076966A JP 2010076966 A JP2010076966 A JP 2010076966A JP 2011210939 A JP2011210939 A JP 2011210939A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- columnar electrode
- rewiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】金属のマイグレーション現象を防止する安価な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】複数の接続端子１２を有する半導体基板１１の上面に形成され、一端が前記接続端子１２と接続された複数の再配線１９と、再配線１９の他端の上面に形成された複数の柱状電極２１と、少なくとも再配線１９の側面及び柱状電極２１の側面を被覆するとともに、柱状電極２１の上面を露出させる絶縁膜１５と、絶縁膜１５の表面を封止するとともに、柱状電極２１の上面を露出させる封止膜２２と、を備える半導体装置１である。絶縁膜１５は樹脂材料を塗布し硬化させてなる。
【選択図】図２
【解決手段】複数の接続端子１２を有する半導体基板１１の上面に形成され、一端が前記接続端子１２と接続された複数の再配線１９と、再配線１９の他端の上面に形成された複数の柱状電極２１と、少なくとも再配線１９の側面及び柱状電極２１の側面を被覆するとともに、柱状電極２１の上面を露出させる絶縁膜１５と、絶縁膜１５の表面を封止するとともに、柱状電極２１の上面を露出させる封止膜２２と、を備える半導体装置１である。絶縁膜１５は樹脂材料を塗布し硬化させてなる。
【選択図】図２
Description
本発明は、ＷＬＰ（Wafer Level Package）等の半導体装置及び半導体装置の製造方法に関する。
半導体装置には、図１５に示すような構造のものがある。半導体デバイスウェハ１１０の接続パッド１１２が設けられた面に絶縁膜１１４が設けられ、絶縁膜１１４には接続パッド１１２の中央部に対応する部分に開口１１４ａが設けられている。絶縁膜１１４の表面及び開口１１４ａ内には電解めっき用シード層１１６が設けられ、電解めっき用シード層１１６の上部に再配線１１９が形成されている。再配線１１９は電解めっき用シード層１１６を介して接続パッド１１２に接続される。再配線１１９の端部に柱状電極１２１が設けられ、再配線１１９及び絶縁膜１１３が封止膜１２２により封止される。柱状電極１２１は封止膜１２２から露出し、柱状電極１２１の表面に半田端子１２３が設けられる。半田端子１２３を介して半導体装置１０１は図示しない回路基板に接続される（例えば、特許文献１参照）。
ところで、封止膜は、物理的な外力からの保護、湿度の遮断、外光の遮断等の役割を果たすこと、熱膨張係数が半導体基板に近いこと、耐熱性や薬品耐性などが求められる。
さらに、封止膜は再配線と接触するため、再配線を形成する金属のマイグレーション現象を防止する必要がある。
再配線や柱状電極をパリレン樹脂からなるコーティング膜で被覆することで金属のマイグレーション現象を防止することも提案されている（例えば、特許文献２参照）。
さらに、封止膜は再配線と接触するため、再配線を形成する金属のマイグレーション現象を防止する必要がある。
再配線や柱状電極をパリレン樹脂からなるコーティング膜で被覆することで金属のマイグレーション現象を防止することも提案されている（例えば、特許文献２参照）。
しかし、特許文献２の方法では、コーティング膜を作成するのにＣＶＤ法を用いるため、専用のＣＶＤ装置が必要となり、製造コストが増大する。
本発明の課題は、より安価に製造することができ、金属のマイグレーション現象を防止することができる半導体装置及び半導体装置の製造方法を提供することである。
以上の課題を解決するため、本発明の第１の態様によれば、複数の接続端子を有する半導体基板の上面に形成され、一端が前記接続端子と接続された複数の再配線と、前記再配線の他端の上面に形成された複数の柱状電極と、少なくとも前記再配線の側面及び前記柱状電極の側面を被覆するとともに、前記柱状電極の上面を露出させる絶縁膜と、前記絶縁膜の表面を封止するとともに、前記柱状電極の上面を露出させる封止膜と、を備えることを特徴とする半導体装置が提供される。
本発明の他の態様によれば、複数の接続端子を有する半導体基板の上面に、一端が前記接続端子と接続された複数の再配線を形成され、前記再配線の他端の上面に複数の柱状電極を形成された半導体装置の製造方法において、少なくとも前記再配線の側面及び前記柱状電極の側面を被覆するように樹脂材料を塗布し、硬化させることで絶縁膜を形成し、前記絶縁膜の上面を被覆する封止膜を形成し、前記封止膜及び前記絶縁膜を上面から研磨することで前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法が提供される。
好ましくは、前記柱状電極及び前記封止膜から露出している前記柱状電極の上面に半田端子を形成している。
好ましくは、前記絶縁膜を形成する樹脂材料は、前記再配線及び前記柱状電極を形成する材料のマイグレーション現象が生じにくい材料であり、ポリイミド、ポリベンゾオキサゾール、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等である。
好ましくは、前記絶縁膜を形成する前に、前記再配線及び前記柱状電極への濡れ性を良好にするプレディップ液を塗布する。
好ましくは、前記絶縁膜を形成する樹脂材料は、前記再配線及び前記柱状電極を形成する材料のマイグレーション現象が生じにくい材料であり、ポリイミド、ポリベンゾオキサゾール、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等である。
好ましくは、前記絶縁膜を形成する前に、前記再配線及び前記柱状電極への濡れ性を良好にするプレディップ液を塗布する。
本発明によれば、より安価に製造することができ、金属のマイグレーション現象を防止することができる半導体装置及び半導体装置の製造方法を提供することができる。
〔第１実施形態〕
図１は本発明の第１実施形態に係る半導体装置１を示す平面図であり、図２は図１のII−II矢視断面図である。図１、図２に示すように、半導体装置１は、半導体デバイスウェハ１０の上面に再配線１９、柱状電極２１、半田端子２３等を形成してなる。
半導体デバイスウェハ１０は、図１に示すように、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコン等の絶縁性材料からなるパッシベーション膜１３と、等を備える。
図１は本発明の第１実施形態に係る半導体装置１を示す平面図であり、図２は図１のII−II矢視断面図である。図１、図２に示すように、半導体装置１は、半導体デバイスウェハ１０の上面に再配線１９、柱状電極２１、半田端子２３等を形成してなる。
半導体デバイスウェハ１０は、図１に示すように、シリコン等からなる半導体基板１１と、金属等の導電性材料からなる複数の接続パッド１２と、酸化シリコン等の絶縁性材料からなるパッシベーション膜１３と、等を備える。
半導体基板１１の上面には、ＬＳＩや配線等が形成されている。接続パッド１２はシリコン基板１１上の配線と接続されている。パッシベーション膜１３は半導体基板１１の上面に形成され、ＬＳＩや配線等を被覆する。また、パッシベーション膜１３には、接続パッド１２を露出させる開口１３ａが設けられている。図１、図２に示すように、開口１３ａは接続パッド１２よりも小さい。
パッシベーション膜１３の上面には、エポキシ系樹脂やポリイミド系樹脂等からなる第１絶縁膜１４が形成されている。第１絶縁膜１４には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
第１絶縁膜１４には、接続パッド１２を露出させる開口１４ａが設けられている。開口１４ａは例えばレーザにより形成することができる。図１、図２に示すように、第１絶縁膜１４の開口１４ａはパッシベーション膜１３の開口１３ａよりも小さく、開口１４ａの外周部で接続パッド１２と第１絶縁膜１４とが密着している。
第１絶縁膜１４の上面の一部、及び、開口１４ａから露出した接続パッド１２の上部には、銅等からなる電解めっき用シード層１６が形成されている。電解めっき用シード層１６は、２００ｎｍ〜２０００ｎｍの厚さが好ましい。電解めっき用シード層１６の一端部は、開口１３ａ、１４ａを介して接続パッド１２に接続されている。
電解めっき用シード層１６の上面の一部には銅等の導電性材料からなる再配線１９が形成されている。再配線１９は１μｍ〜１０μｍの厚さが好ましい。再配線１９の接続パッド１２とは反対側の端部の上面には、銅等の導電性材料からなる柱状電極２１が形成されている。
電解めっき用シード層１６の上面の一部には銅等の導電性材料からなる再配線１９が形成されている。再配線１９は１μｍ〜１０μｍの厚さが好ましい。再配線１９の接続パッド１２とは反対側の端部の上面には、銅等の導電性材料からなる柱状電極２１が形成されている。
電解めっき用シード層１６及び再配線１９の積層体は、対応する１又は複数の接続パッド１２と１又は複数の柱状電極２１とを接続している。また、電解めっき用シード層１６及び再配線１９の積層体はそれぞれ隣接する他の電解めっき用シード層１６及び再配線１９の積層体と電気的に絶縁されるように配列されている。
再配線１９及び第１絶縁膜１４の表面には、第２絶縁膜１５が形成されている。第２絶縁膜１５は柱状電極２１の側面を被覆している。第２絶縁膜１５は再配線１９及び柱状電極２１をその上面及び側面から保護する。第２絶縁膜１５を形成する樹脂材料には、再配線１９及び柱状電極２１を形成する金属のマイグレーション現象が生じない材料であることが求められる。このような樹脂材料には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等がある。
第２絶縁膜１５の上部には、封止膜２２が、その上面が柱状電極２１の上面と略面一となることで柱状電極２１の上面が露出されるように設けられている。封止膜２２は、エポキシ系樹脂とシリカフィラーとのコンポジット（複合材料）等からなる。封止膜２２は、第２絶縁膜１５を上部から保護する。各柱状電極２１の上部には半導体基板１１の接続パッド１２と接続するための略球形状の半田端子２３がそれぞれ設けられている。半田端子２３は、柱状電極２１の円形の上面に接することによって相互に電気的に接続している。
次に、半導体装置１の製造方法について図３〜図１６を用いて説明する。
まず、図３に示すように、半導体デバイスウェハ１０の表面に第１絶縁膜１４を形成する。
次に、図４に示すように、スパッタ等の気相堆積法により第１絶縁膜１４の全面及び接続パッド１２の全面を覆う電解めっき用シード層１６を形成する。
まず、図３に示すように、半導体デバイスウェハ１０の表面に第１絶縁膜１４を形成する。
次に、図４に示すように、スパッタ等の気相堆積法により第１絶縁膜１４の全面及び接続パッド１２の全面を覆う電解めっき用シード層１６を形成する。
次に、図５に示すように、電解めっき用シード層１６上の再配線１９を形成しない位置に再配線レジスト１７を形成する。
次に、図６に示すように、電解めっき用シード層１６を陰極とする電解めっきにより再配線レジスト１７が形成されていない部分に再配線１９を形成する。
その後、図７に示すように、再配線レジスト１７を除去する。
次に、図６に示すように、電解めっき用シード層１６を陰極とする電解めっきにより再配線レジスト１７が形成されていない部分に再配線１９を形成する。
その後、図７に示すように、再配線レジスト１７を除去する。
次に、図８に示すように、電解めっき用シード層１６及び再配線１９の上面にドライフィルムを貼り付け、パターニングすることで柱状電極用レジスト２０を形成する。
次に、図９に示すように、電解めっき用シード層１６を陰極とする電解めっきにより柱状電極用レジスト２０の開口２０ａ内に柱状電極２１を形成する。
次に、図９に示すように、電解めっき用シード層１６を陰極とする電解めっきにより柱状電極用レジスト２０の開口２０ａ内に柱状電極２１を形成する。
次に、図１０に示すように、柱状電極用レジスト２０を除去する。次に、図１１に示すように、エッチングにより再配線１９が形成されていない部分の電解めっき用シード層１６を除去する。なお、このとき、再配線１９及び柱状電極２１の表面もエッチングされるが、再配線１９及び柱状電極２１は電解めっき用シード層１６と比較して充分に厚いため、影響はない。
次に、図１２に示すように、第２絶縁膜１５を形成する樹脂材料を絶縁膜１４、再配線１９及び柱状電極２１の表面に塗布した後、２００〜４００℃に加熱して硬化させることで第２絶縁膜を形成する。塗布方法はスピンコート、ディップコート、スプレーコート、印刷法等の任意の方法を採ることができる。
なお、第２絶縁膜１５を形成する材料を塗布する前に、絶縁膜１４、再配線１９及び柱状電極２１への濡れ性を良好にするプレディップ液をあらかじめ塗布してもよい。プレディップ液としては、ガンマブチルラクトン、乳酸エチル等を用いることができる。
なお、第２絶縁膜１５を形成する材料を塗布する前に、絶縁膜１４、再配線１９及び柱状電極２１への濡れ性を良好にするプレディップ液をあらかじめ塗布してもよい。プレディップ液としては、ガンマブチルラクトン、乳酸エチル等を用いることができる。
次に、図１３に示すように、印刷法により封止膜２２となる樹脂を塗布し、封止膜２２を形成する。
次に、図１４に示すように、封止膜２２を上面から研削することにより、封止膜２２の上面が柱状電極２１の上面と略面一となるように柱状電極２１の上面を露出させる。なお、このとき、柱状電極２１の側面を覆う第２絶縁膜１５の上面も露出する。
その後、柱状電極２１の上面に略球形状の半田端子２３を形成し、ダイシングする。以上により、半導体装置１が形成される。
次に、図１４に示すように、封止膜２２を上面から研削することにより、封止膜２２の上面が柱状電極２１の上面と略面一となるように柱状電極２１の上面を露出させる。なお、このとき、柱状電極２１の側面を覆う第２絶縁膜１５の上面も露出する。
その後、柱状電極２１の上面に略球形状の半田端子２３を形成し、ダイシングする。以上により、半導体装置１が形成される。
このように、本発明によれば、再配線１９及び柱状電極２１が第２絶縁膜１５により被覆されているため、再配線１９及び柱状電極２１と封止膜２２とが接触しない。そのため、再配線１９及び柱状電極２１を形成する金属のマイグレーション現象が生じず、再配線１９及び柱状電極２１のショートを防ぐことができる。このため、再配線１９及び柱状電極２１の配線密度を高くすることができる。また、再配線１９及び柱状電極２１と封止樹脂２２とが接触しないため、封止膜２２の材料として任意の材料を選択することができる。
また、樹脂材料を塗布し、硬化させることで第２絶縁膜１５を形成するため、ＣＶＤ法を用いずに第２絶縁膜を形成することができ、製造コストを抑えることができる。
また、樹脂材料を塗布し、硬化させることで第２絶縁膜１５を形成するため、ＣＶＤ法を用いずに第２絶縁膜を形成することができ、製造コストを抑えることができる。
１ 半導体装置
１０ 半導体デバイスウェハ
１１ 半導体基板
１２ 接続パッド
１３ パッシベーション膜
１３ａ、１４ａ、２０ａ 開口
１４ 第１絶縁膜
１５ 第２絶縁膜
１６ 電解めっき用シード層
１９ 再配線
２０ 柱状電極用レジスト
２１ 柱状電極
２２ 封止膜
２３ 半田端子
１０ 半導体デバイスウェハ
１１ 半導体基板
１２ 接続パッド
１３ パッシベーション膜
１３ａ、１４ａ、２０ａ 開口
１４ 第１絶縁膜
１５ 第２絶縁膜
１６ 電解めっき用シード層
１９ 再配線
２０ 柱状電極用レジスト
２１ 柱状電極
２２ 封止膜
２３ 半田端子
Claims (7)
- 複数の接続端子を有する半導体基板の上面に形成され、一端が前記接続端子と接続された複数の再配線と、
前記再配線の他端の上面に形成された複数の柱状電極と、
少なくとも前記再配線の側面及び前記柱状電極の側面を被覆するとともに、前記柱状電極の上面を露出させる絶縁膜と、
前記絶縁膜の表面を封止するとともに、前記柱状電極の上面を露出させる封止膜と、
を備えることを特徴とする半導体装置。 - 前記柱状電極及び前記封止膜から露出している前記柱状電極の上面に半田端子を形成していることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁膜を形成する樹脂材料は、前記再配線及び前記柱状電極を形成する材料のマイグレーション現象が生じにくい材料であり、ポリイミド、ポリベンゾオキサゾール、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等であることを特徴とする請求項１又は２に記載の半導体装置。
- 複数の接続端子を有する半導体基板の上面に、一端が前記接続端子と接続された複数の再配線を形成され、前記再配線の他端の上面に複数の柱状電極を形成された半導体装置の製造方法において、
少なくとも前記再配線の側面及び前記柱状電極の側面を被覆するように樹脂材料を塗布し、硬化させることで絶縁膜を形成し、
前記絶縁膜の上面を被覆する封止膜を形成し、
前記封止膜及び前記絶縁膜を上面から研磨することで前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法。 - 露出された前記柱状電極の上面に半田端子を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する前に、前記再配線及び前記柱状電極への濡れ性を良好にするプレディップ液を塗布することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する前記樹脂材料は、前記再配線及び前記柱状電極を形成する材料のマイグレーション現象が生じない材料であり、ポリイミド、ポリベンゾオキサゾール、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等であることを特徴とする請求項４乃至６の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076966A JP2011210939A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076966A JP2011210939A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011210939A true JP2011210939A (ja) | 2011-10-20 |
Family
ID=44941691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010076966A Pending JP2011210939A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011210939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101612611B1 (ko) * | 2013-07-03 | 2016-04-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치 및 그 제조 방법 |
| KR101752536B1 (ko) | 2014-07-30 | 2017-06-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356186A (ja) * | 2003-05-27 | 2004-12-16 | Shinko Electric Ind Co Ltd | ウエハレベルパッケージの製造方法 |
| JP2007019104A (ja) * | 2005-07-05 | 2007-01-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2008244383A (ja) * | 2007-03-29 | 2008-10-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010062176A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-03-30 JP JP2010076966A patent/JP2011210939A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356186A (ja) * | 2003-05-27 | 2004-12-16 | Shinko Electric Ind Co Ltd | ウエハレベルパッケージの製造方法 |
| JP2007019104A (ja) * | 2005-07-05 | 2007-01-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2008244383A (ja) * | 2007-03-29 | 2008-10-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010062176A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101612611B1 (ko) * | 2013-07-03 | 2016-04-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치 및 그 제조 방법 |
| KR101752536B1 (ko) | 2014-07-30 | 2017-06-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 |
| US9728477B2 (en) | 2014-07-30 | 2017-08-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing a semiconductor device having scribe lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10026707B2 (en) | Wafer level package and method | |
| KR100867968B1 (ko) | 반도체 장치, 그의 제조 방법 및 그의 실장 방법 | |
| US20120313243A1 (en) | Chip-scale package | |
| JP6268990B2 (ja) | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 | |
| TWI427755B (zh) | 半導體裝置及其製造方法 | |
| KR102351676B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| US20130307147A1 (en) | Chip package and method for forming the same | |
| US20190006196A1 (en) | Method for packaging chip and chip package structure | |
| TWI663661B (zh) | 半導體封裝結構及其製造方法 | |
| US10515888B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN113035831A (zh) | 晶圆级芯片封装结构及其制作方法和电子设备 | |
| TWI588954B (zh) | 晶片封裝體及其製造方法 | |
| US8476741B2 (en) | Semiconductor device | |
| JP2011210939A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW201126666A (en) | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same | |
| US20220384208A1 (en) | Manufacturing method for manufacturing a package structure | |
| JP2013211427A (ja) | 半導体装置とその製造方法 | |
| JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
| WO2018220868A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012069718A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN111952197B (zh) | 一种半导体装置及其封装方法 | |
| US20110084411A1 (en) | Semiconductor die | |
| JP6515243B2 (ja) | 半導体装置の製造方法 | |
| KR101920434B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |