JP2011009363A - 半導体装置及びその製造方法並びにこれを用いた複合回路装置 - Google Patents

半導体装置及びその製造方法並びにこれを用いた複合回路装置 Download PDF

Info

Publication number
JP2011009363A
JP2011009363A JP2009149945A JP2009149945A JP2011009363A JP 2011009363 A JP2011009363 A JP 2011009363A JP 2009149945 A JP2009149945 A JP 2009149945A JP 2009149945 A JP2009149945 A JP 2009149945A JP 2011009363 A JP2011009363 A JP 2011009363A
Authority
JP
Japan
Prior art keywords
bump
protective film
resin layer
adhesive resin
material portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009149945A
Other languages
English (en)
Inventor
Kenji Nanba
兼二 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009149945A priority Critical patent/JP2011009363A/ja
Priority to PCT/JP2010/061082 priority patent/WO2010150912A1/ja
Priority to US13/379,273 priority patent/US8610269B2/en
Priority to CN2010800284431A priority patent/CN102460670A/zh
Publication of JP2011009363A publication Critical patent/JP2011009363A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】特にフリップチップ方式の実装形態において微細ピッチ化、高スループット化に対応すると共に高い接続信頼性の得られる半導体装置、及びその製造方法並びにこれを用いた複合回路装置を提供する。
【解決手段】本発明に係る半導体装置は、電極と、電極上に開口部を有する絶縁層と、を備える。また前記電極上に形成されたバンプと、前記絶縁層と前記バンプの周辺を覆う保護膜と、前記バンプと接することなく前記保護膜の一部を覆う接着樹脂層と、を具備し、前記バンプの上面と、前記保護膜の上面と、前記接着樹脂層の上面とが同一平面上にある。
【選択図】図１

Description

本発明は、半導体装置、及び半導体装置の製造方法に関し、特にフリップチップ方式の実装形態において微細ピッチ化、高スループット化に対応すると共に高い接続信頼性の得られる半導体装置、及びその製造方法並びにこれを用いた複合回路装置に関するものである。
近年、半導体装置の高性能化，高機能化に対応するパッケージ構造として、ＣＰＵ（中央演算処理装置）やメモリ等の複数個の半導体素子を積層実装し１パッケージ化することでシステム構築するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）構造が知られている。このＳｉＰ構造では、近年、半導体素子間におけるデータ転送能力の向上を目的に、更なる多ピン化や電極間ピッチの微細化が進んでいる。
図９は、上記した従来の半導体装置の製造方法の一つである。初めに、電極２上にバリアメタル１４を介しＳｎを主成分とするハンダバンプ１５が形成された半導体素子１と、半導体素子１と同様に電極２上にバリアメタル１４を介しハンダバンプ１５が形成された、もしくはバリアメタル１４とバリアメタル１４上にＡｕからなる薄膜が形成された電極２を具備する半導体素子１を双方の電極２が対向する位置に位置合せを行う（図９（ａ））。その後、双方のハンダバンプ１５を当接し加熱，荷重を加えることで、ハンダバンプ１５同士を反応させ接続する。最後に、半導体素子１間に接着樹脂層７となる熱硬化性のアンダーフィル樹脂を封入し、硬化させることで複合回路装置を得ている（図９（ｂ））。
また、生産性の向上を図るために、特開２００７−１４２２３２（特許文献１）のように基板側に液状の樹脂材を供給した後、半導体素子を搭載し電極間の接続と樹脂材の熱硬化を行う製造方法が示されている。
また、半導体素子の搭載前に樹脂材の供給を行った製造方法として、特開２００５−２９４４３０（特許文献２）のように半導体素子側に半硬化状の接着樹脂層を形成し、その後にハンダバンプと接着樹脂層とを研削することでハンダバンプの表面を接着樹脂層より露出させると共に、平坦形状にする製造方法が示されている。
また、特開２００４−１７２４９１（特許文献３）には、突起電極の表面とストッパマスク層の表面を面一にした構造が記載されている。また、ストッパマスク層に接着性を有する熱可塑性樹脂又は低軟化点（融点）ガラスを用いることが記載されている。
特開２００７−１４２２３２号公報 特開２００５−２９４４３０号公報 特開２００４−１７２４９１号公報
しかしながら、従来構造には幾つかの問題点がある。
第１の課題は、アンダーフィル樹脂の充填性の低下によりボイドが発生しやすくなることである。この原因は、更なる多ピン化や電極間ピッチの微細化に伴いバンプ間の隙間は狭くバンプ高さも低いことから、半導体素子間のギャップが狭くなることに起因する。半導体素子間のギャップが狭い場合、充填領域への充填速度と半導体素子のエッジを伝い周り込む速度の相違が顕著となり、巻き込みによるボイドが発生してしまう。また、充填領域内でもバンプ配列部とそうでない領域との間でアンダーフィル樹脂の充填速度は異なり、バンプ接続部でボイドが発生し易い。
第２の課題は、パッケージ組立における生産性が低いことである。この原因は、個々に半導体素子の実装とアンダーフィル樹脂の充填を行っていることに起因する。充填領域におけるボイド発生の抑制を目的にアンダーフィル樹脂の粘度や塗布量等の条件を調整することで、充填時間に影響し、また個々にアンダーフィル樹脂の充填を行っていることから生産性の低下に至ってしまう。
また、特許文献１に記載の製造方法では、半導体素子の搭載時において半導体素子と樹脂材との間に空気が巻き込まれ易いことから、樹脂内ボイドが発生しやすい。また、微細ピッチ且つ狭ギャップである場合、取り込まれた空気を樹脂材が熱硬化する前に樹脂材の流動を利用して排出させることは困難である。その他の課題として、接続部における樹脂材の噛み込みが考えられる。予め電極部も含め基板上に樹脂材を供給されていることから、半導体素子の実装時において接合部に樹脂材が噛み込まれ、電極部において接続面積が狭くなる。
特許文献２に開示の製造方法では、半硬化状の接着樹脂層と金属であるハンダバンプとは硬度が異なることから、切削時にハンダバンプに切削ダレが生じる可能性がある。従って、電極間ピッチが微細化した場合、この切削ダレによって隣接バンプとのショート不良が発生する可能性がある。更に、微細化によるその他の課題として、電極サイズも微細化するため、バンプ形成時のめっきバラツキによる影響が顕著に現われる。
また、特許文献３に記載の構造では、ストッパマスク層に接着性を有する熱可塑性樹脂又は低軟化点（融点）ガラスを用いることが記載されているが、電極間の絶縁性と接着性の両方の機能を持たせることは記載がない。突起電極間ピッチの微細化のためには、電極間の絶縁性も考慮する必要がある。
本発明は上記従来技術の問題点を解決するための、特にフリップチップ方式の実装形態において微細ピッチ化、高スループット化に対応すると共に高い接続信頼性の得られる半導体装置、及びその製造方法並びにこれを用いた複合回路装置に関するものである。
第１の視点において、本発明に係る半導体装置は、電極と、電極上に開口部を有する絶縁層と、を備える。また前記電極上に形成されたバンプと、前記絶縁層と前記バンプの周辺を覆う保護膜と、前記バンプと接することなく前記保護膜の一部を覆う接着樹脂層と、を具備し、前記バンプの上面と、前記保護膜の上面と、前記接着樹脂層の上面とが同一平面上にある。なお、各要素又は部材の「上面」とは、各要素又は部材の上端部にあって外部に露出している面を言う。
第２の視点において、本発明に係る半導体装置の製造方法は、電極と、電極上に開口部を有する絶縁層とを配した半導体素子の該電極上にバンプの主材部を形成する工程と、該半導体素子の該絶縁層上と該バンプの主材部上に保護膜を形成する工程と、該保護膜上に接着樹脂層となる材料を供給する工程と、該バンプの主材部表面と該バンプの主材部周辺の該保護膜表面と該接着樹脂層を平坦化加工し同一平面とする工程と、を含む。
第３の視点において、本発明に係る半導体装置の製造方法は、電極と、電極上に開口部を有する絶縁層とを配した半導体素子の該電極上にバンプの主材部を形成する工程と、該半導体素子の該絶縁層上と該バンプの主材部上に保護膜を形成する工程と、該バンプの主材部表面と該バンプの主材部周辺の該保護膜表面を平坦化加工し同一平面とする工程と、ダイシングライン上の該保護膜を除去する工程と、該バンプ及び該保護膜上に接着樹脂層となる材料を供給する工程とマスクを用いて該接着樹脂層となる樹脂を成形する工程と、該接着樹脂層をドライエッチングし該接合材料部の表面を露出させる工程と、を含む。
本発明の第１の実施形態による半導体装置の構造を示す断面模式図である。 本発明の第２の実施形態による半導体装置の構造を示す断面模式図である。 本発明の第１、第２の実施形態による半導体装置の製造方法を示す断面模式図である。 本発明の第１の実施形態による半導体装置の製造方法を示す断面模式図である。 本発明の第２の実施形態による半導体装置の製造方法を示す断面模式図である。 本発明の第２の実施形態による半導体装置の製造方法を示す断面模式図である。 本発明の第２の実施形態による半導体装置の製造方法を示す断面模式図である。 本発明の第１の実施形態による複合回路装置を示す断面模式図である。 従来の半導体装置の接合構造及び接合方法を示す断面模式図である。
第１の視点において、前記バンプが主材部と接合材料部の２層から構成されていることが好ましい。
前記バンプの主材部がＣｕであることが好ましい。また、前記バンプの接合材料部がＡｕ又はＳｎの何れかであることが好ましい。
前記半導体装置の少なくとも１つの側面において、前記保護膜を露出させないように前記接着樹脂層が覆っていることが好ましい。
前記保護膜が前記バンプ間で中央が窪んだ円弧状の保護膜であることが好ましい。
前記保護膜はポリイミドからなる有機膜とすることができる。また、前記保護膜は無機膜としてもよい。
前記保護膜の厚みは、前記バンプ間で前記バンプ高さの１／２以下であることが好ましい。
前記接着樹脂層が、半硬化状の熱硬化性樹脂、熱硬化と感光性の併用型樹脂又は熱可塑性樹脂のいずれか一以上からなることが好ましい。
第２の視点において、前記半導体素子の絶縁層上とバンプの主材部上に保護膜を形成する工程と、前記保護膜上に接着樹脂層となる材料を供給する工程との間に、ダイシングライン上の該保護膜を除去する工程をさらに含むことが好ましい。
さらに該バンプの主材部表面に接合材料部を形成する工程を含むことが好ましい。
第３の視点において、バンプの主材部表面に接合材料部を形成する工程をさらに含むことが好ましい。
また、前記バンプの主材部表面に接合材料部を形成する工程は、置換型のめっき浴を用い無電解めっき法にて行うことが好ましい。
前記接着樹脂層となる材料を供給する工程は、フィルム状の半硬化樹脂をラミネート法にて行う工程であることが好ましい。
前記接着樹脂層となる材料を供給する工程は、液状の樹脂をスピンコートにて供給した後に、加熱又は露光し半硬化状にする工程であることが好ましい。
前記バンプの主材部表面とバンプの主材部周辺の保護膜表面（及び接着樹脂層）を平坦化加工し同一平面とする工程は、研磨法、研削法、化学機械研磨法の何れかにより行うことが好ましい。
前記ダイシングライン上の保護膜を除去する工程は、レーザー法又はフォトリソグラフィ法の何れかで行うことが好ましい。
前記マスクを用いて接着樹脂層となる樹脂を成形する工程は、ダイシングライン上に突起部を有するマスクを押し当て成形することが好ましい。
前記マスクを用いて接着樹脂層となる樹脂を成形する工程は、平板状のマスクを用いフォトリソグラフィ法により行うことが好ましい。
さらに具体的な実施形態について以下に説明する。
（実施形態１）
《半導体装置》
本発明の実施形態１に係る半導体装置について、図１を参照して詳細に説明する。図１を参照すると、本発明の実施形態１に係る半導体装置の断面図が示されている。なお、２つの断面図（ａ）、（ｂ）が示されているが、これは一括製造した２種類の半導体装置をダイシングにより切断分離したときの断面図である（後述の製造方法参照）。
それぞれ半導体素子１の回路面上に電極２と電極２上に開口部を有するＳｉＯＮやＳｉＯ２等の絶縁膜３、及び電極２上にＣｕからなるバンプ１０の主材部８があり、この主材部８の表面にはＳｎやＡｕ等からなる薄膜状の接合材料９が形成されている。また、絶縁膜３上とバンプ１０の周辺部には絶縁性の高い保護膜６によって覆われている。ここで、保護膜６にはポリイミド等の有機樹脂や、絶縁膜３と同様にＳｉＯＮやＳｉＯ２等の無機膜を適用することができる。
なお、電極２（及び絶縁膜３の一部）とバンプ１０の主材部８との間には、密着層４及び接着層５が形成されている。
更に、バンプ１０の周辺部を除く保護膜６上には半硬化状の接着樹脂層７が設けられている。接合材料９の表面、バンプ１０の周辺部の保護膜６表面、及び接着樹脂層７の表面は同一平面を形成している。この接着樹脂層７には熱硬化性樹脂や熱可塑性樹脂、及び熱硬化と感光性の併用型樹脂にて構成することができる。
本実施形態の半導体装置では、半導体装置表面の一部に接着樹脂層を形成することにより、接合部へのアンダーフィル樹脂充填工程が不要となり、高い生産性が得られる。また、バンプの接合材料表面が接着樹脂層から露出し同一平面上にあることから、実装時において樹脂の噛み込みによる接合不良を抑制することが可能である。更に、バンプの周辺を絶縁性の高い保護膜が覆っていることにより、微細な電極ピッチにおいても隣接バンプ間での高い絶縁性が確保可能である。
《半導体装置の製造方法》
本実施形態の半導体装置は、図３、図４に示すように製造される。図３（ａ）は、回路面上にＡｌ等からなる電極２と電極２の一部に開口部を有し、回路面上を覆うＳｉＯＮやＳｉＯ２等からなる絶縁膜３が具備された、半導体装置を複数個分含む半導体素子１がウェハ上に面付けされている状態である。なお、符号１１はダイシングラインであり、本実施形態では最終的にこのダイシングライン１１で切断され、複数の半導体装置が製造される工程を示す。
これにスパッタ法等を用いＴｉやＴｉＷ等からなる密着層４とＣｕ等からなる接着層５を電極２と絶縁膜３の全面に形成する。そして、スピンコート等によって感光性のレジスト１２を接着層５上に供給し、露光現像することで所望の電極２上に開口部を形成する。更に、このレジスト１２の開口部に電解めっき法等でバンプ１０の主材部８となるＣｕを析出させると図３（ｂ）のようになる。このとき、主材部８の高さは各電極２間でバラツキが生じている。
その後、レジスト１２を除去し、主材部８に覆われた部分以外に形成されている密着層４と接着層５をウェットエッチング法等を用い除去すると図３（ｃ）となる。
次に、スピンコート等により主材部８上も含め、全面に保護膜６となる熱硬化型又は感光性のポリイミド等の有機樹脂を供給し硬化する（図３（ｄ））。樹脂の供給量として、絶縁膜３上における保護膜６の成形後の膜厚が、最終的なバンプ１０の高さの１／２以下となる量が好ましい。保護膜６にＳｉＯＮやＳｉＯ２等を適用する場合には、スパッタ法を用いて供給する。この場合の保護膜６の厚みは、１μｍ以下であることが好ましい。
その後、保護膜６上に接着樹脂層７となる樹脂の供給を行う（図４（ｅ））。接着樹脂層７に熱硬化性樹脂又は熱可塑性樹脂を適用する場合は、フィルム状の樹脂を用いて保護膜６上にラミネートすることで供給を行う。ここで、熱硬化性樹脂を適用した場合は、ラミネート後においてもまだ半硬化状の樹脂である。その他の接着樹脂層７の供給方法として、液状の熱硬化性樹脂を保護膜６上にスピンコート等によって供給し、加熱することにより半硬化状の接着樹脂層７とする方法を採ってもよい。また、接着樹脂層７に熱硬化性と感光性の併用型樹脂を適用する場合は、スピンコート等によって樹脂を供給した後、露光し半硬化状の接着樹脂層７とする方法を採ってもよい。
次に、接着樹脂層７と保護膜６、及びバンプ１０の主材部８を研磨法や研削法、及び化学機械研磨法等を用いて、平坦化加工を行う（図４（ｆ））。そして、露出した主材部８表面に薄膜状の接合材料９となる金属を無電解めっき法等により供給する（図４（ｇ））。ここで、無電解めっき法で行う場合は、置換めっき浴を用いて所望のめっき厚の接合材料９を供給してもよい。また、接合材料９には、ＡｕやＳｎを適用することができる。
最後に、ダイシングライン１１の部分でダイシング加工しウェハ形態より個片化を行うことで、本発明の実施形態１に係る半導体装置が得られる（図４（ｈ））。また、半導体素子１の裏面を研磨法等にて加工し所望の薄さに薄型化して後、ダイシング加工を行ってもよい。
本発明の本実施形態に係る製造方法では、ウェハ形態で接着樹脂層を一括供給することにより、高い生産性が得られる。また、バンプの平坦化加工をバンプ主材部の周辺が既に硬化した保護膜で覆われた状態で行うことにより、加工時のバンプのダレを抑制し、微細な電極ピッチにおいても隣接バンプとのショート不良を防止することが可能である。更に、バンプの平坦化加工後に薄い接合材料を形成していることで、めっき厚バラツキを抑制し、高い接合信頼性の得られるバンプ形状を得ることが可能である。また更に、接合材料の供給に置換めっき浴を用いた無電解めっき法を適用することで、接着樹脂層との平坦性を維持しつつ接合材料の供給が可能となる。
《複合回路装置》
本発明の実施形態に係る半導体装置を用いた複合回路装置について、図８を参照して詳細に説明する。最初に、本発明の実施形態に係る半導体装置と、バンプ１０の表面と保護膜６の表面が同一平面上にある半導体装置との位置合せを行う（図８（ａ））。その後、接合材料９と他方のバンプの主材部８を当接し加熱と荷重を加えて接合材料９と両方の主材部の金属を反応させ接合する（図８（ｂ））。この時、接着樹脂層７も加熱され熱硬化することで、半導体装置間の接着も完了する。
本発明の実施形態１に係る複合回路装置では、先に接着樹脂層が形成されていることで、実装時に電極の電気的接続と接合部への樹脂充填及び硬化を同時に実施することが可能となり、高い生産性が得られる。また、表面が平坦なもの同士を実装することで、微細な電極ピッチ及び狭ギャップにおいても、実装時の空気の巻き込みによって生じる樹脂内ボイドを抑制することが可能である。
上記実施形態において、半導体装置同士の構造を示したが、半導体装置と基板の接合や基板同士の接合であってもよい。また、双方に本発明の半導体装置構造を適用した複合回路装置や、接合部位とその他の部位が同一平面上にある構造に本発明の半導体装置構造を接合した複合回路装置であってもよく、同様の効果が得られる。更に、双方の半導体装置に接合材料が供給されていてもよい。
（実施形態２）
次に第２の実施形態について図２を用いて説明する。図２は実施形態２における半導体装置の断面図である。図２に示すように、本実施形態において実施形態１と相違する点は、保護膜６の一側面（半導体装置の側面）が接着樹脂層７によって覆われている点である。なお、図２においても２種類の半導体装置の断面を図２（ａ）、（ｂ）に示している。
本実施形態では、保護膜の側面（半導体装置の側面）が接着樹脂層によって覆われていることにより、半導体装置の実装後において外力や熱膨張差起因によって生じる内部応力が接着樹脂層によって緩和されることから、保護膜の側面を基点とした界面剥離を抑制し高い信頼性を得ることができる。
《製造方法》
図３、図５は本実施形態に係る半導体装置の製造方法を示す工程図である。本実施形態では、保護膜６を供給する工程まで、第１の実施形態と同様である（図３（ａ）から（ｄ）まで）。次に、ウェハ形態より個片状に分割する部位のダイシングライン１１上において、レーザー法等を用い保護膜６を除去する（図５（ｅ））。また、保護膜６に感光性のポリイミド等の有機樹脂を使用した場合は、樹脂の硬化の際にダイシングライン１１上に開口部が形成されるよう露光現像してもよい。その後に接着樹脂層７となる樹脂の供給を行う（図５（ｆ））。接着樹脂層７に熱硬化性樹脂又は熱可塑性樹脂を適用する場合は、フィルム状の樹脂を用いて保護膜６上にラミネートすることで供給を行う。ここで、熱硬化性樹脂を適用した場合は、ラミネート後においてもまだ半硬化状の樹脂である。その他の接着樹脂層７の供給方法として、液状の熱硬化樹脂を保護膜６上にスピンコート等によって供給し、加熱することにより半硬化状の接着樹脂層７とする方法を採ってもよい。また、接着樹脂層７に熱硬化性と感光性の併用型樹脂を適用する場合は、スピンコート等によって樹脂を供給した後、露光し半硬化状の接着樹脂層７とする方法を採ってもよい。
次に、接着樹脂層７と保護膜６、及びバンプ１０の主材部８を研磨法や研削法、及び化学機械研磨法等を用いて、平坦化加工を行う（図５（ｇ））。そして、露出した主材部８表面に薄膜状の接合材料９となる金属を無電解めっき法等により供給する（図５（ｈ））。ここで、無電解めっき法で行う場合は、置換めっき浴を用いて所望のめっき厚の接合材料９を供給してもよい。また、接合材料９には、例えばＡｕやＳｎ又はこれらの合金を適用することができる。最後に、ダイシングライン１１の部分でダイシング加工しウェハ形態より個片化を行うことで、本発明の実施形態が得られる（図５（ｉ））。また、半導体素子１の裏面を研磨法等にて加工し所望の薄さに薄型化して後、ダイシング加工を行ってもよい。
本実施形態の製造方法では、ダイシングライン上の保護膜が予め除去された状態でダイシングを行うことにより、ダイシング時に発生する保護膜の界面剥離を防止することが可能である。
（第３の実施形態）
次に第３の実施形態について図３、図６を用いて説明する。図３、図６に示すように、本実施形態において第１、第２の実施形態と相違する点は、接着樹脂層７となる樹脂の供給前にバンプ１０の主材部８の平坦化加工と接合材料１０の形成を行う製造方法である点である。
本実施形態について具体的に説明する。保護膜６を供給する工程まで、第１、第２の実施形態と同様である（図３（ａ）から（ｄ））。次に、保護膜６、及びバンプ１０の主材部８を研磨法や研削法、及び化学機械研磨法等を用いて、平坦化加工を行う（図６（ｅ））。そして、保護膜６から露出した主材部８表面に薄膜状の接合材料９となる金属を無電解めっき法等により供給する（図６（ｆ））。ここで、無電解めっき法で行う場合は、置換めっき浴を用いて所望のめっき厚の接合材料９を供給してもよい。また、接合材料９には、ＡｕやＳｎ又はこれらの合金を適用することができる。その後、ウェハ形態より個片状に分割する部位のダイシングライン１１上において、保護膜６をレーザー法等にて除去する（図６（ｇ））。また、保護膜６に感光性のポリイミド等の有機樹脂を使用した場合は、樹脂の硬化の際にダイシングライン１１上に開口部が形成されるよう露光現像してもよい。
次に、接着樹脂層７となる樹脂の供給を行う（図６（ｈ））。接着樹脂層７に熱硬化性樹脂又は熱可塑性樹脂を適用する場合は、例えばフィルム状の樹脂を用いて保護膜６上にラミネートすることで供給を行うことが好ましい。ここで、熱硬化性樹脂を適用した場合は、ラミネート後においてもまだ半硬化状の樹脂である。その他の接着樹脂層７の供給方法として、液状の熱硬化樹脂又は熱硬化と感光性の併用型樹脂を保護膜６上にスピンコート等によって供給する方法を採ってもよい。
その後、平板状のマスク１３を押し当て接着樹脂層７となる樹脂を成形する。成形後、ドライエッチングにより、接合材料９の表面の残渣を除去し露出させる（図６（ｉ））。ここで、接着樹脂層７に熱硬化性樹脂又は熱可塑性樹脂を適用した場合は、加熱を行いながらマスク１３を押し当て成形することで接着樹脂層７を形成することが好ましい。なお、熱硬化性樹脂を使用した場合では、成形後においても半硬化状となる程度の温度、時間で成形を行うことが好ましい。熱硬化と感光性の併用型樹脂を適用した場合では、例えば材質にガラス等を用いたマスク１３を押し当てながら露光することができる。最後に、ダイシングライン１１の部分でダイシング加工しウェハ形態より個片化を行うことで、本発明の実施形態が得られる（図６（ｊ））。また、半導体素子１の裏面を研磨法等にて加工し所望の薄さに薄型化して後、ダイシング加工を行ってもよい。
本実施形態の製造方法では、接着樹脂層となる樹脂の供給前にバンプの主材部の平坦化加工と接合材料の形成を行うことによって、無電解めっき法等で接合材料を形成する際にめっき溶剤から受ける接着樹脂層の樹脂物性への影響を回避できる。
（第４の実施形態）
次に第４の実施形態について図３、図７を用いて説明する。図３、図７に示すように、本実施形態において第１、第２、第３の実施形態と相違する点は、接着樹脂層７の成形において、ダイシングライン１１の部位に供給された接着樹脂層７を除去する製造方法である点である。
本実施形態について具体的に説明する。接着樹脂層７となる樹脂を供給する工程まで、第３の実施形態と同様である（図３（ａ）から（ｄ）、図７（ｅ）から（ｈ））。次に、ダイシングライン１１の部位に突起部を有するマスク１３を押し当て接着樹脂層７となる樹脂を成形する。成形後、接合材料９表面及びダイシングライン１１部の残渣をドライエッチング等により除去し露出させる（図７（ｉ））。ここで、接着樹脂層７に熱硬化性樹脂又は熱可塑性樹脂を適用した場合は、加熱を行いながらマスク１３を押し当て成形することで接着樹脂層７を形成する。なお、熱硬化性樹脂を使用した場合では、成形後においても半硬化状となる程度の温度、時間で成形を行う。熱硬化と感光性の併用型樹脂を適用した場合では、材質にガラス等を用いた同様の形状のマスク１３を押し当てながら露光する。
また、この樹脂では、平板状のマスク１３を使用し、マスク１３を樹脂に押し当てながら、ダイシングライン１１部が開口するよう露光現像を行ってもよい。最後に、ダイシングライン１１の部分でダイシング加工しウェハ形態より個片化を行うことで、本発明の実施形態が得られる（図７（ｊ））。また、半導体素子１の裏面を研磨法等にて加工し所望の薄さに薄型化して後、ダイシング加工を行ってもよい。
本実施形態の製造方法では、接着樹脂層の成形において、ダイシングラインの部位に供給された接着樹脂層を除去することによって、ウェハ形態より個片化へダイシングを行う際にダイシングブレードへの樹脂目詰まりを回避できる。従って、ダイシング時に生じる半導体素子のチッピング、クラック発生が抑制され信頼性の向上が図れる。
次に、本発明の実施例について、本発明の半導体装置の製造方法を示す図３、図４を参照し説明する。図３、図４に示すように、初めに、回路面上に一例として２０μｍピッチエリア配列で配置されたＡｌからなる電極２と電極２の一部に開口部を有し、回路面上を覆うＳｉＯＮからなる絶縁膜３が具備された、例えばφ８インチ、厚み７２５μｍのウェハ状の半導体素子１において（図３（ａ））、スパッタ法を用いＴｉからなる密着層４とＣｕからなる接着層５を電極２と絶縁膜３の全面に形成した。そして、スピンコートによって感光性のレジスト１２を接着層５上に供給し、露光現像することで電極２上に一例としてφ１０μｍの開口部を形成した。更に、このレジスト１２の開口部に電解めっき法でバンプ１０の主材部８となるＣｕを例えば高さ１０μｍ以上に析出させた（図３（ｂ））。このとき、主材部８の高さは各電極２間でバラツキが生じている。
その後、レジスト１２を除去し、主材部８の下以外に形成されている密着層４と接着層５をウェットエッチング法にて除去した（図３（ｃ））。次に、スピンコートにより主材部８上も含め、保護膜６となるポリイミドの有機樹脂を供給し熱硬化した（図３（ｄ））。ポリイミド樹脂の供給量として、絶縁膜３上における保護膜６の成形後の膜厚が例えば３μｍとなる量を供給した。その後、一例として保護膜６上に接着樹脂層７となる厚み３０μｍのフィルム状の熱硬化性樹脂を加熱温度が８５℃で真空圧が０．５ＭＰａで真空ラミネートし供給した（図４（ｅ））。ここで、ラミネート後においてもまだ半硬化状の樹脂である。
次に、接着樹脂層７と保護膜６、及び主材部８を研削法にて平坦化加工を行った（図４（ｆ））。平坦化加工後の主材部８の高さは８μｍであった。そして、置換Ａｕめっき浴を用いて無電解めっき法により露出した主材部８表面に薄膜状のＡｕからなる接合材料９を形成した（図４（ｇ））。Ａｕ膜厚は例えば０．０３μｍの薄膜状である。最後に、半導体素子１の裏面を研磨法により例えば厚み１２０μｍまで薄型化し、ダイシングライン１１の部分で８ｍｍ矩形のサイズにダイシング加工することで本発明に係る半導体装置が得られた（図４（ｈ））。
《複合回路装置》
図８に示すように、本発明の実施形態の半導体装置と、Ｃｕからなるφ１３μｍの主材部８の表面とポリイミドからなる保護膜６の表面が同一平面上にある半導体装置との位置合せを行った（図８（ａ））。その後、Ａｕからなる接合材料９と他方の主材部８を当接し、例えば加熱温度３００℃で実装荷重７５Ｎ／Ｃｈｉｐを１５ｓｅｃ間加えて接合材料９と両方の主材部８を反応させ接合させた（図８（ｂ））。この時、接着樹脂層７は１５０℃以上の温度で反応を開始し、熱硬化することで半導体装置間の接着も完了した。
以上、本発明を上記実施形態及び実施例に即して説明したが、本発明は上記の構成ないし各工程の数値条件や使用材質等にのみ制限されるものではなく、本発明の範囲内で当業者であればなしうるであろう各種変形、修正特に、記載した各要素の異なった組み合わせ等を含むことはもちろんである。
１ 半導体素子
２ 電極
３ 絶縁膜
４ 密着層
５ 接着層
６ 保護膜
７ 接着樹脂層
８ 主材部
９ 接合材料
１０ バンプ
１１ ダイシングライン
１２ レジスト
１３ マスク
１４ バリアメタル
１５ ハンダバンプ

Claims (24)

  1. 電極と、電極上に開口部を有する絶縁層とを配した半導体装置において、
    前記電極上に形成されたバンプと、
    前記絶縁層と前記バンプの周辺を覆う保護膜と、
    前記バンプと接することなく前記保護膜の一部を覆う接着樹脂層と、を具備し、
    前記バンプの上面と、前記保護膜の上面と、前記接着樹脂層の上面とが同一平面上にある、
    ことを特徴とする半導体装置。
  2. 前記バンプが主材部と接合材料部の２層から構成されていること、を特徴とする請求項１に記載の半導体装置。
  3. 前記バンプの主材部がＣｕであること、を特徴とする請求項２に記載の半導体装置。
  4. 前記バンプの接合材料部がＡｕ又はＳｎの何れかであること、を特徴とする請求項２又は３に記載の半導体装置。
  5. 前記半導体装置の少なくとも１つの側面において、前記保護膜を露出させないように前記接着樹脂層が覆っていることを特徴とする、請求項１〜４のいずれか一に記載の半導体装置。
  6. 前記保護膜が前記バンプ間で中央が窪んだ円弧状の保護膜であること、を特徴とする請求項１〜５のいずれか一に記載の半導体装置。
  7. 前記保護膜がポリイミドからなる有機膜であること、を特徴とする請求項１〜６のいずれか一に記載の半導体装置。
  8. 前記保護膜が無機膜からなること、を特徴とする請求項１〜６のいずれか一に記載の半導体装置。
  9. 前記保護膜の厚みは、前記バンプ間で前記バンプ高さの１／２以下であること、を特徴とする請求項１〜８のいずれか一に記載の半導体装置。
  10. 前記接着樹脂層が、半硬化状の熱硬化性樹脂、熱硬化と感光性の併用型樹脂又は熱可塑性樹脂のいずれか一以上からなること、を特徴とする請求項１〜９のいずれか一に記載の半導体装置。
  11. 電極と、電極上に開口部を有する絶縁層とを配した半導体素子の該電極上にバンプの主材部を形成する工程と、
    該半導体素子の該絶縁層上と該バンプの主材部上に保護膜を形成する工程と、
    該保護膜上に接着樹脂層となる材料を供給する工程と、
    該バンプの主材部表面と該バンプの主材部周辺の該保護膜表面と該接着樹脂層を平坦化加工し同一平面とする工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. 前記半導体素子の絶縁層上とバンプの主材部上に保護膜を形成する工程と、前記保護膜上に接着樹脂層となる材料を供給する工程との間に
    ダイシングライン上の該保護膜を除去する工程、
    をさらに含むことを特徴とする、請求項１１に記載の製造方法。
  13. 前記バンプの主材部表面に接合材料部を形成する工程をさらに含むことを特徴とする、請求項１１又は１２に記載の製造方法。
  14. 電極と、電極上に開口部を有する絶縁層とを配した半導体素子の該電極上にバンプの主材部を形成する工程と、
    該半導体素子の該絶縁層上と該バンプの主材部上に保護膜を形成する工程と、
    該バンプの主材部表面と該バンプの主材部周辺の該保護膜表面を平坦化加工し同一平面とする工程と、
    ダイシングライン上の該保護膜を除去する工程と、
    該バンプ及び該保護膜上に接着樹脂層となる材料を供給する工程と
    マスクを用いて該接着樹脂層となる樹脂を成形する工程と、
    該接着樹脂層をドライエッチングし該接合材料部の表面を露出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  15. 前記バンプの主材部表面に接合材料部を形成する工程をさらに含むことを特徴とする、請求項１４に記載の製造方法。
  16. 前記バンプの主材部表面に接合材料部を形成する工程は、置換型のめっき浴を用い無電解めっき法にて行うこと、を特徴とする請求項１５に記載の製造方法。
  17. 前記接着樹脂層となる材料を供給する工程は、フィルム状の半硬化樹脂をラミネート法にて行う工程である、ことを特徴とする請求項１１〜１６のいずれか一に記載の製造方法。
  18. 前記接着樹脂層となる材料を供給する工程は、液状の樹脂をスピンコートにて供給した後に加熱し半硬化状にする工程であること、を特徴とする請求項１１〜１６のいずれか一に記載の製造方法。
  19. 前記接着樹脂層となる材料を供給する工程は、液状の樹脂をスピンコートにて供給した後に露光し半硬化状にする工程であること、を特徴とする請求項１１〜１６のいずれか一に記載の製造方法。
  20. 前記バンプの主材部表面とバンプの主材部周辺の保護膜表面と接着樹脂層を平坦化加工し同一平面とする工程は、研磨法、研削法、化学機械研磨法の何れかにより行うこと、を特徴とする請求項１１〜１３のいずれか一に記載の製造方法。
  21. 前記バンプの主材部表面とバンプの主材部周辺の保護膜表面を平坦化加工し同一平面とする工程は、研磨法、研削法、化学機械研磨法の何れかにより行うこと、を特徴とする請求項１４〜１６のいずれか一に記載の製造方法。
  22. 前記ダイシングライン上の保護膜を除去する工程は、レーザー法又はフォトリソグラフィ法の何れかで行う、ことを特徴とする請求項１２又は１４に記載の製造方法。
  23. 前記マスクを用いて接着樹脂層となる樹脂を成形する工程は、ダイシングライン上に突起部を有するマスクを押し当て成形すること、を特徴とする請求項１４〜１６の何れか一に記載の製造方法。
  24. 前記マスクを用いて接着樹脂層となる樹脂を成形する工程は、平板状のマスクを用いフォトリソグラフィ法により行うこと、を特徴とする請求項１４〜１６の何れか一に記載の製造方法。
JP2009149945A 2009-06-24 2009-06-24 半導体装置及びその製造方法並びにこれを用いた複合回路装置 Pending JP2011009363A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009149945A JP2011009363A (ja) 2009-06-24 2009-06-24 半導体装置及びその製造方法並びにこれを用いた複合回路装置
PCT/JP2010/061082 WO2010150912A1 (ja) 2009-06-24 2010-06-23 半導体装置及びその製造方法並びにこれを用いた回路装置
US13/379,273 US8610269B2 (en) 2009-06-24 2010-06-23 Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
CN2010800284431A CN102460670A (zh) 2009-06-24 2010-06-23 半导体器件、半导体器件制造方法和使用半导体器件的电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149945A JP2011009363A (ja) 2009-06-24 2009-06-24 半導体装置及びその製造方法並びにこれを用いた複合回路装置

Publications (1)

Publication Number Publication Date
JP2011009363A true JP2011009363A (ja) 2011-01-13

Family

ID=43386679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149945A Pending JP2011009363A (ja) 2009-06-24 2009-06-24 半導体装置及びその製造方法並びにこれを用いた複合回路装置

Country Status (4)

Country Link
US (1) US8610269B2 (ja)
JP (1) JP2011009363A (ja)
CN (1) CN102460670A (ja)
WO (1) WO2010150912A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174134A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US10872710B2 (en) 2018-05-30 2020-12-22 Samsung Electronics Co., Ltd. Dielectric composites, and multi-layered capacitors and electronic devices comprising thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082832B2 (en) 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8659153B2 (en) * 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
US9236277B2 (en) * 2012-08-10 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a thermally conductive underfill and methods of forming same
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291262A (ja) * 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2001077145A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置の製造方法
JP2003086626A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Ind Co Ltd 電子部品、その製造方法、電子部品の実装体および実装方法
JP2005129874A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2008244383A (ja) * 2007-03-29 2008-10-09 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3851607B2 (ja) 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
JP4353845B2 (ja) 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
JP2007142232A (ja) 2005-11-21 2007-06-07 Henkel Corp バンプ付電子部品の実装方法
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US7781867B2 (en) * 2007-12-28 2010-08-24 Fujitsu Limited Method and system for providing an aligned semiconductor assembly
US8079141B2 (en) * 2008-02-29 2011-12-20 Sumitomo Bakelite Co., Ltd. Electrical connection and method of manufacturing the same
US7851346B2 (en) * 2008-07-21 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291262A (ja) * 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2001077145A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置の製造方法
JP2003086626A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Ind Co Ltd 電子部品、その製造方法、電子部品の実装体および実装方法
JP2005129874A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2008244383A (ja) * 2007-03-29 2008-10-09 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174134A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US10872710B2 (en) 2018-05-30 2020-12-22 Samsung Electronics Co., Ltd. Dielectric composites, and multi-layered capacitors and electronic devices comprising thereof

Also Published As

Publication number Publication date
CN102460670A (zh) 2012-05-16
US20120104602A1 (en) 2012-05-03
WO2010150912A1 (ja) 2010-12-29
US8610269B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
US10930617B2 (en) Packaging method and package structure of wafer-level system-in-package
JP2011009363A (ja) 半導体装置及びその製造方法並びにこれを用いた複合回路装置
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI832448B (zh) 半導體裝置及其製造方法
TWI576927B (zh) 半導體裝置及其製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
WO2012120659A1 (ja) 半導体装置の製造方法
WO2009122867A1 (ja) 半導体装置、複合回路装置及びそれらの製造方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
US9837289B2 (en) Methods for forming package-on-package structures having buffer dams
CN108417550B (zh) 半导体装置及其制造方法
WO2012107971A1 (ja) 半導体装置及びその製造方法
JP6213554B2 (ja) 半導体装置
JP6440291B2 (ja) 半導体装置及びその製造方法
TW201606888A (zh) 晶片封裝體及其製造方法
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
JP2004165277A (ja) 電子部品実装構造及びその製造方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TW201903985A (zh) 封裝結構及其製造方法
JP4577316B2 (ja) 半導体装置の製造方法
TW202303918A (zh) 半導體封裝結構、方法、器件和電子產品
JP2008218521A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610