JP4120133B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4120133B2
JP4120133B2 JP2000128764A JP2000128764A JP4120133B2 JP 4120133 B2 JP4120133 B2 JP 4120133B2 JP 2000128764 A JP2000128764 A JP 2000128764A JP 2000128764 A JP2000128764 A JP 2000128764A JP 4120133 B2 JP4120133 B2 JP 4120133B2
Authority
JP
Japan
Prior art keywords
post
semiconductor element
insulating layer
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000128764A
Other languages
English (en)
Other versions
JP2001313349A (ja
Inventor
伸仁 大内
靖 白石
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000128764A priority Critical patent/JP4120133B2/ja
Priority to US09/843,650 priority patent/US6911722B2/en
Publication of JP2001313349A publication Critical patent/JP2001313349A/ja
Priority to US11/118,440 priority patent/US7307337B2/en
Priority to US11/976,785 priority patent/US7977229B2/en
Application granted granted Critical
Publication of JP4120133B2 publication Critical patent/JP4120133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は樹脂封止型の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯機器が急速に普及し、これに伴ってその中に搭載される樹脂封止型半導体装置も薄型／小型／軽量のものが要求されるようになっており、これらに対応するために数多くのものが提案されている。
【０００３】
その１つとして、図１９に示すような従来の半導体装置がある。半導体素子１の複数の電極パッド２にＣｕ（銅）の再配線３を電気的に接続させ、更に再配線３はＣｕポスト４に接続されている。そしてそのＣｕポスト４の高さに樹脂５を封止し、露出したＣｕポスト４の先端部にははんだボール６が形成されている。
【０００４】
ここまでの工程はすべて半導体素子１が複数ならんでいるウエハ状態で処理され、最後に半導体素子１にダイシングされ、個片化される。これらは半導体素子１に大きさが極めて近い半導体装置となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、Ｃｕポスト４とはんだボール６から成る端子が内側に奥まって配列されている。
【０００６】
半導体装置は図２０に示すように基板７に実装されるが、はんだボール６による接続を電気的チェックだけでなく、はんだの濡れ性によっても確認している。
【０００７】
はんだの濡れ性は接続強度の目安となる重要な検査項目の一つとなっており、特に車載用などの厳しい信頼性を必要とする分野では必須となっている。
【０００８】
特に最外側の端子は基板実装後の環境下でストレスを受け易く、確実に接続されていることが重要であるが、装置の内側に配列されているため、装置の影になってはんだの濡れ性の確認が困難であった。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明はポストの側端面が樹脂から露出し、ポストの側端面と半導体素子の端面を同一の位置に配置し、半導体素子の端面の少なくともポスト側の部分でかつ外周全体を絶縁層で覆ったものである。
【００１２】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す断面図である。
【００１３】
樹脂封止型の半導体装置は、半導体素子１１と複数の電極パッド１２と、再配線１３と、再配線１３により電極パッド１２に接続された複数のポスト１４と、ポスト１４の高さに封止した樹脂１５と、ポスト１４の先端部に形成されたろう接用金属バンプ例えばはんだボール１６とで構成されている。
【００１４】
電極パッド１２は半導体素子１の接続電極で、Ａｌ（アルミニウム）で形成される。電極パッド１２とポスト１４を接続する再配線１３はＣｕで形成され、ポスト１４はＣｕ製で柱状に形成される。
【００１５】
ポスト１４は、図２及び図３に示したのと同様に半導体素子１１の周辺部に１列に配列される。
【００１６】
また、ポスト１４の最外側の側端面から半導体素子１１の端面までの距離ｄは、半導体装置を基板に実装したときにはんだの状態を確認できる程度に短かくなるように、樹脂１５の端部が形成される。
【００１７】
この距離ｄは実装後にすき間となるポスト１４の高さ以内が適当で、実験的に５０〜１００μｍが望ましい。
【００１８】
以上のように、第１の実施形態によれば、ポスト１４とはんだボール１６から成る端子が、外部からの距離ｄが短くなったので、図４に示すように実装後に側面から見易くなり、はんだの濡れ性の確認が容易にできる効果がある。
【００１９】
図２は本発明の第２の実施形態を示す平面透視図で、再配線１３及びはんだボール１６は省略している。
【００２０】
ポスト１４は半導体素子１１の周辺部に１列に配列され、その側端面から半導体素子１１の端面までの距離ｄは図１の場合と同じである。
【００２１】
複数の電極パッド１２は半導体素子１１の中央部に配列され、図示してない再配線によりポスト１４に接続される。
【００２２】
図３は本発明の第３の実施形態を示す平面透視図で、第２の実施形態とは電極パッド１２の配列が異なるだけで、他は同じである。
【００２３】
電極パッド１２は各ポスト１４の間に配置されている。
【００２４】
また、図示してないが、電極パッド１２のそれぞれをポスト１４のそれぞれと１対１に対応させ、各ポスト１４の真下に配置させても良い。
【００２５】
以上のように、第２、第３の実施形態によれば、第１の実施形態の効果に加えて、半導体素子１１の周辺部にポスト１４を１列に配列するような端子配列が容易に実現でき、半導体装置の大きさの割合に対し端子数が少ない場合に適している。
【００２６】
図４は本発明の第１〜第３の実施形態を基板に実装した状態を示す断面図である。
【００２７】
半導体装置ははんだボール１６によって基板１７にはんだ付けされ、側面から目視によってはんだの濡れ性を容易に確認することができる。
【００２８】
図５は本発明の第４の実施形態を示す断面図、図６は平面透視図、図７は基板実装した状態を示す断面図である。
【００２９】
第１の実施形態とは、樹脂１５の周辺部全体に段差１８を設けたことが異なっているだけで、他は同じである。
【００３０】
段差１８の距離ｇは樹脂１５の半分位が適当で、段差１８の部分の樹脂厚ｔは５０μｍ前後、即ち４０〜６０μｍが望ましい。
【００３１】
このように樹脂１５の周辺部に段差１８を設けると、図７に示すようにはんだボール１６のはんだが溶融してはんだ付けされ、半導体装置が基板１７に実装された状態特に端子の状態を側面からよく見ることができる。
【００３２】
なお、図６では電極パッド１２、再配線１３及びはんだボール１６を省略している。
【００３３】
以上のように、第４の実施形態によれば、樹脂１５の周辺部全体に段差１８を設けたので、第１の実施形態の効果に比べて更にはんだの濡れ性の確認が容易にできる。
【００３４】
図８は本発明の第４の実施形態の製造方法を示す断面図で、（ａ）〜（ｆ）は各工程を示している。
【００３５】
まず、複数の半導体素子１１を形成したウエハ２０を準備する。
【００３６】
（ａ）においては、半導体素子１１の電極パッド１２（図示せず）に再配線１３（図示せず）により接続され、半導体素子１１の周辺部に配列されたポスト１４を形成する。
【００３７】
（ｂ）においては、ポスト１４の高さ以上に樹脂１５を封止する。
【００３８】
（ｃ）においては、研磨剤２１によって樹脂１５の表面を研削し、ポスト１４の高さにしてポスト１４の先端部を露出させる。
【００３９】
（ｄ）においては、個片にしたときに、樹脂１５の周辺部になる領域に対応する部分である所の隣接したポスト１４間の樹脂１５の一部を除去して、樹脂厚を４０〜６０μｍにし、段差１８を形成する。
【００４０】
樹脂１５の一部除去は、例えば波長１μｍ程度のＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザで樹脂１５のみを焼き付け、灰化させて飛ばすことにより実施することができる。
【００４１】
（ｅ）においては、露出したポスト１４の先端部にはんだボール１６を設けて端子形成する。
【００４２】
（ｆ）においては、切断刃２２によって、段差１８を形成した樹脂１５の部分の中央にある個片化ライン１９で半導体素子１１毎にダイシングし、第４の実施形態の半導体装置が製造される。
【００４３】
上記のように、レーザ等で樹脂１５の一部を除去して、樹脂１５の周辺部に段差１８を簡単に形成することができる。
【００４４】
図９は本発明の第５の実施形態を示す断面図、図１０はその一部拡大断面図、図１１は平面透視図、図１２は基板実装した状態を示す断面図である。
【００４５】
第１の実施形態とは、ポスト１４の最外側の側端面と半導体素子１１の端面が同一の位置に配置され、半導体素子１１の端面の外周全体を絶縁層２４で覆ったことが異なっている。
【００４６】
ポスト１４の側端面と半導体素子１１の端面は、同一の位置になっており、ポスト１４の側端面の外側には樹脂は存在しない。
【００４７】
図１０に示したように、半導体素子１１の上面は、従来と同様に絶縁層２３が形成されている。半導体素子１１の端面の外周全体を覆っている絶縁層２４は、ポスト１４側の部分に１００〜２００μｍの幅で帯状に形成される。勿論、半導体素子１１の端面のすべてを絶縁層２４で覆っても良い。
【００４８】
なお、図１１では電極パッド１２、再配線１３及びはんだボール１６を省略している。
【００４９】
このようにすると、図１２に示したように基板１７に実装した場合、はんだボール１６は溶融して、ポスト１４の側端面にまではんだが形成され、はんだの接続強度が増加する。
【００５０】
また、半導体素子１１の端面を絶縁層２４で覆ったため、はんだがポスト１４の側端面に形成されてもはんだによる電気的ショートも発生しない。
【００５１】
以上のように、第５の実施形態によれば、ポスト１４の側端面と半導体素子１１の端面を同一の位置にし、半導体素子１１の端面を絶縁層２４で覆ったので、第１の実施形態に比べて、更に端子の状態が見易くなり、基板実装後の目視によるはんだの濡れ性の確認が容易になるだけでなく、電気的ショートも発生することなく、はんだの接続強度を増すことができる。
【００５２】
図１３〜１５は本発明の第５の実施形態の製造方法を示す断面図で、（ａ）〜（ｊ）は各工程を示しているが、（ａ）〜（ｆ）はウエハの一部のみを示している。
【００５３】
まず、複数の半導体素子１１を形成したウエハ２０を準備する。
【００５４】
図１３の（ａ）においては、電極パッド１２と酸化膜２５を形成し、個片化ライン１９の部分に深さ１００〜２００μｍの溝２６を形成する。
【００５５】
（ｂ）においては、電極パッド１２の一部を除き溝２６の中を含めてポリイミド等の樹脂で絶縁層２７を形成する。酸化膜２５上の絶縁層２７は数μｍの厚さで、後に図１０に示した半導体素子１１上の絶縁層２３になる。また、溝２６中の絶縁層２７は同じく図１０の半導体素子１１の端面にむける絶縁層２４になる。
【００５６】
（ｃ）においては、ウエハ全面即ち電極パッド１２の一部と絶縁層２７上に金属膜２８を形成する。
【００５７】
（ｄ）においては、金属膜２８上の必要な部分、即ち電極パッド１２及び溝２６の部分を含めた配線接続部分に再配線１３を形成する。
【００５８】
図１４の（ｅ）においては、再配線１３上に溝２６上を跨ぐように二つ分の大きさのポスト１４を形成する。後にダイシングして隣接する半導体素子のポストとしても形成される。
【００５９】
（ｆ）においては、余分な金属膜２８を除去する。
【００６０】
図１５の（ｇ）においては、二つ分の大きさのポスト１４を形成したウエハ２０にポスト１４の高さ以上に樹脂１５を封止する。
【００６１】
（ｈ）においては、研磨剤２１によって樹脂１５の表面をポスト１４の高さまで研削し、ポスト１４の先端部を露出させる。
【００６２】
（ｉ）においては、露出したポスト１４の先端部にはんだボール１６が形成される。
【００６３】
（ｊ）においては、溝２６上の隣接した半導体素子１１に跨がるポスト１４及びはんだボール１６の部分の個片化ライン１９で、切断刃２２によってダイシングされ、半導体素子１１毎に個片化される。
【００６４】
上記のように、溝２６内に絶縁層２７を埋め込むことにより、半導体素子１１の上面に絶縁層２３を形成するときに同時に半導体素子１１の端面の外周全体に絶縁層２４を形成することができる。
【００６５】
図１６は本発明の第６の実施形態を示す断面図、図１７はその一部拡大断面図である。
【００６６】
第５の実施形態とは、ポスト１４の最外側の側端面にはんだ部２９を形成したのが異なるだけで、他は同じである。
【００６７】
ポスト１４の側端面にはんだ部２９が形成されていると、基板実装時に、端子の側面にはんだがより容易に乗り易く、はんだの接続強度が更に増加する。
【００６８】
また、半導体素子１１の端面に絶縁層２４を形成しているので、はんだによる電気的ショートが発生しないのも第５の実施形態と同じである。
【００６９】
以上のように、第６の実施形態によれば、ポスト１４の側端面にはんだ部２９を形成したので、第５の実施形態の効果に加えて、更にはんだの接続強度が増し、はんだの接続信頼性の向上が期待できる。
【００７０】
図１８は本発明の第６の実施形態の製造方法を示す断面図で、（ａ）〜（ｃ）は各工程を示している。
【００７１】
（ａ）は、第５の実施形態の製造方法を示した図１５の（ｊ）において、ダイシングされた隣接する半導体素子１１を示している。
【００７２】
（ｂ）においては、ダイシングされた隣接する半導体素子１１間の間隙を開ける。通常、個片化されたウエハはテープにマウントされているので、このテープを図の矢印のように両側にエキスパンドすることにより半導体素子１１間の間隙を大きく開けることができる。
【００７３】
（ｃ）においては、間隙を開けたそのままの状態で例えば約２３０℃の温度の炉に通してリフローを行う。するとポスト１４の先端部にあったはんだボール１６が溶けて一部がポスト１４の側端面にはんだ部２９を形成する。
【００７４】
はんだボール１６は、（ｂ）においては半球を半分に切った形状であるが、（ｃ）においてはポスト１４の先端部で半球状のはんだボール１６となる。この際、（ｂ）においてははんだの量が多くなっているので、（ｃ）においてはんだ部２９を形成しても、はんだボール１６は十分なはんだ量を有する大きさとなる。
【００７５】
なお、絶縁層２４は、図１３において溝２６中に埋め込まれた絶縁層２７により形成されたもので、半導体素子１１の外周全体に形成されている。
【００７６】
上記のように、リフローすることによりポスト１４の側端面にはんだ部２９を簡単に形成することができる。
【００７７】
上記した各実施形態の説明においては、ろう接用金属としてはんだを例にしたが、亜鉛合金、無鉛の錫合金等の金属を使用することができる。
【００７８】
【発明の効果】
上記したように、本発明によれば、半導体装置を基板に実装したときに、端子の状態が見易く、ろう接用金属の濡れ性を容易に確認することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図
【図２】本発明の第２の実施形態を示す平面透視図
【図３】本発明の第３の実施形態を示す平面透視図
【図４】基板実装した状態を示す断面図
【図５】本発明の第４の実施形態を示す断面図
【図６】第４の実施形態を示す平面透視図
【図７】基板実装した状態を示す断面図
【図８】第４の実施形態の製造方法を示す断面図
【図９】本発明の第５の実施形態を示す断面図
【図１０】第５の実施形態の一部拡大断面図
【図１１】第５の実施形態の平面透視図
【図１２】基板実装した状態を示す断面図
【図１３】第５の実施形態の製造方法を示す断面図（その１）
【図１４】第５の実施形態の製造方法を示す断面図（その２）
【図１５】第５の実施形態の製造方法を示す断面図（その３）
【図１６】本発明の第６の実施形態を示す断面図
【図１７】第６の実施形態の一部拡大断面図
【図１８】第６の実施形態の製造方法を示す断面図
【図１９】従来の半導体装置の断面図
【図２０】従来の基板実装した状態を示す断面図
【符号の説明】
１１ 半導体素子
１２ 電極パッド
１３ 再配線
１４ ポスト
１５ 樹脂
１６ はんだボール
１７ 基板
１８ 段差
１９ 個片化ライン
２０ ウエハ
２４ 絶縁層
２６ 溝
２７ 絶縁層
２９ はんだ部

Claims (5)

  1. 半導体素子と、
    前記半導体素子の複数の電極パッドと、
    前記電極パッドと接続された複数のポストと、
    前記ポストの高さに封止した樹脂と、
    前記ポストの先端部に形成されたろう接用金属バンプとを備え、
    前記ポストの側端面は前記樹脂から露出し、前記ポストの側端面と前記半導体素子の端面が同一の位置に配置され、前記半導体素子の端面の少なくとも前記ポスト側の部分でかつ外周全体を絶縁層で覆ったことを特徴とする半導体装置。
  2. 前記絶縁層が１００〜２００μｍの幅で形成されたことを特徴とする請求項１記載の半導体装置。
  3. 前記ポストの側端面にろう接用金属部を形成したことを特徴とする請求項１又は２記載の半導体装置。
  4. 複数の半導体素子を形成したウエハを準備する工程と、
    前記ウエハの個片化ライン部に溝を形成する工程と、
    前記半導体素子の電極パッドの一部を除き前記溝の中を含めて絶縁層を形成する工程と、
    前記溝部を含む前記絶縁層上に再配線を形成する工程と、
    前記再配線上に前記溝上を跨ぐように二つ分の大きさのポストを形成する工程と、
    前記ポストの高さに樹脂で封止する工程と、
    前記ポストの先端部にろう接用金属バンプを形成する工程と、
    前記溝における個片化ラインでダイシングする工程と
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記ダイシングした隣接する半導体素子の間隙を開ける工程と、
    前記間隙を開けたまま炉に通してリフローを行うことにより前記ポストの側端面にろう接用金属部を形成する工程と
    を備えたことを特徴とする請求項４記載の半導体装置の製造方法。
JP2000128764A 2000-04-28 2000-04-28 半導体装置及びその製造方法 Expired - Fee Related JP4120133B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000128764A JP4120133B2 (ja) 2000-04-28 2000-04-28 半導体装置及びその製造方法
US09/843,650 US6911722B2 (en) 2000-04-28 2001-04-27 Resin-molded semiconductor device having posts with bumps
US11/118,440 US7307337B2 (en) 2000-04-28 2005-05-02 Resin-molded semiconductor device having posts with bumps and method for fabricating the same
US11/976,785 US7977229B2 (en) 2000-04-28 2007-10-29 Method for fabricating resin-molded semiconductor device having posts with bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000128764A JP4120133B2 (ja) 2000-04-28 2000-04-28 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008024332A Division JP2008147697A (ja) 2008-02-04 2008-02-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001313349A JP2001313349A (ja) 2001-11-09
JP4120133B2 true JP4120133B2 (ja) 2008-07-16

Family

ID=18638156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000128764A Expired - Fee Related JP4120133B2 (ja) 2000-04-28 2000-04-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6911722B2 (ja)
JP (1) JP4120133B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
JP4620994B2 (ja) * 2004-10-14 2011-01-26 ローム株式会社 半導体装置
JP4363319B2 (ja) * 2004-12-14 2009-11-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US20060160346A1 (en) * 2005-01-19 2006-07-20 Intel Corporation Substrate bump formation
WO2007056353A2 (en) * 2005-11-04 2007-05-18 University Of Southern California Dry material transport and extrusion
JP4639155B2 (ja) * 2006-02-02 2011-02-23 新日本無線株式会社 半導体装置およびその製造方法
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7456503B1 (en) * 2007-10-09 2008-11-25 National Semiconductor Corporation Integrated circuit package
US7898088B2 (en) * 2007-10-09 2011-03-01 National Semiconductor Corporation I/O pad structures for integrated circuit devices
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
JP2011009363A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法並びにこれを用いた複合回路装置
CN102576694A (zh) 2009-11-10 2012-07-11 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
JP2012064698A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 半導体装置及びそのレイアウト方法
US9171769B2 (en) * 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
CN103814439B (zh) * 2011-09-09 2016-10-19 株式会社村田制作所 模块基板
CN105552054B (zh) * 2016-02-03 2018-02-27 美新半导体（无锡）有限公司 一种晶圆级封装结构及其制造方法
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10586318B2 (en) * 2016-10-07 2020-03-10 Raytheon Company Automated model-based inspection system for screening electronic components
CN107994006A (zh) * 2017-12-30 2018-05-04 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及封装方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
KR100239695B1 (ko) 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JPH1126931A (ja) 1997-07-03 1999-01-29 Fuji Xerox Co Ltd 電子部品実装基板およびその接続検査方法
JP3459765B2 (ja) 1997-07-16 2003-10-27 シャープ株式会社 実装検査システム
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP3895465B2 (ja) 1998-05-14 2007-03-22 沖電気工業株式会社 基板の実装方法、基板の実装構造
JP2000012591A (ja) 1998-06-18 2000-01-14 Sony Corp 半導体チップ、配線基板、並びに半導体装置及びその製造方法
JP2000036552A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP2000299406A (ja) 1999-04-15 2000-10-24 Sanyo Electric Co Ltd 半導体装置
US6140710A (en) * 1999-05-05 2000-10-31 Lucent Technologies Inc. Power and ground and signal layout for higher density integrated circuit connections with flip-chip bonding
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP4890746B2 (ja) * 2004-06-14 2012-03-07 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2001313349A (ja) 2001-11-09
US6911722B2 (en) 2005-06-28
US20080070348A1 (en) 2008-03-20
US7307337B2 (en) 2007-12-11
US20020060367A1 (en) 2002-05-23
US20050194682A1 (en) 2005-09-08
US7977229B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP4120133B2 (ja) 半導体装置及びその製造方法
KR100241573B1 (ko) 반도체 웨이퍼
US7462936B2 (en) Formation of circuitry with modification of feature height
US6548898B2 (en) External connection terminal and semiconductor device
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US20030006494A1 (en) Thin profile stackable semiconductor package and method for manufacturing
US20100133693A1 (en) Semiconductor Package Leads Having Grooved Contact Areas
KR20150041029A (ko) Bva 인터포저
US6717252B2 (en) Semiconductor device
US8293573B2 (en) Microarray package with plated contact pedestals
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
EP2947683A2 (en) Reconstituted interposer semiconductor package
JP5337404B2 (ja) 半導体装置および半導体装置の製造方法
US20060087039A1 (en) Ubm structure for improving reliability and performance
US7045893B1 (en) Semiconductor package and method for manufacturing the same
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008147697A (ja) 半導体装置及びその製造方法
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
US20210035898A1 (en) Package structure and manufacturing method thereof
KR100767193B1 (ko) 라인 플립 칩 패키지 및 그 제조 방법
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
JPH04213832A (ja) 半田バンプ電極を有する半導体素子
JP2006179709A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4120133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees