JP5337404B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5337404B2
JP5337404B2 JP2008133391A JP2008133391A JP5337404B2 JP 5337404 B2 JP5337404 B2 JP 5337404B2 JP 2008133391 A JP2008133391 A JP 2008133391A JP 2008133391 A JP2008133391 A JP 2008133391A JP 5337404 B2 JP5337404 B2 JP 5337404B2
Authority
JP
Japan
Prior art keywords
post
sealing resin
resin layer
metal material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008133391A
Other languages
English (en)
Other versions
JP2009283631A (ja
Inventor
達哉 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008133391A priority Critical patent/JP5337404B2/ja
Priority to US12/469,636 priority patent/US8072068B2/en
Publication of JP2009283631A publication Critical patent/JP2009283631A/ja
Priority to US13/230,904 priority patent/US20110316157A1/en
Application granted granted Critical
Publication of JP5337404B2 publication Critical patent/JP5337404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ＷＬＣＳＰ（Wafer Level Chip Size Package：ウエハレベルチップサイズパッケージ）が適用された半導体装置およびその製造方法に関する。
最近、半導体装置の高性能化および多機能化に伴って、ＷＬＣＳＰの実用化が進んでいる。ＷＬＣＳＰが適用された半導体装置では、複数のチップが集合したウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップのサイズがパッケージサイズとなる。
ＷＬＣＳＰが適用された半導体装置は、図４に示すように、半導体チップ１０１と、半導体チップ１０１の表面を覆うパッシベーション膜１０２と、パッシベーション膜１０２上に積層されたポリイミド層１０３と、ポリイミド層１０３上に形成された再配線１０４と、ポリイミド層１０３および再配線１０４上に積層された封止樹脂層１０５と、封止樹脂層１０５上に配置された半田ボール１０６とを備えている。パッシベーション膜１０２には、内部配線の一部を電極パッド１０７として露出させるためのパッド開口１０８が形成されている。再配線１０４は、ポリイミド層１０３に貫通して形成された貫通孔１０９を介して、その電極パッド１０７に接続されている。また、再配線１０４は、封止樹脂層１０５を貫通するポスト１１０を介して、半田ボール１０６と接続されている。この半導体装置は、半田ボール１０６が実装基板上のパッドに接続されることによって、実装基板への実装（実装基板に対する電気的および機械的な接続）が達成される。
この半導体装置の製造工程では、まず、複数の半導体チップの集合体である半導体ウエハが用意される。そして、半導体ウエハの表面を被覆しているパッシベーション膜１０２上に、ポリイミド層１０３および再配線１０４が形成される。次に、再配線１０４上の所定位置に、めっきなどの手法により、ポスト１１０が形成される。次いで、パッシベーション膜１０２上に、封止樹脂層１０５の材料であるエポキシ樹脂がポスト１１０を埋没させるように供給される。そして、エポキシ樹脂の硬化後に、エポキシ樹脂の表面がグラインダで研削されて、ポスト１１０の先端面がエポキシ樹脂から露出される。その後、ポスト１１０の先端面上に、半田ボール１０６が配置される。そして、ウエハ内の各半導体チップ間に設定されたダイシングラインに沿って、半導体ウエハがパッシベーション膜１０２および封止樹脂層１０５とともに切断（ダイシング）されることにより、図４に示す半導体装置が得られる。
特開２００３−３１７６８号公報
しかしながら、ポスト１１０の先端面がエポキシ樹脂から露出するまでエポキシ樹脂の研削が行われることにより、その研削が終了した時点で、ポスト１１０の先端面は、エポキシ樹脂（封止樹脂層１０８）の表面とほぼ面一をなす平坦面となる。そのため、ポスト１１０は、半導体チップ１０１の表面と直交する断面において、先端面と先端面に直交する側面とからなる角部１１１を有する。このような角部１１１をポスト１１０が有していると、半田ボール１０６が実装基板上のパッドに接続された状態で、半田ボール１０６が角部１１１から応力を集中的に受け、この応力集中により、半田ボール１１０にクラックが入るなどの損傷を生じるおそれがあった。
そこで、本発明の目的は、ポスト上の外部接続端子に応力集中による損傷が生じることを防止できる、半導体装置およびその製造方法を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップ上に積層された封止樹脂層と、前記封止樹脂層を層厚方向に貫通して形成された貫通孔内に設けられ、前記封止樹脂層の表面よりも前記半導体チップ側において前記貫通孔の内面と接し、前記封止樹脂層の表面よりも前記半導体チップ側に配置された周縁部と、前記封止樹脂層の表面から前記半導体チップの反対側に向けて突出する頂部とを含む半球状の先端面を有するポストと、前記貫通孔の内面と前記ポストの先端面とにより形成された隙間に入り込むように、かつ前記封止樹脂層の表面から突出するように前記ポストの先端面上に配置された外部接続端子とを含む、半導体装置である。
この構成によれば、半導体チップ上に積層された封止樹脂層には、貫通孔が層厚方向に貫通して形成されている。貫通孔内には、ポストが設けられている。このポストの先端面は、半球状をなし、角部を有していない。そのため、ポストの先端面上に配置される外部接続端子がポストから応力を集中的に受けることがない。よって、外部接続端子にポストからの応力集中による損傷が生じることを防止できる。また、外部接続端子とポストとの接続面が半球状となるので、外部接続端子とポストとの接続面が平坦面である構造と比較して、ポストの径方向（外部接続端子とポストとの対向方向と直交する方向）における外部接続端子とポストとの接続強度が向上する。
請求項２に記載のように、前記ポストは、第１の金属材料からなる基部と、前記第１の金属材料と異なる第２の金属材料からなり、前記基部上に形成された先端部とを備えていてもよい。
請求項３に記載のように、前記基部は、前記貫通孔内に埋没し、前記先端部との接続面が前記封止樹脂層の表面よりも前記半導体チップ側に配置される高さに形成されていることが好ましい。この構造では、基部の側面は、封止樹脂層に覆われることにより露出しない。そのため、基部が銅などの酸化されやすい金属材料からなる場合にも、基部の表面に酸化膜が形成されるおそれがない。また、基部の上方で貫通孔の内面が露出し、貫通孔の内面と先端部（ポスト）の先端面との間に隙間が生じるので、先端部上に配置される外部接続端子は、その隙間に入り込み、貫通孔の内面と先端部の先端面との間に挟持された状態となる。その結果、外部接続端子とポストとの接続強度がさらに向上する。
請求項４に記載のように、前記基部は、円柱状に形成され、前記先端部は、半球状に形成されていてもよい。
請求項５に記載のように、前記第２の金属材料は、前記第１の金属材料よりも融点が低いことが好ましい。この場合、半導体装置の製造方法として、たとえば、請求項７に記載の製造方法が採用されることが好ましい。請求項７に記載の製造方法は、半導体チップ上に、第１の金属材料からなる基部および前記第１の金属材料よりも低い融点を有する第２の金属材料からなる先端部を積み重ねた構造のポストを形成するポスト形成工程と、前記半導体チップ上に、前記ポストを埋没させるように封止樹脂層を形成する封止樹脂層形成工程と、前記封止樹脂層を前記第２金属層の表面が露出するまで研削する研削工程と、前記研削工程後、前記先端部に対する熱処理により、前記先端部を一旦溶融させた後に凝固させる熱処理工程とを含む。
熱処理工程では、ポストの先端部の材料である第２の金属材料が溶融する。このとき、第２の金属材料の融液は、表面張力により半球状となる。そして、第２の金属材料の融液が半球状のままで凝縮することにより、特別な加工を要することなく、半球状の先端部を得ることができる。その結果、ポストの先端面を容易に半球状に形成することができ、ひいては、そのようなポストを有する半導体装置を容易に製造することができる。
請求項６に記載のように、前記第１の金属材料は、銅を成分に含み、前記第２の金属材料は、錫を成分に含んでいてもよい。この場合、基部と先端部との接続面において、銅と錫とが共晶結合するので、基部と先端部との結合強度が向上する。
また、前記ポストが前記封止樹脂層の表面から突出していれば、ポスト上に外部接続端子を設けなくても、実装基板のパッドに対してポストを直接に接続することにより、半導体装置の実装基板への実装（電気的および機械的な接続）を達成することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、ＷＬＣＳＰが適用された半導体装置であり、半導体チップ２と、半導体チップ２の表面（機能素子が形成されている側の面）を被覆するパッシベーション膜（表面保護膜）３と、パッシベーション膜３上に形成された複数の再配線４と、パッシベーション膜３上に積層された封止樹脂層５と、各再配線４上に設けられ、封止樹脂層５を貫通するポスト６と、各ポスト６の先端部上に配置された外部接続端子としての金属ボール７とを備えている。
半導体チップ２は、たとえば、シリコンチップであり、平面視略矩形状に形成されている。
パッシベーション膜３は、たとえば、酸化シリコンまたは窒化シリコンからなる。このパッシベーション膜３には、半導体チップ１に作り込まれた機能素子と電気的に接続された内部配線の一部を電極パッド８として露出させるための複数のパッド開口９が形成されている。
再配線４は、たとえば、銅などの金属材料からなる。各再配線４は、電極パッド８からパッド開口９を介してパッシベーション膜３上に引き出され、パッシベーション膜３の表面に沿って延びている。
封止樹脂層５は、たとえば、エポキシ樹脂からなる。封止樹脂層５は、パッシベーション膜３および再配線４の表面を覆い、半導体装置１（半導体チップ２）の表面側を封止している。そして、封止樹脂層５は、表面が平坦面に形成されるとともに、その側面が半導体チップ２の側面と面一に形成されている。これにより、半導体装置１は、平面視において、半導体チップ２のサイズと等しい外形サイズ（パッケージサイズ）を有している。また、封止樹脂層５には、各再配線４の先端部上において、円筒状の内面１０ａを有する貫通孔１０が層厚方向に貫通して形成されている。
図２は、ポストの近傍の模式的な断面図である。
ポスト６は、各貫通孔１０内に設けられている。ポスト６の基端は、再配線４に接続されている。ポスト６の先端は、封止樹脂層５の表面に対して少し突出している。
より具体的には、ポスト６は、再配線４上に形成された基部１１と、基部１１上に形成された先端部１２とを一体的に有している。
基部１１は、第１の金属材料としての銅からなり、円柱状に形成されている。そして、基部１１は、封止樹脂層５の貫通孔１０内に埋没し、先端部１２との接続面が封止樹脂層５の表面よりも半導体チップ２側に配置される高さに形成されている。
先端部１２は、第２の金属材料としての錫からなり、中央部が周縁部に対して盛り上がった略半球状に形成されている。これにより、先端部１２の表面１３は、略半球状をなし、ポスト６の先端面１３となっている。そして、先端面１３は、その頂部（中央部）が封止樹脂層５の表面に対して突出し、周縁部が封止樹脂層５の表面よりも半導体チップ２側に配置されている。そのため、基部１１の上方において、貫通孔１０の内面１０ａが露出し、この内面１０ａと先端面１３との間に隙間が生じている。
金属ボール７は、半田からなり、封止樹脂層５の表面に対して突出するボール状に形成されている。金属ボール７の基端部は、貫通孔１０の内面１０ａとポスト６の先端面１３との間の隙間に入り込み、これらに挟持された状態になっている。各金属ボール７が図示しない実装基板上のパッドに接続されることにより、半導体装置１の実装基板への実装（実装基板に対する電気的および機械的な接続）が達成される。
図３Ａ〜３Ｅは、半導体装置１の各製造工程における模式的な断面図である。
半導体装置１の製造は、半導体チップ２が個片に切り分けられる前のウエハの状態で進められる。半導体チップ２（ウエハ）の表面は、パッシベーション膜３により被覆されている。
まず、図３Ａに示すように、フォトリソグラフィおよびエッチングにより、パッシベーション膜３に、複数のパッド開口９が形成される。次に、パッシベーション膜３および各パッド開口９から露出する電極パッド８上に、再配線４の材料からなるめっき層が形成され、フォトリソグラフィおよびエッチングにより、そのめっき層が複数の再配線４にパターニングされる。その後、各再配線４上に、ポスト６が形成される。ポスト６は、たとえば、パッシベーション膜３および再配線４上に、ポスト６が形成される部分に対応する開口を有するマスクを形成した後、そのマスクの開口内に、基部１１の材料である銅および先端部１２の材料である錫を連続的にめっき成長させ、その後、マスクを除去することによって形成することができる。また、ポスト６は、パッシベーション膜３および再配線４上に、基部１１の材料である銅および先端部１２の材料である錫を連続的にめっき成長させることにより、積層金属膜（図示せず）を形成し、その後、フォトリソグラフィおよびエッチングにより、積層金属膜を選択的に除去することによって形成することもできる。
次いで、図３Ｂに示すように、パッシベーション膜３上に、封止樹脂層５の材料である樹脂（たとえば、エポキシ樹脂）がポスト６を埋没させるように供給される、
そして、その樹脂の硬化後に、樹脂（封止樹脂層５）の表面がグラインダで研削されて、図３Ｃに示すように、ポスト６の先端部１２の先端面（先端面）が封止樹脂層５から露出される。このとき、先端部１２の材料である錫が、その延性のために、グラインダにつられて、封止樹脂層５の表面における貫通孔１０の周囲にだれる。
その後、熱処理が行われる。この熱処理では、半導体チップ２（ウエハ）上の構造物が半導体チップ２ごと加熱される。このときの温度は、先端部１２の材料である錫の融点（２３２℃）よりも高く、基部１１の材料である銅の融点（１０８４℃）よりも低い温度に設定される。これにより、先端部１２の材料である錫が溶融する。錫の融液は、表面張力により半球状となる。そして、加熱の終了後、錫の融液が半球状のままで凝縮することにより、図３Ｄに示すように、先端部１２が半球状になる。
次いで、図３Ｅに示すように、ポスト６（先端部１２）の先端面１３上に、金属ボール７が配置される。その後、ダイシングにより、各半導体チップ２に切り分けられ、図１に示す半導体装置１が得られる。
以上のように、半導体チップ２上に積層された封止樹脂層５には、貫通孔１０が層厚方向に貫通して形成されている。貫通孔１０内には、ポスト６が設けられている。このポスト６の先端面１３は、半球状をなし、角部を有していない。そのため、ポスト６の先端面１３上に配置される金属ボール７がポスト６から応力を集中的に受けることがない。よって、金属ボール７にポスト６からの応力集中による損傷が生じることを防止できる。また、金属ボール７とポスト６との接続面が半球状となるので、金属ボール７とポスト６との接続面が平坦面である構造と比較して、ポスト６の径方向（金属ボール７とポスト６との対向方向と直交する方向）における金属ボール７とポスト６との接続強度が向上する。
また、基部１１の側面は、封止樹脂層５に覆われることにより露出しない。そのため、基部１１の表面に酸化膜（酸化銅膜）が形成されるおそれがない。また、基部１１の上方で貫通孔１０の内面１０ａが露出し、貫通孔１０の内面１０ａと先端部１２（ポスト６）の先端面１３との間に隙間が生じるので、先端部１２上に配置される金属ボール７は、その隙間に入り込み、貫通孔１０の内面１０ａと先端部１２の先端面１３との間に挟持された状態となる。その結果、金属ボール７とポスト６との接続強度がさらに向上する。
また、先端部１２の材料である錫は、基部１１の材料である銅よりも融点が低い。そのため、熱処理工程（図３Ｄ参照）では、ポスト６の先端部１２の材料である錫が溶融する。このとき、錫の融液は、表面張力により半球状となる。そして、錫の融液が半球状のままで凝縮することにより、特別な加工を要することなく、半球状の先端部１２を得ることができる。その結果、ポスト６の先端面１３を容易に半球状に形成することができ、ひいては、そのようなポスト６を有する半導体装置１を容易に製造することができる。
また、基部１１と先端部１２との接続面においては、銅と錫が共晶結合するので、基部１１と先端部１２との結合強度が向上する。
なお、基部１１の材料として銅を用い、先端部１２の材料として錫を用いた構成を取り上げたが、基部１１の材料および先端部１２の材料として、それぞれ他の金属材料が用いられてもよい。先端部１２の材料としては、純錫に限らず、基部１１の材料よりも融点の低い金属材料であればよく、たとえば、錫を含む合金が用いられてもよい。また、基部１１の材料として、たとえば、金を用いることができる。基部１１の材料が金である場合、先端部１２の材料としては、金よりも融点の低い金属材料、たとえば、ニッケルを用いることができる。
また、各ポスト６上に金属ボール７が配置されているが、金属ボール７は省略されてもよい。各ポスト６が封止樹脂層５の表面から突出しているので、金属ボール７が省略されても、各ポスト６を実装基板のパッドに対して直接に接続することができ、半導体装置１の実装基板への実装（電気的および機械的な接続）を達成することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の一実施形態に係る半導体装置の模式的な断面図である。 ポストの近傍の模式的な断面図である。 半導体装置の製造途中の状態を示す模式的な断面図である。 図３Ａの次の工程を示す模式的な断面図である。 図３Ｂの次の工程を示す模式的な断面図である。 図３Ｃの次の工程を示す模式的な断面図である。 図３Ｄの次の工程を示す模式的な断面図である。 従来の半導体装置の構成を示す模式的な断面図である。
符号の説明
１ 半導体装置
２ 半導体チップ
５ 封止樹脂層
６ ポスト
７ 金属ボール
１０ 貫通孔
１１ 基部
１２ 先端部
１３ 先端面

Claims (7)

  1. 半導体チップと、
    前記半導体チップ上に積層された封止樹脂層と、
    前記封止樹脂層を層厚方向に貫通して形成された貫通孔内に設けられ、前記封止樹脂層の表面よりも前記半導体チップ側において前記貫通孔の内面と接し、前記封止樹脂層の表面よりも前記半導体チップ側に配置された周縁部と、前記封止樹脂層の表面から前記半導体チップの反対側に向けて突出する頂部とを含む半球状の先端面を有するポストと、
    前記貫通孔の内面と前記ポストの先端面とにより形成された隙間に入り込むように、かつ前記封止樹脂層の表面から突出するように前記ポストの先端面上に配置された外部接続端子とを含む、半導体装置。
  2. 前記ポストは、第１の金属材料からなる基部と、前記第１の金属材料と異なる第２の金属材料からなり、前記基部上に形成された先端部とを備えている、請求項１に記載の半導体装置。
  3. 前記基部は、前記貫通孔内に埋没し、前記先端部との接続面が前記封止樹脂層の表面よりも前記半導体チップ側に配置される高さに形成されている、請求項２に記載の半導体装置。
  4. 前記基部は、円柱状に形成され、
    前記先端部は、半球状に形成されている、請求項２または３に記載の半導体装置。
  5. 前記第２の金属材料は、前記第１の金属材料よりも融点が低い、請求項２〜４のいずれか一項に記載の半導体装置。
  6. 前記第１の金属材料は、銅を成分に含み、
    前記第２の金属材料は、錫を成分に含む、請求項５に記載の半導体装置。
  7. 半導体チップ上に、第１の金属材料からなる基部および前記第１の金属材料よりも低い融点を有する第２の金属材料からなる先端部を積み重ねた構造のポストを形成するポスト形成工程と、
    前記半導体チップ上に、前記ポストを埋没させるように封止樹脂層を形成する封止樹脂層形成工程と、
    前記封止樹脂層を前記第２金属層の表面が露出するまで研削する研削工程と、
    前記研削工程後、前記先端部に対する熱処理により、前記先端部を一旦溶融させた後に凝固させる熱処理工程とを含む、半導体装置の製造方法。
JP2008133391A 2008-05-21 2008-05-21 半導体装置および半導体装置の製造方法 Active JP5337404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008133391A JP5337404B2 (ja) 2008-05-21 2008-05-21 半導体装置および半導体装置の製造方法
US12/469,636 US8072068B2 (en) 2008-05-21 2009-05-20 Semiconductor device and a method for manufacturing the same
US13/230,904 US20110316157A1 (en) 2008-05-21 2011-09-13 Semiconductor device and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133391A JP5337404B2 (ja) 2008-05-21 2008-05-21 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009283631A JP2009283631A (ja) 2009-12-03
JP5337404B2 true JP5337404B2 (ja) 2013-11-06

Family

ID=41341487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133391A Active JP5337404B2 (ja) 2008-05-21 2008-05-21 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8072068B2 (ja)
JP (1) JP5337404B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278394B (zh) * 2005-10-03 2010-05-19 罗姆股份有限公司 半导体装置
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
CN107845713A (zh) * 2016-09-19 2018-03-27 戴莉霞 固晶稳固方法
CN109119346B (zh) * 2018-08-16 2021-07-23 嘉盛半导体(苏州)有限公司 晶圆级芯片的封装方法及结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP4649792B2 (ja) 2001-07-19 2011-03-16 日本電気株式会社 半導体装置
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
CN100395886C (zh) * 2004-07-16 2008-06-18 新光电气工业株式会社 半导体器件的制造方法
JP5279180B2 (ja) * 2005-10-03 2013-09-04 ローム株式会社 半導体装置
JP2007294558A (ja) * 2006-04-24 2007-11-08 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5080067B2 (ja) * 2006-11-24 2012-11-21 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009283631A (ja) 2009-12-03
US8072068B2 (en) 2011-12-06
US20110316157A1 (en) 2011-12-29
US20090289364A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
TWI429023B (zh) 半導體裝置及其半導體製程
JP4120133B2 (ja) 半導体装置及びその製造方法
JP2004140037A (ja) 半導体装置、及びその製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
JP2003051580A (ja) 半導体装置及びその製造方法
JP5337404B2 (ja) 半導体装置および半導体装置の製造方法
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
US20220344300A1 (en) Electronic device and manufacturing method thereof
US10014240B1 (en) Embedded component package and fabrication method
KR20080059525A (ko) 반도체 장치
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JP2002222824A (ja) 半導体装置及びその製造方法
JP5294611B2 (ja) 半導体装置及びその製造方法
JP5129438B2 (ja) 半導体装置
KR101009158B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2008053406A (ja) 半導体装置およびその製造方法
JP2004071906A (ja) 半導体装置
JP4972280B2 (ja) 半導体装置
JPH04237149A (ja) 電子チップ部品の製造方法及びボンディング方法
JP2010283109A (ja) 半導体装置の製造方法および半導体装置
JP2004281980A (ja) 半導体装置及びその製造方法
JP2007059493A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5337404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250