JP4972280B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4972280B2
JP4972280B2 JP2004357081A JP2004357081A JP4972280B2 JP 4972280 B2 JP4972280 B2 JP 4972280B2 JP 2004357081 A JP2004357081 A JP 2004357081A JP 2004357081 A JP2004357081 A JP 2004357081A JP 4972280 B2 JP4972280 B2 JP 4972280B2
Authority
JP
Japan
Prior art keywords
semiconductor device
post
hole
sealing resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004357081A
Other languages
English (en)
Other versions
JP2006165393A (ja
Inventor
晋吾 樋口
卓矢 門口
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004357081A priority Critical patent/JP4972280B2/ja
Publication of JP2006165393A publication Critical patent/JP2006165393A/ja
Application granted granted Critical
Publication of JP4972280B2 publication Critical patent/JP4972280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、WL−CSP(ウエハレベルチップスケールパッケージ:Wafer Level-Chip Scale Package)の半導体装置に関する。
最近、半導体装置の小型化、高機能化および高性能化を可能にするWL−CSPの実用化が進んでいる。WL−CSPでは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップのサイズがパッケージサイズとなる。
WL−CSPの半導体装置は、図5に示すように、半導体チップ101の表面がパッシベーション膜102で覆われている。このパッシベーション膜102には、半導体チップ101の表面に形成された内部配線の一部を電極パッド103として露出させるためのパッド開口104が形成されている。また、パッシベーション膜102上には、ポリイミド層105が積層されている。さらに、ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介して電極パッド103に接続されている。そして、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層108が積層され、再配線106は、その封止樹脂層108を貫通する円柱状のポスト109を介して、封止樹脂層108の表面に配設された半田ボール110に接続されている。WL−CSPの半導体装置は、半田ボール110が実装基板上のパッドに接続されることによって、実装基板への実装(実装基板に対する電気的および機械的な接続)が達成される。
このような半導体装置の製造工程では、まず、複数の半導体チップが作り込まれたウエハが用意される。ウエハの表面は、パッシベーション膜102によって被覆されている。次いで、パッシベーション膜102上に、ポリイミド層105および再配線106が形成される。さらに、再配線106上の所定位置に、めっきなどの手法によってポスト109が形成された後、パッシベーション膜102上に、封止樹脂層108の材料であるエポキシ樹脂がポスト109を埋没させるように供給される。そして、そのエポキシ樹脂の硬化後に、エポキシ樹脂の表面がグラインダで研削されて、ポスト109の表面(先端面)がエポキシ樹脂から露出される。
ところが、ポスト109を形成する銅などの金属材料は、延性を有しているため、グラインダによるエポキシ樹脂の研削時に、そのグラインダにつられて、図5に仮想線で示すように、ポスト109の先端部が、封止樹脂層108(エポキシ樹脂)の表面上に延びて拡がる(だれる)。このようなポスト109のだれは、たとえば、複数のポスト109間での短絡などの問題を生じるおそれがある。
そこで、グラインダによるエポキシ樹脂の研削後には、封止樹脂層108の表面にアンモニア系のエッチング液が供給されて、封止樹脂層108の表面に延びて拡がった金属材料を除去するためのエッチング処理が行われる。このエッチング処理の後、ポスト109の先端面(表面)に半田ボール110が形成される。そして、ウエハ内の各半導体チップ間に設定されたダイシングラインに沿って、パッシベーション膜102および封止樹脂層108とともにウエハが切断(ダイシング)されることにより、図5に示すWL−CSPの半導体装置が得られる。
特開2003−31768号公報
しかるに、エッチング処理後は、図5に示すように、ポスト109の先端面の位置が封止樹脂層108の表面の位置よりも一段低くなり、ポスト109の先端面は、封止樹脂層108のポスト109と接触する側面(ポスト109を貫通させる貫通孔の内面)に対して直角をなす平坦面となる。そのため、ポスト109の先端面上に形成される半田ボール110は、ポスト109の軸線方向に沿って切断したときの断面において、ポスト109側の端部(基端部)が、ポスト109の先端面および封止樹脂層108の側面に接する直角な角部111を有する形状となる。このような角部111には応力が集中しやすく、その応力によって、半田ボール110にクラックが入るなどの損傷を生じるおそれがあった。
そこで、この発明の目的は、ポスト上の外部接続端子の応力集中による損傷を防止することができる半導体装置を提供することである。
前記の目的を達成するための請求項1記載の発明は、半導体チップ(1)と、この半導体チップの表面上に積層され、前記半導体チップの表面と直交する方向に貫通して形成された貫通孔(51)を有する封止樹脂層(5)と、前記貫通孔内に設けられ前記貫通孔の内面に接する円柱状部と、前記貫通孔の内面(511)との間に隙間を空けて設けられた先端部とを有する、金属製のポスト(6)と、このポストの先端部上に配置され、前記封止樹脂層の表面から突出する外部接続端子(7)とを含み、前記ポストの前記先端部が、平坦状の先端面(61)を中央部に有し、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜して前記隙間を形成する傾斜面(62〜64)を周縁部に有することを特徴とする半導体装置である。
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、ポストの先端部と封止樹脂層に形成された貫通孔の内面との間に隙間が形成されているので、外部接続端子の基端部は、ポストの先端面および貫通孔の内面に接するような角部を有しない。そのため、外部接続端子の基端部への応力集中を防止することができ、応力集中による外部接続端子の損傷を防止することができる。
また、請求項2記載の発明は、前記外部接続端子は、前記ポスト側の基端部が、前記ポストの先端部の表面に沿って、前記ポストの先端部と前記貫通孔の内面との間の隙間に入り込んでいることを特徴とする請求項1記載の半導体装置である。
この構成によれば、外部接続端子の基端部は、ポストの先端部の表面に沿って、ポストの先端部と貫通孔の内面との間の隙間に入り込み、角部を有していないので、外部接続端子の基端部への応力集中を一層防止することができ、応力集中による外部接続端子の損傷を効果的に防止することができる。
また、前記ポストは、前記封止樹脂層の表面とほぼ平行な平坦状の先端面(61)と、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜する傾斜側面(62)と、前記貫通孔の貫通方向に沿った断面形状が略円弧状を有し、前記先端面と前記傾斜側面とを連続する連続面(63)とを備えていてもよい
この構成によれば、外部接続端子の基端部を、断面略円弧状の連続面に沿って、その連続面と貫通孔の内面との間の隙間に確実に入り込ませることができ、さらには傾斜側面と貫通孔の内面との間の隙間にまで入り込ませることもできる。
また、前記ポストは、前記封止樹脂層の表面とほぼ平行な平坦状の先端面(61)と、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜する傾斜側面(62)と、前記貫通孔の内面に対して前記傾斜側面よりも大きな角度で傾斜し、前記先端面と前記傾斜側面とを連続する連続面(64)とを備えていてもよい
この構成によれば、外部接続端子の基端部を、傾斜側面よりも大きな角度で傾斜する連続面に沿って、その連続面と貫通孔の内面との間の隙間に確実に入り込ませることができ、さらには傾斜側面と貫通孔の内面との間の隙間にまで入り込ませることもできる
請求項3記載の発明は、前記半導体チップは、パッシベーション膜(2)を有することを特徴とする請求項1または2に記載の半導体装置である。
請求項4記載の発明は、前記パッシベーション膜は、酸化シリコンまたは窒化シリコンからなり、前記半導体チップの表面全域を被覆するように形成されていることを特徴とする請求項3に記載の半導体装置である。
請求項5記載の発明は、前記パッシベーション膜には、前記半導体チップの表面に形成された内部配線の一部を電極パッド(8)として露出させるためのパッド開口(21)が形成されていることを特徴とする請求項3または4に記載の半導体装置である。
請求項6記載の発明は、前記パッシベーション膜上に積層された応力緩和層(3)を有することを特徴とする請求項3〜5のいずれか一項に記載の半導体装置である。
請求項7記載の発明は、前記応力緩和層は、ポリイミドからなり、前記パッシベーション膜の表面全域を被覆するように形成されていることを特徴とする請求項6に記載の半導体装置である。
請求項8記載の発明は、前記応力緩和層には、電極パッドと対向する位置にコンタクト孔(31)が貫通して形成されていることを特徴とする請求項6または7に記載の半導体装置である。
請求項9記載の発明は、前記応力緩和層上に再配線(4)が形成されていることを特徴とする請求項6〜8のいずれか一項に記載の半導体装置である。
請求項10記載の発明は、前記再配線は金属材料を用いて形成され、前記応力緩和層の表面に沿って延びていることを特徴とする請求項9に記載の半導体装置である。
請求項11記載の発明は、前記再配線は、前記応力緩和層のコンタクト孔を介して、電極パッドに接続されていることを特徴とする請求項9または10に記載の半導体装置である。
請求項12記載の発明は、前記封止樹脂層は、エポキシ樹脂からなることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、前記封止樹脂層には、前記再配線上において、円筒状の内面を有する前記貫通孔が、前記半導体チップの表面と直交する方向に貫通して形成されていることを特徴とする請求項9〜11のいずれか一項に記載の半導体装置である。
請求項14記載の発明は、前記封止樹脂層は、表面が平坦面に形成されるとともに、その側面が前記半導体チップの側面と面一に形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置である。
請求項15記載の発明は、前記外部接続端子が前記ポストを介して再配線と電気的に接続されていることを特徴とする請求項1〜14のいずれか一項に記載の半導体装置である。
請求項16記載の発明は、前記ポストは、前記封止樹脂層の表面よりも一段低いことを特徴とする請求項1〜15のいずれか一項に記載の半導体装置である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、WL−CSPの半導体装置であり、半導体チップ1と、この半導体チップ1の表面(機能素子が形成されている側の面)を被覆するパッシベーション膜(表面保護膜)2と、このパッシベーション膜2上に積層された応力緩和層3と、この応力緩和層3上に形成された再配線4と、この再配線4上に積層された封止樹脂層5と、この封止樹脂層5を貫通して設けられたポスト6と、このポスト6の先端部上に配置された外部接続端子としての金属ボール7とを備えている。
半導体チップ1は、たとえば、平面視略矩形状に形成されている。
パッシベーション膜2は、酸化シリコンまたは窒化シリコンからなり、半導体チップ1の表面全域を被覆するように形成されている。このパッシベーション膜2には、半導体チップ1の表面に形成されたアルミニウムなどの金属からなる内部配線の一部を、電極パッド8として露出させるためのパッド開口21が形成されている。
応力緩和層3は、たとえば、ポリイミドからなり、パッシベーション膜の表面全域を被覆するように形成されている。この応力緩和層3は、半導体装置に応力が加わったときに、その応力を吸収して緩和する機能を有している。また、応力緩和層3には、電極パッド8と対向する位置にコンタクト孔31が貫通して形成されている。
再配線4は、たとえば、銅などの金属材料を用いて形成され、応力緩和層3の表面に沿って延びている。この再配線4は、応力緩和層3のコンタクト孔31を介して、電極パッド8に接続されている。
封止樹脂層5は、たとえば、エポキシ樹脂からなり、パッシベーション膜2、応力緩和層3および再配線4の表面を覆うように形成されている。この封止樹脂層5には、再配線4上において、たとえば、円筒状の内面511を有する貫通孔51が、半導体チップ1の表面と直交する方向に貫通して形成されている。また、封止樹脂層5は、表面が平坦面に形成されるとともに、その側面が半導体チップ1の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ1のサイズと等しい略直方体形状を有している。
ポスト6は、たとえば、銅などの金属からなり、封止樹脂層5の貫通孔51内において、封止樹脂層5の表面よりも一段低く、貫通孔51の内面に接する円柱状部を有し、先端部と貫通孔51の内面511との間に隙間を生じるような形状に形成されている。具体的には、図2に示すように、ポスト6は、封止樹脂層5の表面とほぼ平行な平坦状の先端面61と、貫通孔51の内面511に対して先端側(再配線4側と反対側)ほど大きな隙間を生じるように傾斜する傾斜側面62と、貫通孔51の貫通方向(半導体チップ1の表面と直交する方向)に沿った断面形状が略円弧状を有し、先端面61と傾斜側面62とを連続する連続面63とを有する形状に形成されている。これにより、ポスト6の連続面63と貫通孔51の内面511との間には、ポスト6の傾斜側面62と貫通孔51の内面511との間の隙間よりも大きな隙間が形成され、ポスト6の傾斜側面62と貫通孔51の内面511との間の隙間は、再配線4に近づくにつれて徐々に間隔が狭まっている。
金属ボール7は、たとえば、半田などの金属材料を用いてボール状に形成されており、ポスト6を介して再配線4と電気的に接続されている。したがって、この金属ボール7が実装基板上のパッドに接続されることによって、この半導体装置の実装基板への実装(実装基板に対する電気的および機械的な接続)が達成される。また、金属ボール7の基端部は、その中央部が、ポスト6の先端面61に接合されるとともに、中央部の周囲の周縁部が、ポスト6の連続面63に沿って、その連続面63と貫通孔51の内面511との間の隙間に入り込み、さらには傾斜側面62と貫通孔51の内面との間の隙間にまで入り込んでいる。
このような構成によれば、ポスト6の先端部と封止樹脂層5に形成された貫通孔51の内面511との間に隙間が形成されているので、金属ボール7の基端部は、ポスト6の先端面61および貫通孔51の内面511に接するような角部を有しない。そのため、金属ボール7の基端部への応力集中を防止することができ、応力集中による金属ボール7の損傷を防止することができる。
また、この実施形態では、金属ボール7の基端部が、断面略円弧状の連続面63に沿って、その連続面63と貫通孔51の内面511との間の隙間に入り込み、さらには傾斜側面62と貫通孔51の内面との間の隙間にまで入り込んでおり、角部を有していないので、外部接続端子の基端部への応力集中を一層防止することができ、応力集中による外部接続端子の損傷を効果的に防止することができる。
図3は、この半導体装置の製造工程を工程順に示す断面図である。まず、図3(a)に示すように、複数の半導体チップ1が作り込まれたウエハWの表面を被覆するパッシベーション膜2にパッド開口21を形成した後、さらに、そのパッシベーション膜2上に応力緩和層3、再配線4およびポスト6を形成する。
次に、図3(b)に示すように、パッシベーション膜2上に、封止樹脂層5の材料である樹脂(たとえば、エポキシ樹脂)がポスト6を埋没させるように供給される。そして、その樹脂の硬化後に、樹脂(封止樹脂層5)の表面がグラインダで研削されて、図3(c)に示すように、ポスト6の表面(先端面)が封止樹脂層5から露出される。このとき、ポスト6を形成する金属材料が、その延性のために、グラインダにつられて、封止樹脂層5の表面における貫通孔51の周囲にだれる。
そこで、樹脂研削後、そのようなポスト6のだれた部分を除去するために、封止樹脂層5の表面に硫酸過水系のエッチング液(硫酸および過酸化水素水を含むエッチング液)が供給される。この硫酸過水系のエッチング液によって、ポスト6は、図3(d)に示すように、その先端面が封止樹脂層5の表面よりも一段低い位置に先端面61を有し、少なくとも先端部と貫通孔51の内面511との間に隙間を生じるような形状にエッチングされる。
このような形状(具体的には、図2を参照して説明した形状)のポスト6は、封止樹脂層5上に適当なレジストパターンを形成した後、その封止樹脂層5上にアンモニア系のエッチング液を供給することによっても形成することができるが、硫酸過水系のエッチング液を用いることによって、レジストパターンの形成工程を省略することができ、より簡単にポスト6を形成することができる。
エッチング処理の後、図3(e)に示すように、ポスト6の先端面に金属ボール7が形成される。そして、ウエハW内の各半導体チップ1間に設定されたダイシングラインに沿って、パッシベーション膜2および封止樹脂層5とともにウエハWが切断(ダイシング)されることにより、図1に示す構成の半導体装置が得られる。
図4は、ポスト6の他の形状を示す断面図である。この図4において、図2に示された各部に対応する部分には、図2の場合と同一の参照符号を付して示す。
この図4に示すポスト6は、貫通孔51の内面に接する円柱状部を有し、先端面61と傾斜側面62とを連続する連続面64が、貫通孔51の内面511に対して傾斜側面62よりも大きな角度で傾斜しており、その先端部の形状が円錐台形状に形成されている。このような形状によっても、金属ボール7の基端部を、連続面64に沿って、その連続面64と貫通孔51の内面511との間の隙間に確実に入り込ませることができ、さらには傾斜側面62と貫通孔51の内面511との間の隙間にまで入り込ませることもできる。
以上、この発明の2つの実施形態を説明したが、この発明はさらに他の形態で実施することもできる。たとえば、ポスト6は、封止樹脂層5の貫通孔51内において、封止樹脂層5の表面よりも一段低く、先端部と貫通孔51の内面511との間に隙間を生じるような形状に形成されていれば、図2および図4に示す形状とは異なる形状に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を示す断面図である。 ポストの近傍を示す断面図である。 上記半導体装置の製造工程を工程順に示す断面図である。 ポストの他の形状を示す断面図である。 従来のWL−CSPの半導体装置の構成を示す断面図である。
符号の説明
1 半導体チップ
2 パッシベーション膜
5 封止樹脂層
6 ポスト
7 金属ボール
51 貫通孔
61 先端面
62 傾斜側面
63 連続面
64 連続面
511 内面
W ウエハ

Claims (16)

  1. 半導体チップと、
    この半導体チップの表面上に積層され、前記半導体チップの表面と直交する方向に貫通して形成された貫通孔を有する封止樹脂層と、
    前記貫通孔内に設けられ前記貫通孔の内面に接する円柱状部と、前記貫通孔の内面との間に隙間を空けて設けられた先端部とを有する、金属製のポストと、
    このポストの先端部上に配置され、前記封止樹脂層の表面から突出する外部接続端子とを含み、
    前記ポストの前記先端部が、平坦状の先端面を中央部に有し、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜して前記隙間を形成する傾斜面を周縁部に有することを特徴とする半導体装置。
  2. 前記外部接続端子は、前記ポスト側の基端部が、前記ポストの先端部の表面に沿って、前記ポストの先端部と前記貫通孔の内面との間の隙間に入り込んでいることを特徴とする請求項1記載の半導体装置。
  3. 前記半導体チップは、パッシベーション膜を有することを特徴とする請求項1または2に記載の半導体装置。
  4. 前記パッシベーション膜は、酸化シリコンまたは窒化シリコンからなり、前記半導体チップの表面全域を被覆するように形成されていることを特徴とする請求項3に記載の半導体装置。
  5. 前記パッシベーション膜には、前記半導体チップの表面に形成された内部配線の一部を電極パッドとして露出させるためのパッド開口が形成されていることを特徴とする請求項3または4に記載の半導体装置。
  6. 前記パッシベーション膜上に積層された応力緩和層を有することを特徴とする請求項3〜5のいずれか一項に記載の半導体装置。
  7. 前記応力緩和層は、ポリイミドからなり、前記パッシベーション膜の表面全域を被覆するように形成されていることを特徴とする請求項6に記載の半導体装置。
  8. 前記応力緩和層には、電極パッドと対向する位置にコンタクト孔が貫通して形成されていることを特徴とする請求項6または7に記載の半導体装置。
  9. 前記応力緩和層上に再配線が形成されていることを特徴とする請求項6〜8のいずれか一項に記載の半導体装置。
  10. 前記再配線は金属材料を用いて形成され、前記応力緩和層の表面に沿って延びていることを特徴とする請求項9に記載の半導体装置。
  11. 前記再配線は、前記応力緩和層のコンタクト孔を介して、電極パッドに接続されていることを特徴とする請求項9または10に記載の半導体装置。
  12. 前記封止樹脂層は、エポキシ樹脂からなることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置。
  13. 前記封止樹脂層には、前記再配線上において、円筒状の内面を有する前記貫通孔が、前記半導体チップの表面と直交する方向に貫通して形成されていることを特徴とする請求項9〜11のいずれか一項に記載の半導体装置。
  14. 前記封止樹脂層は、表面が平坦面に形成されるとともに、その側面が前記半導体チップの側面と面一に形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置。
  15. 前記外部接続端子が前記ポストを介して再配線と電気的に接続されていることを特徴とする請求項1〜14のいずれか一項に記載の半導体装置。
  16. 前記ポストは、前記封止樹脂層の表面よりも一段低いことを特徴とする請求項1〜15のいずれか一項に記載の半導体装置。
JP2004357081A 2004-12-09 2004-12-09 半導体装置 Active JP4972280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357081A JP4972280B2 (ja) 2004-12-09 2004-12-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357081A JP4972280B2 (ja) 2004-12-09 2004-12-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2006165393A JP2006165393A (ja) 2006-06-22
JP4972280B2 true JP4972280B2 (ja) 2012-07-11

Family

ID=36667048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357081A Active JP4972280B2 (ja) 2004-12-09 2004-12-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4972280B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818332B2 (ja) * 2008-08-12 2011-11-16 株式会社東芝 半導体装置、半導体装置の製造方法、及びカメラモジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP4416874B2 (ja) * 1998-09-30 2010-02-17 イビデン株式会社 半導体チップの製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
JP3750468B2 (ja) * 2000-03-01 2006-03-01 セイコーエプソン株式会社 半導体ウエハーの製造方法及び半導体装置
JP2003234430A (ja) * 2002-02-07 2003-08-22 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP3542350B2 (ja) * 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
JP2004273592A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006165393A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP2004327855A (ja) 半導体装置およびその製造方法
JP2009026805A (ja) 半導体装置及びその製造方法
JP2004297019A (ja) 半導体装置、回路基板及び電子機器
JP2011086773A (ja) 半導体装置及び回路基板並びに電子機器
JP3602118B2 (ja) 半導体装置
JP2004342883A (ja) 半導体装置、及び半導体装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP2006294976A (ja) 半導体装置およびその製造方法
JP3189799B2 (ja) 半導体装置の製造方法
JP5337404B2 (ja) 半導体装置および半導体装置の製造方法
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
US6268645B1 (en) Semiconductor device
JP2005026582A (ja) 半導体装置及びその半導体装置の製造方法
JP4972280B2 (ja) 半導体装置
JP2008244383A (ja) 半導体装置およびその製造方法
KR20110132530A (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP4506168B2 (ja) 半導体装置およびその実装構造
JP5020051B2 (ja) 半導体装置
US9373526B2 (en) Chip package and method for forming the same
JP2004343123A (ja) 半導体装置
KR100605767B1 (ko) 반도체 장치, 그 제조 방법, 회로 기판 및 전자기기
JP2009111333A (ja) 半導体装置
JP5302234B2 (ja) 半導体装置
JP3816720B2 (ja) 半導体装置
JP2001267452A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4972280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250