JP4972280B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4972280B2 JP4972280B2 JP2004357081A JP2004357081A JP4972280B2 JP 4972280 B2 JP4972280 B2 JP 4972280B2 JP 2004357081 A JP2004357081 A JP 2004357081A JP 2004357081 A JP2004357081 A JP 2004357081A JP 4972280 B2 JP4972280 B2 JP 4972280B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- post
- hole
- sealing resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
WL−CSPの半導体装置は、図5に示すように、半導体チップ101の表面がパッシベーション膜102で覆われている。このパッシベーション膜102には、半導体チップ101の表面に形成された内部配線の一部を電極パッド103として露出させるためのパッド開口104が形成されている。また、パッシベーション膜102上には、ポリイミド層105が積層されている。さらに、ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介して電極パッド103に接続されている。そして、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層108が積層され、再配線106は、その封止樹脂層108を貫通する円柱状のポスト109を介して、封止樹脂層108の表面に配設された半田ボール110に接続されている。WL−CSPの半導体装置は、半田ボール110が実装基板上のパッドに接続されることによって、実装基板への実装(実装基板に対する電気的および機械的な接続)が達成される。
この構成によれば、ポストの先端部と封止樹脂層に形成された貫通孔の内面との間に隙間が形成されているので、外部接続端子の基端部は、ポストの先端面および貫通孔の内面に接するような角部を有しない。そのため、外部接続端子の基端部への応力集中を防止することができ、応力集中による外部接続端子の損傷を防止することができる。
この構成によれば、外部接続端子の基端部は、ポストの先端部の表面に沿って、ポストの先端部と貫通孔の内面との間の隙間に入り込み、角部を有していないので、外部接続端子の基端部への応力集中を一層防止することができ、応力集中による外部接続端子の損傷を効果的に防止することができる。
また、前記ポストは、前記封止樹脂層の表面とほぼ平行な平坦状の先端面(61)と、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜する傾斜側面(62)と、前記貫通孔の内面に対して前記傾斜側面よりも大きな角度で傾斜し、前記先端面と前記傾斜側面とを連続する連続面(64)とを備えていてもよい。
請求項4記載の発明は、前記パッシベーション膜は、酸化シリコンまたは窒化シリコンからなり、前記半導体チップの表面全域を被覆するように形成されていることを特徴とする請求項3に記載の半導体装置である。
請求項5記載の発明は、前記パッシベーション膜には、前記半導体チップの表面に形成された内部配線の一部を電極パッド(8)として露出させるためのパッド開口(21)が形成されていることを特徴とする請求項3または4に記載の半導体装置である。
請求項6記載の発明は、前記パッシベーション膜上に積層された応力緩和層(3)を有することを特徴とする請求項3〜5のいずれか一項に記載の半導体装置である。
請求項7記載の発明は、前記応力緩和層は、ポリイミドからなり、前記パッシベーション膜の表面全域を被覆するように形成されていることを特徴とする請求項6に記載の半導体装置である。
請求項8記載の発明は、前記応力緩和層には、電極パッドと対向する位置にコンタクト孔(31)が貫通して形成されていることを特徴とする請求項6または7に記載の半導体装置である。
請求項9記載の発明は、前記応力緩和層上に再配線(4)が形成されていることを特徴とする請求項6〜8のいずれか一項に記載の半導体装置である。
請求項10記載の発明は、前記再配線は金属材料を用いて形成され、前記応力緩和層の表面に沿って延びていることを特徴とする請求項9に記載の半導体装置である。
請求項11記載の発明は、前記再配線は、前記応力緩和層のコンタクト孔を介して、電極パッドに接続されていることを特徴とする請求項9または10に記載の半導体装置である。
請求項12記載の発明は、前記封止樹脂層は、エポキシ樹脂からなることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、前記封止樹脂層には、前記再配線上において、円筒状の内面を有する前記貫通孔が、前記半導体チップの表面と直交する方向に貫通して形成されていることを特徴とする請求項9〜11のいずれか一項に記載の半導体装置である。
請求項14記載の発明は、前記封止樹脂層は、表面が平坦面に形成されるとともに、その側面が前記半導体チップの側面と面一に形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置である。
請求項15記載の発明は、前記外部接続端子が前記ポストを介して再配線と電気的に接続されていることを特徴とする請求項1〜14のいずれか一項に記載の半導体装置である。
請求項16記載の発明は、前記ポストは、前記封止樹脂層の表面よりも一段低いことを特徴とする請求項1〜15のいずれか一項に記載の半導体装置である。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、WL−CSPの半導体装置であり、半導体チップ1と、この半導体チップ1の表面(機能素子が形成されている側の面)を被覆するパッシベーション膜(表面保護膜)2と、このパッシベーション膜2上に積層された応力緩和層3と、この応力緩和層3上に形成された再配線4と、この再配線4上に積層された封止樹脂層5と、この封止樹脂層5を貫通して設けられたポスト6と、このポスト6の先端部上に配置された外部接続端子としての金属ボール7とを備えている。
パッシベーション膜2は、酸化シリコンまたは窒化シリコンからなり、半導体チップ1の表面全域を被覆するように形成されている。このパッシベーション膜2には、半導体チップ1の表面に形成されたアルミニウムなどの金属からなる内部配線の一部を、電極パッド8として露出させるためのパッド開口21が形成されている。
再配線4は、たとえば、銅などの金属材料を用いて形成され、応力緩和層3の表面に沿って延びている。この再配線4は、応力緩和層3のコンタクト孔31を介して、電極パッド8に接続されている。
次に、図3(b)に示すように、パッシベーション膜2上に、封止樹脂層5の材料である樹脂(たとえば、エポキシ樹脂)がポスト6を埋没させるように供給される。そして、その樹脂の硬化後に、樹脂(封止樹脂層5)の表面がグラインダで研削されて、図3(c)に示すように、ポスト6の表面(先端面)が封止樹脂層5から露出される。このとき、ポスト6を形成する金属材料が、その延性のために、グラインダにつられて、封止樹脂層5の表面における貫通孔51の周囲にだれる。
図4は、ポスト6の他の形状を示す断面図である。この図4において、図2に示された各部に対応する部分には、図2の場合と同一の参照符号を付して示す。
2 パッシベーション膜
5 封止樹脂層
6 ポスト
7 金属ボール
51 貫通孔
61 先端面
62 傾斜側面
63 連続面
64 連続面
511 内面
W ウエハ
Claims (16)
- 半導体チップと、
この半導体チップの表面上に積層され、前記半導体チップの表面と直交する方向に貫通して形成された貫通孔を有する封止樹脂層と、
前記貫通孔内に設けられ、前記貫通孔の内面に接する円柱状部と、前記貫通孔の内面との間に隙間を空けて設けられた先端部とを有する、金属製のポストと、
このポストの先端部上に配置され、前記封止樹脂層の表面から突出する外部接続端子とを含み、
前記ポストの前記先端部が、平坦状の先端面を中央部に有し、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜して前記隙間を形成する傾斜面を周縁部に有することを特徴とする半導体装置。 - 前記外部接続端子は、前記ポスト側の基端部が、前記ポストの先端部の表面に沿って、前記ポストの先端部と前記貫通孔の内面との間の隙間に入り込んでいることを特徴とする請求項1記載の半導体装置。
- 前記半導体チップは、パッシベーション膜を有することを特徴とする請求項1または2に記載の半導体装置。
- 前記パッシベーション膜は、酸化シリコンまたは窒化シリコンからなり、前記半導体チップの表面全域を被覆するように形成されていることを特徴とする請求項3に記載の半導体装置。
- 前記パッシベーション膜には、前記半導体チップの表面に形成された内部配線の一部を電極パッドとして露出させるためのパッド開口が形成されていることを特徴とする請求項3または4に記載の半導体装置。
- 前記パッシベーション膜上に積層された応力緩和層を有することを特徴とする請求項3〜5のいずれか一項に記載の半導体装置。
- 前記応力緩和層は、ポリイミドからなり、前記パッシベーション膜の表面全域を被覆するように形成されていることを特徴とする請求項6に記載の半導体装置。
- 前記応力緩和層には、電極パッドと対向する位置にコンタクト孔が貫通して形成されていることを特徴とする請求項6または7に記載の半導体装置。
- 前記応力緩和層上に再配線が形成されていることを特徴とする請求項6〜8のいずれか一項に記載の半導体装置。
- 前記再配線は金属材料を用いて形成され、前記応力緩和層の表面に沿って延びていることを特徴とする請求項9に記載の半導体装置。
- 前記再配線は、前記応力緩和層のコンタクト孔を介して、電極パッドに接続されていることを特徴とする請求項9または10に記載の半導体装置。
- 前記封止樹脂層は、エポキシ樹脂からなることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置。
- 前記封止樹脂層には、前記再配線上において、円筒状の内面を有する前記貫通孔が、前記半導体チップの表面と直交する方向に貫通して形成されていることを特徴とする請求項9〜11のいずれか一項に記載の半導体装置。
- 前記封止樹脂層は、表面が平坦面に形成されるとともに、その側面が前記半導体チップの側面と面一に形成されていることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置。
- 前記外部接続端子が前記ポストを介して再配線と電気的に接続されていることを特徴とする請求項1〜14のいずれか一項に記載の半導体装置。
- 前記ポストは、前記封止樹脂層の表面よりも一段低いことを特徴とする請求項1〜15のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357081A JP4972280B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357081A JP4972280B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165393A JP2006165393A (ja) | 2006-06-22 |
JP4972280B2 true JP4972280B2 (ja) | 2012-07-11 |
Family
ID=36667048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357081A Active JP4972280B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4972280B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818332B2 (ja) * | 2008-08-12 | 2011-11-16 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、及びカメラモジュール |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3007497B2 (ja) * | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
JP4416874B2 (ja) * | 1998-09-30 | 2010-02-17 | イビデン株式会社 | 半導体チップの製造方法 |
JP3446825B2 (ja) * | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JP3409759B2 (ja) * | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
TW434848B (en) * | 2000-01-14 | 2001-05-16 | Chen I Ming | Semiconductor chip device and the packaging method |
JP3750468B2 (ja) * | 2000-03-01 | 2006-03-01 | セイコーエプソン株式会社 | 半導体ウエハーの製造方法及び半導体装置 |
JP2003234430A (ja) * | 2002-02-07 | 2003-08-22 | Casio Micronics Co Ltd | 半導体装置およびその製造方法 |
JP3542350B2 (ja) * | 2002-05-31 | 2004-07-14 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2004273592A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-12-09 JP JP2004357081A patent/JP4972280B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006165393A (ja) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004327855A (ja) | 半導体装置およびその製造方法 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
JP2004297019A (ja) | 半導体装置、回路基板及び電子機器 | |
JP2011086773A (ja) | 半導体装置及び回路基板並びに電子機器 | |
JP3602118B2 (ja) | 半導体装置 | |
JP2004342883A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2002231854A (ja) | 半導体装置およびその製造方法 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
JP3189799B2 (ja) | 半導体装置の製造方法 | |
JP5337404B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100787892B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US6268645B1 (en) | Semiconductor device | |
JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
JP4972280B2 (ja) | 半導体装置 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
KR20110132530A (ko) | 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP5020051B2 (ja) | 半導体装置 | |
US9373526B2 (en) | Chip package and method for forming the same | |
JP2004343123A (ja) | 半導体装置 | |
KR100605767B1 (ko) | 반도체 장치, 그 제조 방법, 회로 기판 및 전자기기 | |
JP2009111333A (ja) | 半導体装置 | |
JP5302234B2 (ja) | 半導体装置 | |
JP3816720B2 (ja) | 半導体装置 | |
JP2001267452A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4972280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |