JP3816720B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3816720B2 JP3816720B2 JP2000089165A JP2000089165A JP3816720B2 JP 3816720 B2 JP3816720 B2 JP 3816720B2 JP 2000089165 A JP2000089165 A JP 2000089165A JP 2000089165 A JP2000089165 A JP 2000089165A JP 3816720 B2 JP3816720 B2 JP 3816720B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- active
- semiconductor chip
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板の活性領域を保護するための構造を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体チップ自身の大きさ程度にまで小型化されたＩＣパッケージは、チップサイズパッケージと呼ばれている。このチップサイズパッケージ型半導体装置の具体的な構成例は、図３に示されている。
半導体チップ５１の活性面には、内部回路と電気接続されたパッド５２が形成されており、このパッド５２の表面に、たとえば金からなるバンプ５３が隆起して設けられている。このバンプ５３は、たとえばセラミックなどからなる基板６１の表面に設けられた金めっき部６３に接合されている。金めっき部６３は、セラミック基板６１の表面に形成された導体パターン６２上に設けられている。セラミック基板６１の表面は、レジスト６４によって覆われており、金めっき部６３は、このレジスト６４から突出するように形成されている。
【０００３】
セラミック基板６１と半導体チップ５１との間には、樹脂５７が介在されていて、これにより、主として半導体チップ５１の活性面の保護が行われている。
セラミック基板６１の下面、すなわち、半導体チップ５１とは反対側の表面には、複数個の導体パターン６５が、レジスト６７から露出するように形成されている。各導体パターン６５の表面には、半田ボール６６が配置されている。この半田ボール６６は、セラミック基板６１の下面に二次元的に配列されている。半田ボール６６と接合されている複数の導体パターン６５は、セラミック基板６１の内部に形成された多層配線（図示せず）を介して、セラミック基板６１の上面側に設けられた複数の導体パターン６２とそれぞれ接続されている。
【０００４】
【発明が解決しようとする課題】
この図３の構成においては、半導体チップ５１は、その活性面を除いて外部空間に露出することになる。そのため、外部からの衝撃によって、特に角部が欠ける、いわゆるチッピングが生じやすいという問題がある。このチッピングは、半導体チップ５１の非活性面側の角部において生じても問題はないけれども、活性面側の角部５８においてチッピングが生じれば、活性領域の一部が破損し、この半導体チップ５１の動作特性が損なわれる。
【０００５】
そこで、半導体チップ５１とセラミック基板６１との間を封止するための樹脂５７を多めに配置し、この樹脂５７によって半導体チップ５１の活性面側の角部５８の保護を図ることが考えられる。
ところが、樹脂５７による半導体チップ５１の角部５８の保護は必ずしも確実に行えるとは限らず、樹脂５７の量が少なければ、角部５８が露出するおそれがある。また、樹脂５７の量が十分であったとしても、この樹脂５７が半導体チップ５１とセラミック基板６１との間に一様に配置される保証はないから、半導体チップ５１の角部５８の一部が露出する場合がある。
【０００６】
一方、半導体チップ５１とセラミック基板６１との間への樹脂５７の配置は、セラミック基板６１上に半導体チップ５１を接合した後に、液状の樹脂をこれらの間の空間に、いわゆる毛細管現象を利用して浸透させ、その後にこの液状の樹脂を硬化させるようにして行われる。しかし、毛細管現象による液状樹脂の浸透には、たとえば約３分程度の長い時間が必要であり、さらには、この液状樹脂を硬化させるための処理にも比較的長い時間を要する。そのため、図３の構造のチップサイズパッケージ型半導体装置の製造には、長い時間がかかるという問題もあった。
【０００７】
そこで、この発明の目的は、上述の技術的課題を解決し、機能素子が形成された活性領域を確実に保護することができる構造の半導体装置を提供することである。
この発明の他の目的は、半導体チップと配線基板との接合を、短時間に、かつ、容易に行うことができる半導体装置を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、配線基板と、半導体基板を有し、前記配線基板に前記半導体基板の活性面を対向させて接合した半導体チップとを含む半導体装置であって、前記半導体チップは、一方表面を活性面とし、他方表面を非活性面とした前記半導体基板と、この半導体基板の前記活性面において機能素子が形成された活性領域と、前記活性面と、この活性面側の前記半導体基板の角部とを覆って形成され、前記半導体基板よりも低弾性の材料からなる低弾性被覆膜とからなり、前記低弾性被覆膜は、前記半導体基板の角部から連続して当該半導体基板の端面を被覆する端面被覆部を有し、前記半導体基板の端面には、前記活性面からの深さが前記活性領域の深さよりも深い位置において外方に張り出した段部が形成されており、これにより、前記半導体基板の端面が、前記段部よりも前記活性面側の第１端面部と、前記段部よりも前記非活性面側にあって前記第１端面部よりも外方に位置する第２端面部とに分かれており、前記端面被覆部は、少なくとも前記第１端面部を覆っており、前記第２端面部は、前記第１端面部に沿う部分の前記端面被覆部よりも外方に位置しており、前記配線基板と前記半導体チップとが、当該配線基板と当該半導体チップとの間の空間に樹脂を配置することなく接合されていることを特徴とする半導体装置である。
この構成によれば、半導体基板の活性面およびこの活性面側の半導体基板の角部は、半導体基板よりも弾性の低い材料からなる低弾性被覆膜によって覆われている。したがって、外部からの衝撃が加わっても、半導体基板の活性面側の角部に損傷が生じることがないから、機能素子が形成された活性領域を確実に保護することができる。
【０００９】
また、この発明では、半導体基板の端面には、活性面からの深さが活性領域の深さよりも深い位置において外方に張り出した段部が形成されており、これによって、前記半導体基板の端面が、前記段部よりも前記活性面側の第１端面部と、前記段部よりも前記非活性面側にあって前記第１端面部よりも外方に位置する第２端面部とに分かれており、前記端面被覆部は、少なくとも前記第１端面部を覆っていて、前記第２端面部は、前記第１端面部に沿う部分の前記端面被覆部よりも外方に位置している。したがって、活性領域を外部からの衝撃から確実に保護することができ、半導体チップの動作特性を良好に保持することができる。
低弾性被覆膜は、たとえば、ポリイミド膜などの、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂などで構成することができる。
【００１０】
上記半導体チップの製造方法は、半導体基板の活性面に、機能素子が作り込まれた活性領域を設ける工程と、この活性領域の周囲に溝を形成する工程と、この溝が形成された半導体基板の表面を、この半導体基板よりも低弾性の低弾性被覆膜で被覆する工程と、上記低弾性被覆膜で被覆された半導体基板を、上記溝の中心線にほぼ沿って、この溝の幅よりも小さな幅で切断する工程とを含む。上記活性領域の周囲に形成される溝は、上記活性面からの深さが、上記活性領域の深さよりも深くなるように形成される。切断工程は、溝の幅よりも小さな幅の切断工具を用いて行ってもよい。
【００１１】
この方法によれば、活性領域の周囲に比較的幅広の溝が形成され、この溝の中心線に沿って、溝よりも小さな幅で半導体基板を切断することによって、請求項１に記載された半導体チップが作成される。これにより、ウエハ状の大きな半導体基板から、請求項１に記載した特徴を有する複数個の半導体チップを一括して切り出すことができる。これにより、半導体チップの生産性を向上できる。
【００１２】
また、この方法では、活性領域の周囲に活性領域の深さよりも深い溝を形成することとしているので、低弾性被覆膜は半導体基板の端面を活性領域の深さよりも深い位置まで被覆することになる。これにより、活性領域の保護を確実に達成できる。
なお、この製造方法により製造された半導体チップは、その端面において、上記の溝と切断工具による切断面との間に段差部を有することになる。切断面においては、半導体基板の端面が露出することになるが、溝の深さが活性領域の深さよりも深く形成されるので、当該切断面に加えられた衝撃によって活性領域が傷つけられるおそれはない。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、セラミック基板２１上に半導体チップ１０を接合して構成された、いわゆるチップサイズパッケージ型の装置である。半導体チップ１０は、その基体をなす半導体基板１１の活性面１１ａをセラミック基板２１（配線基板）に対向させて、このセラミック基板２１の表面２１ａに接合されている。半導体基板１１の活性面１１ａには、活性領域１２が設けられている。この活性領域１２には、半導体基板１１の表層領域に不純物拡散層を形成したり、活性面１１ａの表面に電極や絶縁膜を形成したりして、トランジスタ、キャパシタまたは抵抗などの機能素子が作りこまれている。そして、これらの機能素子により構成される内部回路に接続された内部配線の一部が、外部接続用のパッド１３として、表面保護膜（図示せず）から露出させられている。パッド１３の表面には、たとえば金などの耐酸化性金属からなるバンプ１４が表面保護膜から隆起して形成されている。
【００１４】
半導体基板１１の一方表面である活性面１１ａは、複数のバンプ１４を露出させた状態で、たとえばポリイミドからなる低弾性被覆膜１５によって被覆されている。この低弾性被覆膜１５は、活性面１１ａの角部１７を覆っており、さらに半導体基板１１の端面１８を覆う端面被覆部１５ａを有している。端面１８には、活性面１１ａからの深さが、活性領域１２の深さよりも深い位置において外方に張り出した段部１９が形成されている。端面被覆部１５ａは、この段部１９に至る端面１８の部分１８ａ（第１端面部）を被覆している。段部１９よりも半導体基板１１の他方表面である非活性面１１ｂの側においては、半導体基板１１の端面１８の部分１８ｂ（第２端面部）は、露出しており、上記端面部分１８ａよりも外方に位置している。この露出している端面部分１８ｂは、当該半導体チップ１０をウエハから切り出したときの切断面である。この端面部分１８ｂは、端面部分１８ａに沿う部分の端面被覆部１５ａよりも外方に位置している。
【００１５】
一方、セラミック基板２１の表面２１ａは、レジスト２４で覆われており、このレジスト２４の下方には、導体パターン２２が形成されている。この導体パターン２２は、半導体チップ１０のバンプ１４に対応する位置で露出しており、この露出部には金めっき部２３が隆起して形成されている。この金めっき部２３に半導体チップ１０のバンプ１４を押し付けて接合することにより、半導体チップ１０とセラミック基板２１とが電気的および機械的に接続されている。
【００１６】
セラミック基板２１の裏面２１ｂは、レジスト２７で覆われている。このレジスト２７からは、裏面２１ｂに二次元的に配列された導体パターン２５が露出している。この導体パターン２５の表面には、外部接続端子としての半田ボール２６が配置されている。この半導体装置を実装基板に実装するときには、半田ボール２６が実装基板上のランドに接合されることになる。
セラミック基板２１の内部には、表面２１ａの複数の導体パターン２２と、裏面２１ｂの複数の導体パターン２５とを、予め定めた態様で接続するための多層構造の内部配線（図示せず）が形成されている。これにより、半導体チップ１０の活性領域１２に形成された内部回路は、バンプ１４、金めっき部２３、セラミック基板２１の内部配線および半田ボール２６など介して実装基板に電気接続されることになる。
【００１７】
この半導体装置においては、半導体チップ１０の基体をなす半導体基板１１は、その活性面１１ａ、およびこの活性面１１ａの角部１７が、半導体基板１１よりも低弾性の低弾性被覆膜１５によって被覆されている。これにより、半導体チップ１０に外部からの衝撃が加えられた場合であっても、活性面１１ａの角部１７は、低弾性被覆膜１５によって確実に保護される。したがって、いわゆるチッピングが活性面１１ａの角部１７で生じることがない。
【００１８】
しかも、低弾性被覆膜１５が、半導体基板１１の端面１８を活性領域１２よりも深い位置まで覆う端面被覆部１５ａを有していることにより、活性領域１２に作り込まれた機能素子が損傷を受けるおそれはない。したがって、半導体チップ１０は、外部からの衝撃に対して極めて良好な耐久性を有することができ、その電気的特性を良好に保持することができる。
また、図１と上述の図３との比較から理解されるとおり、この半導体装置の一つの特徴は、セラミック基板２１と半導体チップ１０との間の空間３０に樹脂が配置されていないことである。図３の構成における樹脂５７は、主として半導体チップ５１の活性面を保護するものであるが、図１に示されたこの実施形態の半導体チップ１０においては、活性面１１ａが低弾性被覆膜１５により十分に保護されているため、空間３０への樹脂の配置が必ずしも必要ではない。したがって、その製造工程においては、セラミック基板２１と半導体基板１１との間の空間３０への樹脂の配置を省略することができるから、製造工程の所要時間を短縮できるとともに、工程自体を簡単にすることができる。
【００１９】
図２は、半導体チップ１０の製造工程を説明するための断面図である。この製造工程では、個片に切り出された時の半導体チップ１０の基体をなす半導体基板１１よりもさらに大きな半導体基板であるウエハＷの活性面Ｗａに複数の半導体チップ１０に対応した活性領域１２が複数個設けられる。すなわち、ウエハＷの活性面Ｗａに対しては、不純物拡散層処理、配線膜の形成および絶縁膜の形成などが行われ、そのようにして活性領域１２に上述のような機能素子が設けられ、所要の機能を発揮する内部回路が形成される。この活性領域１２の表面には、上述のようにパッド１３およびバンプ１４が設けられる。この状態が図２(a)に示されている。
【００２０】
この状態から、幅Ｗ１のダイシングソー３１を用いて、ウエハＷの活性面Ｗａに溝３５が形成される（図２(b)参照）。この溝３５は、活性面Ｗａからの深さが活性領域１２の深さよりも深くなるように、かつ、活性領域１２から一定の距離をあけた位置に形成される。具体的には、溝３５は、複数個の半導体チップ１０をウエハＷを切り出すときの切断面線であるスクライブラインに沿って形成される。
【００２１】
次に、溝３５が形成された状態のウエハＷの表面に、たとえば液状のポリイミドを塗布して、活性面Ｗａおよび溝３５の内面を覆う低弾性被覆膜１５が形成される。この状態を、図２(c)に示す。
低弾性被覆膜１５が形成された状態において、バンプ１４は、この低弾性被覆膜１５の表面から突出した状態となっている。この状態で、上述のダイシングソー３１よりも小さな幅Ｗ２を有する別のダイシングソー３２を用いて、溝３５のほぼ中心線に沿って、ウエハＷが切断される。これにより、図２(d)に示すように、半導体チップ１０の個片が得られる。
【００２２】
この半導体チップ１０を、図１に示すように、セラミック基板２１に接合することにより、半導体装置が組み立てられる。
このようにして、比較的大きな幅Ｗ１を有するダイシングソー３１でウエハＷの活性面Ｗａに溝３５を形成し、その後に低弾性被覆膜１５で活性面Ｗａを被覆し、さらに比較的小さな幅Ｗ２を有するダイシングソー３２で半導体ウエハＷを切断することにより、複数個の半導体チップ１０を一括して生産することができる。
【００２３】
ウエハＷの切断に用いるダイシングソー３２の幅Ｗ２は、低弾性被覆膜１５の形成後の溝３５の幅Ｔよりも小さくする必要がある。この場合に、ダイシングソー３２による切断位置の誤差を見込んで、一定のマージンが確保されるように、幅Ｔよりもダイシングソー３２の幅Ｗ２を十分に小さくしておくことが好ましい。
以上、この発明の一実施形態ついて説明したが、この発明は他の形態で実施することもできる。たとえば、上述の実施形態では、断面がほぼ矩形の溝３５をウエハＷの活性面Ｗａに形成することとしたけれども、スクライブラインに沿って、断面がほぼＶ字形の幅広の溝を形成し、その後に低弾性被覆膜で活性面ＷａおよびＶ字形溝の内面を覆うとともに、この断面Ｖ字形の溝の谷部付近を当該溝の上端の幅よりも狭い幅のダイシングソーで切断するようにしてもよい。
【００２４】
また、上述の実施形態では、低弾性被覆膜としてポリイミド膜を例示したが、半導体基板１１よりも弾性が低い材料であれば、外部からの衝撃を緩衝することができるから、ポリイミド膜のほかにも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂などの絶縁材料を低弾性被覆膜１５として用いてもよい。
また、上述の実施形態では、半導体チップ１０が活性面１１ａから隆起したバンプ１４を有する場合について説明したけれども、このようなバンプを持たない半導体チップに対してもこの発明を適用することができる。
【００２５】
さらに、上述の実施形態では、セラミック基板２１の裏面２１ｂにおいて、導体パターン２５の表面に半田ボール２６を配置した、いわゆるボールグリッドアレイを有する表面実装型の半導体装置を例にとったが、半田ボール２６を配置せずに、導体パターン２５露出させて、いわゆるランドグリッドアレイ型の半導体装置としてもよい。
その他、特許請求の範囲に記載された技術的事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の基本的な構成を示す図解的な断面図である。
【図２】上記半導体装置を構成する半導体チップの製造工程を工程順に示す断面図である。
【図３】従来からのチップサイズパッケージ型半導体装置の構成を示す図解的な断面図である。
【符号の説明】
１０ 半導体チップ
１１ 半導体基板
１１ａ 活性面
１１ｂ 非活性面
１２ 活性領域
１３ パッド
１４ バンプ
１５ 低弾性被覆膜
１５ａ 端面被覆部
１７ 角部
１８ 端面
１９ 段部
２１ セラミック基板
３１ ダイシングソー
３２ ダイシングソー
３５ 溝
Ｗ ウエハ
Ｗａ 活性面
Ｗ１ 幅
Ｗ２ 幅
【発明の属する技術分野】
この発明は、半導体基板の活性領域を保護するための構造を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体チップ自身の大きさ程度にまで小型化されたＩＣパッケージは、チップサイズパッケージと呼ばれている。このチップサイズパッケージ型半導体装置の具体的な構成例は、図３に示されている。
半導体チップ５１の活性面には、内部回路と電気接続されたパッド５２が形成されており、このパッド５２の表面に、たとえば金からなるバンプ５３が隆起して設けられている。このバンプ５３は、たとえばセラミックなどからなる基板６１の表面に設けられた金めっき部６３に接合されている。金めっき部６３は、セラミック基板６１の表面に形成された導体パターン６２上に設けられている。セラミック基板６１の表面は、レジスト６４によって覆われており、金めっき部６３は、このレジスト６４から突出するように形成されている。
【０００３】
セラミック基板６１と半導体チップ５１との間には、樹脂５７が介在されていて、これにより、主として半導体チップ５１の活性面の保護が行われている。
セラミック基板６１の下面、すなわち、半導体チップ５１とは反対側の表面には、複数個の導体パターン６５が、レジスト６７から露出するように形成されている。各導体パターン６５の表面には、半田ボール６６が配置されている。この半田ボール６６は、セラミック基板６１の下面に二次元的に配列されている。半田ボール６６と接合されている複数の導体パターン６５は、セラミック基板６１の内部に形成された多層配線（図示せず）を介して、セラミック基板６１の上面側に設けられた複数の導体パターン６２とそれぞれ接続されている。
【０００４】
【発明が解決しようとする課題】
この図３の構成においては、半導体チップ５１は、その活性面を除いて外部空間に露出することになる。そのため、外部からの衝撃によって、特に角部が欠ける、いわゆるチッピングが生じやすいという問題がある。このチッピングは、半導体チップ５１の非活性面側の角部において生じても問題はないけれども、活性面側の角部５８においてチッピングが生じれば、活性領域の一部が破損し、この半導体チップ５１の動作特性が損なわれる。
【０００５】
そこで、半導体チップ５１とセラミック基板６１との間を封止するための樹脂５７を多めに配置し、この樹脂５７によって半導体チップ５１の活性面側の角部５８の保護を図ることが考えられる。
ところが、樹脂５７による半導体チップ５１の角部５８の保護は必ずしも確実に行えるとは限らず、樹脂５７の量が少なければ、角部５８が露出するおそれがある。また、樹脂５７の量が十分であったとしても、この樹脂５７が半導体チップ５１とセラミック基板６１との間に一様に配置される保証はないから、半導体チップ５１の角部５８の一部が露出する場合がある。
【０００６】
一方、半導体チップ５１とセラミック基板６１との間への樹脂５７の配置は、セラミック基板６１上に半導体チップ５１を接合した後に、液状の樹脂をこれらの間の空間に、いわゆる毛細管現象を利用して浸透させ、その後にこの液状の樹脂を硬化させるようにして行われる。しかし、毛細管現象による液状樹脂の浸透には、たとえば約３分程度の長い時間が必要であり、さらには、この液状樹脂を硬化させるための処理にも比較的長い時間を要する。そのため、図３の構造のチップサイズパッケージ型半導体装置の製造には、長い時間がかかるという問題もあった。
【０００７】
そこで、この発明の目的は、上述の技術的課題を解決し、機能素子が形成された活性領域を確実に保護することができる構造の半導体装置を提供することである。
この発明の他の目的は、半導体チップと配線基板との接合を、短時間に、かつ、容易に行うことができる半導体装置を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、配線基板と、半導体基板を有し、前記配線基板に前記半導体基板の活性面を対向させて接合した半導体チップとを含む半導体装置であって、前記半導体チップは、一方表面を活性面とし、他方表面を非活性面とした前記半導体基板と、この半導体基板の前記活性面において機能素子が形成された活性領域と、前記活性面と、この活性面側の前記半導体基板の角部とを覆って形成され、前記半導体基板よりも低弾性の材料からなる低弾性被覆膜とからなり、前記低弾性被覆膜は、前記半導体基板の角部から連続して当該半導体基板の端面を被覆する端面被覆部を有し、前記半導体基板の端面には、前記活性面からの深さが前記活性領域の深さよりも深い位置において外方に張り出した段部が形成されており、これにより、前記半導体基板の端面が、前記段部よりも前記活性面側の第１端面部と、前記段部よりも前記非活性面側にあって前記第１端面部よりも外方に位置する第２端面部とに分かれており、前記端面被覆部は、少なくとも前記第１端面部を覆っており、前記第２端面部は、前記第１端面部に沿う部分の前記端面被覆部よりも外方に位置しており、前記配線基板と前記半導体チップとが、当該配線基板と当該半導体チップとの間の空間に樹脂を配置することなく接合されていることを特徴とする半導体装置である。
この構成によれば、半導体基板の活性面およびこの活性面側の半導体基板の角部は、半導体基板よりも弾性の低い材料からなる低弾性被覆膜によって覆われている。したがって、外部からの衝撃が加わっても、半導体基板の活性面側の角部に損傷が生じることがないから、機能素子が形成された活性領域を確実に保護することができる。
【０００９】
また、この発明では、半導体基板の端面には、活性面からの深さが活性領域の深さよりも深い位置において外方に張り出した段部が形成されており、これによって、前記半導体基板の端面が、前記段部よりも前記活性面側の第１端面部と、前記段部よりも前記非活性面側にあって前記第１端面部よりも外方に位置する第２端面部とに分かれており、前記端面被覆部は、少なくとも前記第１端面部を覆っていて、前記第２端面部は、前記第１端面部に沿う部分の前記端面被覆部よりも外方に位置している。したがって、活性領域を外部からの衝撃から確実に保護することができ、半導体チップの動作特性を良好に保持することができる。
低弾性被覆膜は、たとえば、ポリイミド膜などの、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂などで構成することができる。
【００１０】
上記半導体チップの製造方法は、半導体基板の活性面に、機能素子が作り込まれた活性領域を設ける工程と、この活性領域の周囲に溝を形成する工程と、この溝が形成された半導体基板の表面を、この半導体基板よりも低弾性の低弾性被覆膜で被覆する工程と、上記低弾性被覆膜で被覆された半導体基板を、上記溝の中心線にほぼ沿って、この溝の幅よりも小さな幅で切断する工程とを含む。上記活性領域の周囲に形成される溝は、上記活性面からの深さが、上記活性領域の深さよりも深くなるように形成される。切断工程は、溝の幅よりも小さな幅の切断工具を用いて行ってもよい。
【００１１】
この方法によれば、活性領域の周囲に比較的幅広の溝が形成され、この溝の中心線に沿って、溝よりも小さな幅で半導体基板を切断することによって、請求項１に記載された半導体チップが作成される。これにより、ウエハ状の大きな半導体基板から、請求項１に記載した特徴を有する複数個の半導体チップを一括して切り出すことができる。これにより、半導体チップの生産性を向上できる。
【００１２】
また、この方法では、活性領域の周囲に活性領域の深さよりも深い溝を形成することとしているので、低弾性被覆膜は半導体基板の端面を活性領域の深さよりも深い位置まで被覆することになる。これにより、活性領域の保護を確実に達成できる。
なお、この製造方法により製造された半導体チップは、その端面において、上記の溝と切断工具による切断面との間に段差部を有することになる。切断面においては、半導体基板の端面が露出することになるが、溝の深さが活性領域の深さよりも深く形成されるので、当該切断面に加えられた衝撃によって活性領域が傷つけられるおそれはない。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、セラミック基板２１上に半導体チップ１０を接合して構成された、いわゆるチップサイズパッケージ型の装置である。半導体チップ１０は、その基体をなす半導体基板１１の活性面１１ａをセラミック基板２１（配線基板）に対向させて、このセラミック基板２１の表面２１ａに接合されている。半導体基板１１の活性面１１ａには、活性領域１２が設けられている。この活性領域１２には、半導体基板１１の表層領域に不純物拡散層を形成したり、活性面１１ａの表面に電極や絶縁膜を形成したりして、トランジスタ、キャパシタまたは抵抗などの機能素子が作りこまれている。そして、これらの機能素子により構成される内部回路に接続された内部配線の一部が、外部接続用のパッド１３として、表面保護膜（図示せず）から露出させられている。パッド１３の表面には、たとえば金などの耐酸化性金属からなるバンプ１４が表面保護膜から隆起して形成されている。
【００１４】
半導体基板１１の一方表面である活性面１１ａは、複数のバンプ１４を露出させた状態で、たとえばポリイミドからなる低弾性被覆膜１５によって被覆されている。この低弾性被覆膜１５は、活性面１１ａの角部１７を覆っており、さらに半導体基板１１の端面１８を覆う端面被覆部１５ａを有している。端面１８には、活性面１１ａからの深さが、活性領域１２の深さよりも深い位置において外方に張り出した段部１９が形成されている。端面被覆部１５ａは、この段部１９に至る端面１８の部分１８ａ（第１端面部）を被覆している。段部１９よりも半導体基板１１の他方表面である非活性面１１ｂの側においては、半導体基板１１の端面１８の部分１８ｂ（第２端面部）は、露出しており、上記端面部分１８ａよりも外方に位置している。この露出している端面部分１８ｂは、当該半導体チップ１０をウエハから切り出したときの切断面である。この端面部分１８ｂは、端面部分１８ａに沿う部分の端面被覆部１５ａよりも外方に位置している。
【００１５】
一方、セラミック基板２１の表面２１ａは、レジスト２４で覆われており、このレジスト２４の下方には、導体パターン２２が形成されている。この導体パターン２２は、半導体チップ１０のバンプ１４に対応する位置で露出しており、この露出部には金めっき部２３が隆起して形成されている。この金めっき部２３に半導体チップ１０のバンプ１４を押し付けて接合することにより、半導体チップ１０とセラミック基板２１とが電気的および機械的に接続されている。
【００１６】
セラミック基板２１の裏面２１ｂは、レジスト２７で覆われている。このレジスト２７からは、裏面２１ｂに二次元的に配列された導体パターン２５が露出している。この導体パターン２５の表面には、外部接続端子としての半田ボール２６が配置されている。この半導体装置を実装基板に実装するときには、半田ボール２６が実装基板上のランドに接合されることになる。
セラミック基板２１の内部には、表面２１ａの複数の導体パターン２２と、裏面２１ｂの複数の導体パターン２５とを、予め定めた態様で接続するための多層構造の内部配線（図示せず）が形成されている。これにより、半導体チップ１０の活性領域１２に形成された内部回路は、バンプ１４、金めっき部２３、セラミック基板２１の内部配線および半田ボール２６など介して実装基板に電気接続されることになる。
【００１７】
この半導体装置においては、半導体チップ１０の基体をなす半導体基板１１は、その活性面１１ａ、およびこの活性面１１ａの角部１７が、半導体基板１１よりも低弾性の低弾性被覆膜１５によって被覆されている。これにより、半導体チップ１０に外部からの衝撃が加えられた場合であっても、活性面１１ａの角部１７は、低弾性被覆膜１５によって確実に保護される。したがって、いわゆるチッピングが活性面１１ａの角部１７で生じることがない。
【００１８】
しかも、低弾性被覆膜１５が、半導体基板１１の端面１８を活性領域１２よりも深い位置まで覆う端面被覆部１５ａを有していることにより、活性領域１２に作り込まれた機能素子が損傷を受けるおそれはない。したがって、半導体チップ１０は、外部からの衝撃に対して極めて良好な耐久性を有することができ、その電気的特性を良好に保持することができる。
また、図１と上述の図３との比較から理解されるとおり、この半導体装置の一つの特徴は、セラミック基板２１と半導体チップ１０との間の空間３０に樹脂が配置されていないことである。図３の構成における樹脂５７は、主として半導体チップ５１の活性面を保護するものであるが、図１に示されたこの実施形態の半導体チップ１０においては、活性面１１ａが低弾性被覆膜１５により十分に保護されているため、空間３０への樹脂の配置が必ずしも必要ではない。したがって、その製造工程においては、セラミック基板２１と半導体基板１１との間の空間３０への樹脂の配置を省略することができるから、製造工程の所要時間を短縮できるとともに、工程自体を簡単にすることができる。
【００１９】
図２は、半導体チップ１０の製造工程を説明するための断面図である。この製造工程では、個片に切り出された時の半導体チップ１０の基体をなす半導体基板１１よりもさらに大きな半導体基板であるウエハＷの活性面Ｗａに複数の半導体チップ１０に対応した活性領域１２が複数個設けられる。すなわち、ウエハＷの活性面Ｗａに対しては、不純物拡散層処理、配線膜の形成および絶縁膜の形成などが行われ、そのようにして活性領域１２に上述のような機能素子が設けられ、所要の機能を発揮する内部回路が形成される。この活性領域１２の表面には、上述のようにパッド１３およびバンプ１４が設けられる。この状態が図２(a)に示されている。
【００２０】
この状態から、幅Ｗ１のダイシングソー３１を用いて、ウエハＷの活性面Ｗａに溝３５が形成される（図２(b)参照）。この溝３５は、活性面Ｗａからの深さが活性領域１２の深さよりも深くなるように、かつ、活性領域１２から一定の距離をあけた位置に形成される。具体的には、溝３５は、複数個の半導体チップ１０をウエハＷを切り出すときの切断面線であるスクライブラインに沿って形成される。
【００２１】
次に、溝３５が形成された状態のウエハＷの表面に、たとえば液状のポリイミドを塗布して、活性面Ｗａおよび溝３５の内面を覆う低弾性被覆膜１５が形成される。この状態を、図２(c)に示す。
低弾性被覆膜１５が形成された状態において、バンプ１４は、この低弾性被覆膜１５の表面から突出した状態となっている。この状態で、上述のダイシングソー３１よりも小さな幅Ｗ２を有する別のダイシングソー３２を用いて、溝３５のほぼ中心線に沿って、ウエハＷが切断される。これにより、図２(d)に示すように、半導体チップ１０の個片が得られる。
【００２２】
この半導体チップ１０を、図１に示すように、セラミック基板２１に接合することにより、半導体装置が組み立てられる。
このようにして、比較的大きな幅Ｗ１を有するダイシングソー３１でウエハＷの活性面Ｗａに溝３５を形成し、その後に低弾性被覆膜１５で活性面Ｗａを被覆し、さらに比較的小さな幅Ｗ２を有するダイシングソー３２で半導体ウエハＷを切断することにより、複数個の半導体チップ１０を一括して生産することができる。
【００２３】
ウエハＷの切断に用いるダイシングソー３２の幅Ｗ２は、低弾性被覆膜１５の形成後の溝３５の幅Ｔよりも小さくする必要がある。この場合に、ダイシングソー３２による切断位置の誤差を見込んで、一定のマージンが確保されるように、幅Ｔよりもダイシングソー３２の幅Ｗ２を十分に小さくしておくことが好ましい。
以上、この発明の一実施形態ついて説明したが、この発明は他の形態で実施することもできる。たとえば、上述の実施形態では、断面がほぼ矩形の溝３５をウエハＷの活性面Ｗａに形成することとしたけれども、スクライブラインに沿って、断面がほぼＶ字形の幅広の溝を形成し、その後に低弾性被覆膜で活性面ＷａおよびＶ字形溝の内面を覆うとともに、この断面Ｖ字形の溝の谷部付近を当該溝の上端の幅よりも狭い幅のダイシングソーで切断するようにしてもよい。
【００２４】
また、上述の実施形態では、低弾性被覆膜としてポリイミド膜を例示したが、半導体基板１１よりも弾性が低い材料であれば、外部からの衝撃を緩衝することができるから、ポリイミド膜のほかにも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂などの絶縁材料を低弾性被覆膜１５として用いてもよい。
また、上述の実施形態では、半導体チップ１０が活性面１１ａから隆起したバンプ１４を有する場合について説明したけれども、このようなバンプを持たない半導体チップに対してもこの発明を適用することができる。
【００２５】
さらに、上述の実施形態では、セラミック基板２１の裏面２１ｂにおいて、導体パターン２５の表面に半田ボール２６を配置した、いわゆるボールグリッドアレイを有する表面実装型の半導体装置を例にとったが、半田ボール２６を配置せずに、導体パターン２５露出させて、いわゆるランドグリッドアレイ型の半導体装置としてもよい。
その他、特許請求の範囲に記載された技術的事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の基本的な構成を示す図解的な断面図である。
【図２】上記半導体装置を構成する半導体チップの製造工程を工程順に示す断面図である。
【図３】従来からのチップサイズパッケージ型半導体装置の構成を示す図解的な断面図である。
【符号の説明】
１０ 半導体チップ
１１ 半導体基板
１１ａ 活性面
１１ｂ 非活性面
１２ 活性領域
１３ パッド
１４ バンプ
１５ 低弾性被覆膜
１５ａ 端面被覆部
１７ 角部
１８ 端面
１９ 段部
２１ セラミック基板
３１ ダイシングソー
３２ ダイシングソー
３５ 溝
Ｗ ウエハ
Ｗａ 活性面
Ｗ１ 幅
Ｗ２ 幅
Claims (1)
- 配線基板と、半導体基板を有し、前記配線基板に前記半導体基板の活性面を対向させて接合した半導体チップとを含む半導体装置であって、
前記半導体チップは、
一方表面を活性面とし、他方表面を非活性面とした前記半導体基板と、
この半導体基板の前記活性面において機能素子が形成された活性領域と、
前記活性面と、この活性面側の前記半導体基板の角部とを覆って形成され、前記半導体基板よりも低弾性の材料からなる低弾性被覆膜とからなり、
前記低弾性被覆膜は、前記半導体基板の角部から連続して当該半導体基板の端面を被覆する端面被覆部を有し、
前記半導体基板の端面には、前記活性面からの深さが前記活性領域の深さよりも深い位置において外方に張り出した段部が形成されており、これにより、前記半導体基板の端面が、前記段部よりも前記活性面側の第１端面部と、前記段部よりも前記非活性面側にあって前記第１端面部よりも外方に位置する第２端面部とに分かれており、
前記端面被覆部は、少なくとも前記第１端面部を覆っており、
前記第２端面部は、前記第１端面部に沿う部分の前記端面被覆部よりも外方に位置しており、
前記配線基板と前記半導体チップとが、当該配線基板と当該半導体チップとの間の空間に樹脂を配置することなく接合されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089165A JP3816720B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089165A JP3816720B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274295A JP2001274295A (ja) | 2001-10-05 |
| JP3816720B2 true JP3816720B2 (ja) | 2006-08-30 |
Family
ID=18604952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089165A Expired - Fee Related JP3816720B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3816720B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022870A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
| JP2006100385A (ja) * | 2004-09-28 | 2006-04-13 | Rohm Co Ltd | 半導体装置 |
-
2000
- 2000-03-28 JP JP2000089165A patent/JP3816720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274295A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11069591B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100411811B1 (ko) | 반도체패키지 | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| KR20080049807A (ko) | 반도체 장치 | |
| JP5279180B2 (ja) | 半導体装置 | |
| KR20080094251A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| TWI556379B (zh) | 半導體封裝件及其製法 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| US20090206466A1 (en) | Semiconductor device | |
| KR20080059525A (ko) | 반도체 장치 | |
| JP5337404B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100660882B1 (ko) | 보드 온 칩 패키지 및 그 제조 방법 | |
| US7649250B2 (en) | Semiconductor package | |
| JP3295059B2 (ja) | 半導体装置およびそれに用いる半導体チップ | |
| JP3816720B2 (ja) | 半導体装置 | |
| KR100400826B1 (ko) | 반도체패키지 | |
| JP2002016193A (ja) | パッケージ型半導体装置及びその製造方法 | |
| KR100388211B1 (ko) | 멀티 칩 패키지 | |
| KR20060017294A (ko) | 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판 | |
| KR100646474B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JP7467214B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| JP2007042702A (ja) | 半導体装置 | |
| KR100752885B1 (ko) | 반도체 칩 및 반도체 칩의 제조방법 | |
| KR20080074654A (ko) | 적층 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |