JP2002016193A - パッケージ型半導体装置及びその製造方法 - Google Patents

パッケージ型半導体装置及びその製造方法

Info

Publication number
JP2002016193A
JP2002016193A JP2000197689A JP2000197689A JP2002016193A JP 2002016193 A JP2002016193 A JP 2002016193A JP 2000197689 A JP2000197689 A JP 2000197689A JP 2000197689 A JP2000197689 A JP 2000197689A JP 2002016193 A JP2002016193 A JP 2002016193A
Authority
JP
Japan
Prior art keywords
substrate
material layer
package
semiconductor device
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000197689A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Nobuya Tsurusaki
伸弥 鶴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000197689A priority Critical patent/JP2002016193A/ja
Publication of JP2002016193A publication Critical patent/JP2002016193A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 各半導体素子の実装領域に対応して切り分け
られる回路基板と樹脂パッケージとの切断界面の密着性
の向上を図る。 【解決手段】 回路パターン６が設けられた主面２ａ上
に複数の半導体素子実装領域２ｂを形成してなる回路基
板２と、半導体素子実装領域２ｂにそれぞれ回路パター
ン６に接続されてベアチップ実装された複数の半導体素
子３と、回路基板２に対して各半導体素子３及び回路パ
ターン６を一括して封装する樹脂パッケージ４とを備え
て構成され、回路基板２に、半導体素子実装領域２ｂを
囲んで接合材層５が設けられ、この接合材層５が界面１
１を構成して樹脂パッケージを接合固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージ型半導
体装置及びその製造方法に関し、さらに詳しくは基板上
に半導体素子を チップ実装してなるパッケージ型半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置は、例えば携帯型電話機等の
小型電子機器に搭載されて用いられているが、機器の小
型軽量化の要求に応じてＣＳＰ（チップサイズパッケー
ジ）型やＢＧＡ（ボールグリッドアレィ）型等のパッケ
ージタイプが提供されている。ＣＳＰ半導体装置は、多
数の電極パターンが形成された基板の主面上の所定の領
域にそれぞれ半導体素子を チップ実装するとともに、
各半導体素子や電極パターン部をエポキシ樹脂等の樹脂
パッケージによって封装して構成される。ＣＳＰ半導体
装置は、ダイサー等によって、各半導体素子を実装した
領域毎に切り分けられて構成される。
【０００３】また、ＢＧＡ半導体装置は、基板の主面上
に適宜の接続ランドを形成して半導体素子の実装領域を
構成し、接続ランド上に半田ボールを介して半導体素子
がそれぞれ実装される。ＢＧＡ半導体装置は、加熱処理
を施して半田ボールを熱溶融することによって半導体素
子の電気的接続と機械的固定が行われた後に、エポキシ
樹脂等の樹脂パッケージによって封装して構成される。
【０００４】
【発明が解決しようとする課題】従来のパッケージ型半
導体装置は、上述したようにダイサーに備えられたダイ
シングブレードによって、樹脂パッケージと基板とを切
断する切分け工程が施されて個々の切り分けが行われて
いた。パッケージ型半導体装置においては、ダイシング
ブレードへの影響を考慮して、カットラインの対応部位
に回路バーン等の形成を避けて樹脂パッケージと基板素
材のみが切断されるように基板の設計が行われていた。
したがって、パッケージ型半導体装置においては、外周
部において基板の基板素材と樹脂パッケージとの切断界
面が露呈されて構成されていた。
【０００５】従来のパッケージ型半導体装置には、例え
ば回路基板へ取付ける際の半田熱の熱的負荷が加えられ
るとともに種々の機械的負荷が加えられる。また、従来
のパッケージ型半導体装置においては、基板素材と樹脂
パッケージとの熱膨張率の差異によって、その接合部位
において大きな歪みが発生し、またこれによって内部破
壊が発生することから、材料選択に大きな制限があっ
た。
【０００６】したがって、従来のパッケージ型半導体装
置においては、樹脂パッケージと基板とがエポキシ接着
された構成であることから充分な接合強度が得らておら
ず、上述した種々の負荷や熱膨張歪みによって切断界面
に隙間や亀裂が生じることがあった。従来のパッケージ
型半導体装置においては、これらの隙間等から内部に水
分が侵入して内部破壊等が生じるといった問題があっ
た。
【０００７】また、従来のパッケージ型半導体装置にお
いては、基板素材や樹脂パッケージの材料選択に制限が
あることから、材料費のコストダウンや工程の合理化を
充分に行い得ないといった問題があった。さらに、従来
のパッケージ型半導体装置においては、樹脂パッケージ
と基板との間の接合強度を保持するために、切断界面と
半導体素子の実装領域との間に充分な間隔が保持され
る。従来のパッケージ型半導体装置においては、このた
めに小型化の達成が困難となるとともに上述した熱膨張
歪みの影響も大きくなるといった問題があった。
【０００８】したがって、本発明は、各半導体素子の実
装領域に対応して切り分けられる樹脂パッケージと基板
との切断界面の密着性の向上を図ったパッケージ型半導
体装置及びその製造方法を提供することを目的としたも
のである。
【０００９】
【課題を解決するための手段】この目的を達成した本発
明にかかるパッケージ型半導体装置は、適宜の電極パタ
ーンが設けられた主面上に複数の半導体素子実装領域を
形成してなる基板と、半導体素子実装領域にそれぞれ電
極パターンに接続されて チップ実装された複数の半導
体素子と、基板に対して各半導体素子及び電極パターン
を一括して封装する樹脂パッケージとを備えて構成され
る。パッケージ型半導体装置は、基板に、半導体素子実
装領域を囲んで接合材層が設けられ、この接合材層が界
面を構成して樹脂パッケージと基板が接合固定されて構
成される。
【００１０】以上のように構成された本発明にかかるパ
ッケージ型半導体装置によれば、樹脂パッケージと基板
との切断界面に接合材層が構成されることから、熱負荷
や機械的負荷等の外的負荷が加えられた場合にも接合材
層によってその緩和を図り、樹脂パッケージと基板との
間に隙間やクラック等の発生が抑制されて信頼性と生産
性の向上が図られる。パッケージ型半導体装置によれ
ば、熱膨張率の違いによる樹脂パッケージと基板との接
合部における歪みも接合材層によってその緩和が図られ
ることから、これらの材料選択の自由度を大きくすると
ともに切断界面と半導体素子実装領域との間隔も小なら
しめて小型化が図られる。
【００１１】また、上述した目的を達成する本発明にか
かるパッケージ型半導体装置の製造方法は、基板の主面
上に形成した複数の実装領域に半導体素子をそれぞれ実
装する半導体実装工程と、基板の主面上に半導体素子の
各実装領域を区割りするようにして接合材層を形成する
接合材層形成工程と、基板に対して接合材層を介して接
合されることにより各半導体素子を一括して封装する樹
脂パッケージを形成する樹脂パッケージ形成工程と、接
合材層の形成領域をカットラインとして樹脂パッケージ
と基板とを切断して切り分ける切断工程とを経てパッケ
ージ型半導体装置を製造する。以上の工程を備える本発
明にかかるパッケージ型半導体装置の製造方法によれ
ば、樹脂パッケージと基板との切断界面に接合材層が構
成されたパッケージ型半導体装置が製造される。パッケ
ージ型半導体装置の製造方法によれば、熱負荷や機械的
負荷等の外的負荷が加えられた場合にも接合材層によっ
てその緩和を図り、樹脂パッケージと基板との間に隙間
やクラック等の発生を抑制した信頼性の高いパッケージ
型半導体装置を効率的に製造する。パッケージ型半導体
装置の製造方法によれば、熱膨張率の違いによる樹脂パ
ッケージと基板との接合部における歪みも接合材層によ
ってその緩和が図られることから、これらの材料選択の
自由度を大きくしてコスト低減或いは生産性や信頼性の
向上を図ってパッケージ型半導体装置を製造する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示したパッケージ型半導体装置１は、詳細を省略
する基板２の主面２ａ上に設けられた構成された半導体
素子実装領域２ｂに半導体素子３がチップ実装されると
ともに主面２ａを樹脂パッケージ４によって封装してな
るＣＳＰ半導体装置である。パッケージ型半導体装置１
は、詳細を後述するように半導体素子実装領域２ｂが接
合材層５によって囲まれており、この接合材層５を介し
て樹脂パッケージ４が接合固定されてなる。基板２は、
緩衝材（インタポーザ）作用を奏する樹脂材、セラミッ
ク材或いはポリイミド材等によって形成された銅貼り基
板素材の主面上に例えばホトグラフィック技術等によっ
て所定の電極パターン６を形成してなる。基板２には、
電極パターン６の一部にスルーホール８が形成されてお
り、裏面２ｃ側に主基板等に実装するための接続端子部
９が形成されている。
【００１３】基板２には、半導体素子実装領域２ｂ上に
接着剤等によって半導体素子３が接合固定される。半導
体素子３は、詳細を省略するが上面に複数個の電極片３
ａが設けられており、例えばワイヤボンディング法によ
ってこれら電極片３ａと電極パターン６との間がワイヤ
１０によって接続されている。半導体素子３は、樹脂パ
ッケージ４によって全体が封装されることによって機械
的保護が図られるとともに電気的絶縁が保持される。樹
脂パッケージ４には、例えばエポキシ樹脂が用いられ
る。
【００１４】接合材層５は、例えば電極パターン６のワ
イヤ接続部を除いた箇所を保護するレジスト材やエポキ
シ系接着剤が用いられ、基板２の主面２ａを縁取るよう
にしてその外周部位に全周に亘って形成されている。接
合材層５は、その内周領域に半導体素子実装領域２ｂを
構成するとともに、外周面が基板２と樹脂パッケージ４
との界面１１を構成する。接合材層５は、その 塗布又
は、印刷厚を電極パターン６の厚みよりもやや大とされ
ることで基板主面２ａとの間に介在して樹脂パッケージ
４を接合固定する。接合材層５は、材料特性から弾性を
有しており、基板２に対して樹脂パッケージ４を接合固
定するとともに、これらの間において緩衝材として作用
する。
【００１５】パッケージ型半導体装置１は、詳細を後述
するように装置中間体２０上に複数個が一括して形成さ
れ、これを切断することによって切り分けられて製造さ
れる。パッケージ型半導体装置１は、この場合接合材層
５をカットラインとして切り分けが行われることで、基
板２と樹脂パッケージ４との切断界面に接合材層５が存
在する構成となっている。
【００１６】したがって、パッケージ型半導体装置１
は、切断工程において基板２と樹脂パッケージ４とに大
きな機械的負荷がかかるが、接合材層５によって強固な
接合が行われることで、樹脂パッケージ４が切断界面に
おいて剥離したりクラックが発生するといった不都合の
発生が防止される。パッケージ型半導体装置１において
は、使用中に大きな衝撃や振動等が加えられた場合に
も、接合材層５においてこれを吸収するとともに樹脂パ
ッケージ４を強固に接合固定することで、切断界面にお
いて樹脂パッケージ４が剥離したりクラックが発生した
りすることが防止される。
【００１７】パッケージ型半導体装置１においては、上
述したように大きな熱膨張係数の差異がある材料によっ
て基板２や樹脂パッケージ４がそれぞれ形成されること
で、温度や湿度条件の変化によって形状変化が生じる。
パッケージ型半導体装置１においては、接合材層５にお
いて基板２と樹脂パッケージ４間の状態変化を吸収する
ことで、電極片３ａと電極パターン６とを接続するワイ
ヤ１０の破断が抑制される。また切断界面におけるの剥
離や浮き上がり等の発生を抑制する。パッケージ型半導
体装置１においては、切断界面における樹脂パッケージ
４の剥離や浮き上がり等の発生が抑制されることで、内
部に水分等が侵入して内部破壊が発生することが防止さ
れる。
【００１８】上述したパッケージ型半導体装置１の製造
方法について、以下図２乃至図４を参照して説明する。
パッケージ型半導体装置１は、詳細を後述するように多
数個が一括して形成された装置中間体２０から後述する
ように１個ずつ切り分けられて製造される。パッケージ
型半導体装置１の製造工程においては、図２に示した基
板原板２１が供給されて複数個の半導体素子３を実装す
る半導体素子実装工程が施される。
【００１９】基板原板２１には、図２に示すようにその
主面２１ａが複数の半導体素子実装領域２２がマトリッ
クス状に区分けされており、各半導体素子実装領域２２
の中央部に各１個ずつ半導体素子３が接着剤によって接
合固定される。半導体素子実装領域２２には、図示しな
いが半導体素子３を囲んで電極パターン６が形成されて
いる。半導体素子３は、例えばワイヤボンディング法に
よってワイヤ１０により電極片３ａと電極パターン６と
の接続が行われる。
【００２０】パッケージ型半導体装置１の製造工程にお
いては、基板原板２１の主面２１ａに、各半導体素子実
装領域２２を縁取るようにしてレジスト材２３が 塗布
又は、印刷されることによって接合材層５を形成する接
合材層形成工程が施される。レジスト材２３は、接着特
性と弾性を有しており、電極パターン６のワイヤ接続箇
所を除いた部分をコーティングしてこれを保護するとと
もに、樹脂パッケージ４を接合固定する。レジスト材２
３は、図２に示すように所定の幅を有するとともに、回
路バーン６の厚みよりも大きな厚みを以って基板原板２
１上に 塗布又は、印刷形成される。勿論、接合材層形
成工程には、レジスト材２３に代えて例えばエポキシ系
接着剤を用いて接合材層５を形成するようにしてもよ
い。
【００２１】パッケージ型半導体装置１の製造工程にお
いては、実装された複数個の半導体素子３を封装するよ
うにして基板原板２１の全体に樹脂パッケージ２４を成
形する樹脂パッケージ形成工程が施される。樹脂パッケ
ージ２４は、例えば半導体素子３を実装した基板原板２
１を成形金型に投入してエポキシ樹脂を流し込んで成形
される。樹脂パッケージ２４は、半導体素子３やワイヤ
１０を包み込んで機械的保護を図る。
【００２２】パッケージ型半導体装置１の製造工程にお
いては、上述した工程を経て図３に示すように基板原板
２１上に複数個の半導体素子３が搭載されるとともに、
樹脂パッケージ２４によって全体を封装してなる装置中
間体２０が製造される。パッケージ型半導体装置１の製
造工程においては、この装置中間体２０に対して、各接
合材層５をカッティングラインとしてそれぞれパッケー
ジ型半導体装置１を１個ずつに切り分ける切断工程が施
される。
【００２３】切断工程には、例えば金属材或いはボンド
材とダイヤモンド粒とから形成されたダイシングブレー
ド２５を備えるダイサーが用いられる。ダイシングブレ
ード２５は、その切り歯が接合材層５の幅よりも薄厚と
されており、ダイサーの載置台に位置決めされて載置さ
れた装置中間体２０に対して、この接合材層５に対応位
置するようにして樹脂パッケージ２４の上面にあてがわ
れる。なお、装置中間体２０は、例えば樹脂パッケージ
２４を成形する際に、金型加工によって樹脂パッケージ
２４の上面に接合材層５に対応してガイド凹部を形成す
るようにしてもよい。
【００２４】ダイシングブレード２５は、図４に示すよ
うに樹脂パッケージ２４と基板原板２１とを一括して切
断する。ダイシングブレード２５は、上述したようにそ
の切り歯が接合材層５の幅よりも薄厚とされることで、
両側に接合材層５を切り残すようにしてパッケージ型半
導体装置１を１個ずつ切り分ける。パッケージ型半導体
装置１の切断工程においては、ダイシングブレード２５
によって材質を異にする樹脂パッケージ２４と基板原板
２１とが同時に切断されることで、パッケージ型半導体
装置１の効率的な切り分けが行われる。
【００２５】パッケージ型半導体装置１は、ダイシング
ブレード２５による切断に際して、基板２と樹脂パッケ
ージ４との切断界面１１に大きな機械的負荷が作用され
る。パッケージ型半導体装置１は、基板２と樹脂パッケ
ージ４とが切断界面１１において接合材層５を介して接
合固定された構造であることから、かかる機械的負荷に
対しても剥離や隙間の発生が防止される。
【００２６】なお、パッケージ型半導体装置１の製造工
程においては、上述したように基板原板２１に対する半
導体素子３の実装工程の後に、接合材層５の形成工程が
施されるようにしたが、この順序を逆にして行うように
してもよい。この場合、接合材層形成工程では、ワイヤ
１０が接続される電極パターン６のワイヤ接続箇所に接
合材が付着しないように充分な配慮が必要となる。
【００２７】また、上述した実施の形態においては、パ
ッケージ型半導体装置１としてＣＳＰ半導体装置を示し
たが、かかるＣＳＰ半導体装置及びその製造方法に限定
されるものではない。本発明は、例えば基板の主面上に
電極パターン６を形成して半導体素子の実装領域を構成
し、電極パターン６上に半田ボールを介して半導体素子
がそれぞれ実装してなるＢＧＡ半導体装置にも適用され
る。
【００２８】
【発明の効果】以上詳細に説明したように、本発明にか
かる半導体装置の製造方法によれば、基板の主面上に半
導体素子の各実装領域を区割りするようにして接合材層
が形成され、この接合材層の形成領域をガイドとして樹
脂パッケージと基板とを切断して切り分けて製造される
ことから、熱負荷や機械的負荷等の外的負荷に対して接
合材層によりその緩和が図られることで樹脂パッケージ
と基板との間に隙間やクラック等の発生が抑制された信
頼性の高い半導体装置を効率的に製造することが可能と
なる。また、半導体装置の製造方法によれば、熱膨張率
の違いによって熱負荷により樹脂パッケージと基板との
接合部に歪みが発生しても接合材層によってその緩和が
図られることから、材料選択の自由度を大きくしてコス
ト低減或いは生産性や信頼性の向上を図って半導体装置
の製造が可能となる。
【図面の簡単な説明】
【図１】本発明にかかるパッケージ型半導体装置の実施
の形態として示すＣＳＰ半導体装置の縦断面図である。
【図２】同パッケージ型半導体装置の製造工程の説明図
であり、基板原板に半導体素子を実装する半導体素子実
装工程後の状態を示す要部平面図である。
【図３】同樹脂パッケージ形成工程後の状態を示す要部
縦断面図である。
【図４】同各パッケージ型半導体装置を切り分ける切断
工程を説明する要部縦断面図である。
【符号の説明】
１ パッケージ型半導体装置 ２ 基板 ２ａ 主面 ２ｂ 半導体素子実装領域 ３ 半導体素子 ４ 樹脂パッケージ ５ 接合材層 ６ 電極パターン １１ 切断界面 ２０ 基板原板

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電極パターンが設けられた主面上に複数
    の半導体素子実装領域を形成してなる基板と、 前記半導体素子実装領域にそれぞれ前記電極パターンに
    接続されて チップ実装された複数の半導体素子と、 前記基板に対して、前記各半導体素子及び電極パターン
    を一括して封装する樹脂パッケージとを備え、 前記基板には、前記半導体素子実装領域を囲んで接合材
    層が設けられ、この接合材層が界面を構成して前記樹脂
    パッケージが接合固定されることを特徴とするパッケー
    ジ型半導体装置。
  2. 【請求項２】 前記接合材層は、樹脂接着剤やレジスト
    剤によってけいせいされることを特徴とする請求項１記
    載のパッケージ型半導体装置。
  3. 【請求項３】 基板の主面上に形成した複数の実装領域
    に半導体素子をそれぞれ実装する半導体素子実装工程
    と、 前記基板の主面上に、前記半導体素子の各実装領域を区
    割りするようにして接合材層を形成する接合材層形成工
    程と、 前記基板に対して前記接合材層によって接合されて、前
    記各半導体素子を一括して封装する樹脂パッケージを形
    成する樹脂パッケージ形成工程と、 前記接合材層の形成領域をカットラインとして、前記樹
    脂パッケージと基板とを切断して切り分ける切断工程と
    を備えることを特徴とするパッケージ半導体装置の製造
    方法。
  4. 【請求項４】 前記接合材層形成工程は、前記基板の主
    面上に、樹脂接着剤やレジスト剤を半導体素子実装領域
    の全周を囲んで 塗布又は、印刷する工程であることを
    特徴とする請求項３に記載のパッケージ型半導体装置の
    製造方法。
JP2000197689A 2000-06-30 2000-06-30 パッケージ型半導体装置及びその製造方法 Pending JP2002016193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197689A JP2002016193A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197689A JP2002016193A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002016193A true JP2002016193A (ja) 2002-01-18

Family

ID=18695977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197689A Pending JP2002016193A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002016193A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7351920B2 (en) 2002-05-22 2008-04-01 Kabushiki Kaisha Toshiba IC card and semiconductor integrated circuit device package
JP2009140966A (ja) * 2007-12-03 2009-06-25 Ars Denshi Kk 半導体パッケージ及びその製造方法
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
US7777311B2 (en) 2007-05-18 2010-08-17 Panasonic Corporation Circuit substrate, molding semiconductor device, tray and inspection socket
CN113161294A (zh) * 2021-02-23 2021-07-23 潍坊歌尔微电子有限公司 半导体器件的封装方法、装载板和半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181223A (ja) * 1995-12-27 1997-07-11 Sony Corp 半導体装置
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
JP2001156208A (ja) * 1999-11-26 2001-06-08 Ars Seimitsu Kk 半導体パッケージの製造方法
JP2001160597A (ja) * 1999-11-30 2001-06-12 Nec Corp 半導体装置、配線基板及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181223A (ja) * 1995-12-27 1997-07-11 Sony Corp 半導体装置
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
JP2001156208A (ja) * 1999-11-26 2001-06-08 Ars Seimitsu Kk 半導体パッケージの製造方法
JP2001160597A (ja) * 1999-11-30 2001-06-12 Nec Corp 半導体装置、配線基板及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351920B2 (en) 2002-05-22 2008-04-01 Kabushiki Kaisha Toshiba IC card and semiconductor integrated circuit device package
US7531757B2 (en) 2002-05-22 2009-05-12 Kabushiki Kaisha Toshiba IC card and semiconductor integrated circuit device package
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4614818B2 (ja) * 2005-05-09 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
US7777311B2 (en) 2007-05-18 2010-08-17 Panasonic Corporation Circuit substrate, molding semiconductor device, tray and inspection socket
JP2009140966A (ja) * 2007-12-03 2009-06-25 Ars Denshi Kk 半導体パッケージ及びその製造方法
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
CN113161294A (zh) * 2021-02-23 2021-07-23 潍坊歌尔微电子有限公司 半导体器件的封装方法、装载板和半导体器件
CN113161294B (zh) * 2021-02-23 2022-07-22 潍坊歌尔微电子有限公司 半导体器件的封装方法、装载板和半导体器件

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
JP3839323B2 (ja) 半導体装置の製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
WO2004004005A1 (ja) 半導体装置およびその製造方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2009124151A (ja) 接合信頼性の向上した積層型半導体パッケージ
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JPH0794553A (ja) 半導体装置およびその製造方法
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
US8098496B2 (en) Wiring board for semiconductor device
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP2002016193A (ja) パッケージ型半導体装置及びその製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2011061055A (ja) 半導体装置の製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP2007042702A (ja) 半導体装置
JP4109995B2 (ja) 半導体装置
JP2003338589A (ja) Ｂｇａパッケージ及びその製造方法
JP2002164362A (ja) チップサイズ半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027