JP4569048B2 - 面実装型半導体パッケージおよびその製造方法 - Google Patents
面実装型半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4569048B2 JP4569048B2 JP2001168698A JP2001168698A JP4569048B2 JP 4569048 B2 JP4569048 B2 JP 4569048B2 JP 2001168698 A JP2001168698 A JP 2001168698A JP 2001168698 A JP2001168698 A JP 2001168698A JP 4569048 B2 JP4569048 B2 JP 4569048B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- sealing
- lead frame
- lead terminal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、面実装半導体パッケージおよびその製造方法に関する。詳しくは、リード端子の端部に対応した切断部の下面にスリット部を形成することによって、半導体素子を封止体（封止樹脂）によって封止した後にリードフレームの切断部を上面側から切断してリード端子を形成する際に、加工負荷を軽減すると共にリード端子の先端に切断バリが発生することを抑制し、またリード端子の剥離や封止体の欠け等を抑制するようにした面実装半導体パッケージおよびその製造方法に係るものである。
【０００２】
【従来の技術】
現代電子機器の小型化に伴い、半導体産業において半導体装置の小型化、薄型化、高密度化が進みつつある。ＱＦＰ（Quad Flat Package）タイプの半導体パッケージの代わりに、面実装型導体パッケージ、例えば、ＶＱＦＮ（Very Thin Quad Flat Non Leaded）、ＶＳＯＮ（Very Thin Small Outline Non Leaded）タイプ等の半導体パッケージが大量に利用されている。
上記面実装型半導体パッケージについて、ここでは、ＶＱＦＮタイプの半導体パッケージを例として説明する。
【０００３】
図７はＶＱＦＮタイプの半導体パッケージ１の構成を示している。
図７（ａ）は、ＶＱＦＮタイプ半導体パッケージ１の断面構造図である。この半導体パッケージ１においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、また、半導体素子６上の接続電極がボンデイングワイヤ３でリード端子４に接続されており、更に半導体素子６は封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。
図７（ｂ）は、そのＶＱＦＮタイプ半導体パッケージの底面図である。リード端子４はパッケージの下面より、辺縁まで露出しており、また、この例では下面中央部にダイパッド２も露出している。
【０００４】
次に、ＶＱＦＮタイプ半導体パッケージの製造工程を説明する。図８は、ＶＱＦＮタイプ半導体パッケージの製造工程を示す図である。
図８（ａ）は、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に半導体素子６が導電性接着剤等を用いて接合されており、ボンディングワイヤ３で半導体素子６上の接続電極がリードフレーム１４のリード端子４に接続されている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図８（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。
図８（ｂ）は、封止後の状態を示している。半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、リードフレーム１４から単体パッケージへ分離するために、ダイヤモンド粒子を貼り付けた切断ブレード１０、或いは図に示しない切断成形金型等で切断加工が行われて、図７に示すような半導体パッケージ１が得られる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したように、リードフレームから単体パッケージを切り離すための切断工程で（図８（ｂ）参照）、例えば切断ブレード１０を用いて切断する際に、図９に示すように、半導体パッケージ１のリード端子４の切断面に切断バリ１３が発生する。このように切断バリ１３が発生すると、半導体パッケージ１を実装基板に実装する際に、切断バリ１３の部分だけ浮き、実装不良となる。
また、上記のようにパッケージをリードフレームから切り離す際に、リード端子４と封止樹脂５との接合部分に大きな負荷がかかることから、リード端子４の剥離を発生することもある。
【０００６】
そこで、この発明は、半導体パッケージ製造過程中、半導体素子を封止体によって封止した後にリードフレームの上面側から切断してリード端子を形成する際に、加工負荷を軽減すると共にリード端子の先端に切断バリが発生することを防止し、またリード端子の剥離等を防止し得るようにした面実装半導体パッケージおよびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に使用するリードフレームは、リード端子の端部に対応した切断部の下面側にスリット部を有し、隣接する半導体パッケージを連結することができ、該隣接する半導体パッケージの両方の下面端部、および該隣接する半導体パッケージの間に前記スリット部を配置できるように、前記スリット部が形成され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、封止体から露出してパッケージ化できるように配置された、面実装型半導体パッケージ用のリードフレームである。
【０００８】
また、この発明に係る半導体パッケージは、リード端子の端部に対応した切断部の下面側に、半導体パッケージの内部を封止する封止樹脂が充填されたスリット部を有するリードフレームを備え、該スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記半導体パッケージの内部を封止する前記封止樹脂から露出してパッケージ化されている、前記リードフレームで連結された複数の面実装型半導体パッケージである。
【０００９】
また、この発明に係る半導体パッケージの製造方法は、リード端子の端部に対応した切断部の下面側にスリット部を有するリードフレームを使用し、隣接して形成される半導体パッケージが連結されるように前記リードフレームを配置する工程と、半導体素子を形成する工程と、該半導体素子を封止樹脂によって封止すると共に、前記スリット部の中に前記封止樹脂を充填する工程と、前記封止樹脂による封止後に、前記切断部を上面側から切断して単体の前記半導体パッケージに分離する工程とを有し、前記スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記封止樹脂から露出して形成される、面実装型半導体パッケージの製造方法である。
【００１０】
この発明においては、パッケージ下面と同じ面内に有するようにリード端子を封止体から露出させてパッケージ化する面実装型半導体パッケージ用のリードフレームには、リード端子の端部に対応した切断部の下面側にスリット部が形成されている。
半導体素子を封止体によって封止した後に、リードフレームから各半導体パッケージの切り離しが行われる。この場合、リードフレームの切断部が上面側から切断されてリード端子が形成される。
【００１１】
上述したようにリード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される場合、この切断部の厚さが薄くなっているため、切断時の加工負荷が軽減されると共にリード端子の先端に切断バリが発生することが抑制され、また切断時にリード端子と封止体との接合部分にかかる負荷が軽減されてリード端子の剥離や封止体の欠け等が抑制される。
【００１２】
また、リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される場合、半導体素子を封止体によって封止する際にスリット部内が封止体で満たされる。これにより、リード端子はスリット部内の封止体によっても固定された状態となり、リード端子と封止体との接合部分はより強固となり、切断時におけるリード端子の剥離や封止体の欠け等がより一層抑制される。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら、この発明の第１の実施の形態について説明する。
図１は、第１の実施の形態としての半導体パッケージ８の構成を示している。
この半導体パッケージ８はＶＱＦＮタイプの半導体パッケージである。
図１に示す半導体パッケージ８において、図１（ａ）は、半導体パッケージ８の断面構造を示している。この半導体パッケージ８においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリード端子４に接続されている。更に、半導体素子６は、封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。リード端子４の端部の下面側にスリット部７が設けられており、このスリット部７内にも封止樹脂５が充填されている。
【００１４】
図１（ｂ）は、その半導体パッケージ８の底面図である。リード端子４の端部の下面側にあるスリット部７に封止樹脂５が充填されているため、リード端子４はパッケージの下面辺縁部分では露出されていない。また、この半導体パッケージ８はダイパッド露出タイプで、下面中央部にダイパッド２が露出している。
【００１５】
図２（ａ）、（ｂ）は、第１の実施の形態の半導体パッケージ８を製造する際に使用されるリードフレーム１４の構成を示している。図２は、単体パッケージ２個分のリードフレーム１４を示している。図２（ａ）は底面図、図２（ｂ）はそのＡ−Ａ断面図である。
【００１６】
リードフレーム１４は、図２に示すようにリード端子４の端部に対応した切断部の下面側にスリット部７が形成されている。このスリット部７の形成には、化学エッチング法によりエッチング処理しても良く、また、金型を用いたプレス加工をしても良い。また、スリット部７の高さは、リードフレーム１４の厚さの例えば１／２とされるが、これに限定されるものではない。
【００１７】
次に、図１に示す半導体パッケージ８の製造工程について、図３の工程図を参照して説明する。
図３（ａ）は、半導体パッケージ製造プロセス中の樹脂封止工程で、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に、半導体素子６が導電性接着剤等により接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリードフレーム１４のリード端子４に接続されている。リードフレーム１４としては図２に示すスリット部７が設けられたものを用いている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図３（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。この場合、リードフレーム１４のスリット部７内にも樹脂が流入される。
【００１８】
図３（ｂ）は、封止後の状態を示している。なお、図３（ｂ）は、封止樹脂５が硬化し、封止金型１１が取り除かれた状態を示している。この状態で半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、図３（ｂ）に示すように、切断ブレード１０を用い、リードフレーム１４のスリット部７が設けられた切断部を上面側から切断することにより、リードフレームから単体パッケージを切り離し、図１に示す半導体パッケージ８が得られる。
【００１９】
この場合、リードフレーム１４の複数のリード端子４が連結部１６によって連結された状態にあるので、この連結部１６を除去するように切断する必要がある。図示のように、切断ブレード１０の幅が連結部１６の幅より大きければ１回の切断で済むが、そうでない場合には連結部１６の両側を切断してこの連結部１６を取り除くことになる。
【００２０】
以上説明したように、第１の実施の形態においては、半導体パッケージ８の製造に、リード端子４の端部に対応した切断部の下面側にスリット部７が形成されているリードフレーム１４が使用されるものである。リードフレーム１４の当該切断部の厚さが薄くなっているため、切断時の加工負荷を軽減でき、例えば切断ブレード１０の寿命を延ばすことができる。また、リードフレーム１４の切断部の厚さが薄くなっているため、切断時にリード端子４の先端に切断バリ１３（図９参照）が発生することを抑制することができる。更に、リードフレーム１４の切断部の厚さが薄くなっているため、切断時にリード端子４と封止体５との接合部分にかかる負荷が軽減され、リード端子４の剥離や封止体５の欠け等を抑制することができる。
【００２１】
また、第１の実施の形態においては、リード端子４の端部に対応した切断部の下面側にスリット部７が形成されているリードフレーム１４が使用されるものであり、半導体素子６を封止樹脂５によって封止する際にスリット部７内が封止樹脂５で満たされる。そのため、リード端子４はスリット部７内の封止樹脂５によっても固定された状態となり（図１（ｂ）参照）、リード端子４と封止樹脂５との接合部分はより強固となり、切断時におけるリード端子４の剥離や封止体の欠け等がより一層抑制することができる。
【００２２】
次に、図面を参照しながら、この発明の第２の実施の形態について説明する。
図４は、第２の実施の形態としての半導体パッケージ９の構成を示している。
この半導体パッケージ９はＶＱＦＮタイプの半導体パッケージである。
図４に示す半導体パッケージ９において、図４（ａ）は、半導体パッケージ９の断面構造を示している。この半導体パッケージ９においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、半導体素子６上の接続電極がボンディングワイヤ３でリードフレームのリード端子４に接続されている。更に、半導体素子６は、封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。リード端子４の端部の下面側にスリット部７が設けられており、このスリット部７内にも封止樹脂５が充填されている。
【００２３】
図４（ｂ）は、その半導体パッケージ９の底面図である。リード端子４の端部の下面にあるスリット部７に封止樹脂５が充填されているため、パッケージの下面辺縁部分では露出されていないが、図示のようにリード端子４の円形電極部がパッケージの底面より露出している。また、この半導体パッケージ９のダイパッド２も封止樹脂で封止されている。
【００２４】
図５（ａ）、（ｂ）は、第２の実施の形態の半導体パッケージ９を製造する際に使用されるリードフレーム１４の構成を示している。図５は、単体パッケージ２個分のリードフレーム１４を示している。図５（ａ）は底面図、図５（ｂ）はそのＡ−Ａ断面図である。
【００２５】
リードフレーム１４は、図５に示すようにリード端子４の端部に対応した切断部の下面側にスリット部７を形成されている。上記第１の実施の形態と同様に、このスリット部７の形成には、化学エッチング法によりエッチング処理しても良く、また、金型を用いたプレス加工をしても良い。また、スリット部７の高さは、リードフレーム１４の厚さの例えば１／２とされるが、これに限定されるものではない。
【００２６】
次に、図４に示す半導体パッケージ９の製造工程について、図６の工程図を参照して説明する。
図６（ａ）は、半導体パッケージ製造プロセス中の樹脂封止工程で、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に、半導体素子６が導電性接着剤等により接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリードフレーム１４のリード端子４に接続されている。リードフレーム１４としては図５に示すスリット部７を設けられたものを用いている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図３（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。この場合、リードフレーム１４のスリット部７内にも樹脂が流入される。
【００２７】
図６（ｂ）は、封止後の状態を示している。なお、図６（ｂ）は、封止樹脂５が硬化し、封止金型１１が取り除かれた状態を示している。この状態で半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、図６（ｂ）に示すように、切断ブレード１０を用い、リードフレーム１４のスリット部７が設けられた切断部を上面側から切断することにより、リードフレームから単体パッケージを切り離し、図４に示す半導体パッケージ９が得られる。
【００２８】
上述した第２の実施の形態の半導体パッケージは第１実施の形態の半導体パッケージと同様の効果が得られる。
なお、上述実施の形態においては、図２（ｂ）に示すように封止した後に、切断ブレード１０を用い、リードフレームのリード端子の端部に対応した切断部を切断することによって、リードフレームから単体パッケージを切り離すものであったが、これに限定されるものではない。切断成形金型を用いて、上記リードフレームの切断部を切断し、リードフレームから単体パッケージを切り離すようにしてもよい。この場合、切断成形金型の寸法に対応して、リードフレームの二つの半導体パッケージの切断部の間には所定の間隔を設けることが必要である。
【００２９】
また、上述実施の形態においては、半導体素子６を封止する際には用いる封止体の材料として樹脂を用いたものであるが、その他の材料、例えばセラミックを封止体として用いても良い。
また、上述実施の形態においては、この発明をＶＱＦＮタイプの半導体パッケージに適用したものであるが、これに限定されるものではない。例えば、ＶＳＯＮタイプの半導体パッケージにもこの発明を同様に適用できる。
【００３０】
【発明の効果】
この発明に使用するリードフレームは、パッケージ下面と同じ面内に有するようにリード端子を封止体から露出させてパッケージ化する面実装型半導体パッケージ用のリードフレームであって、そのリード端子の端部に対応した切断部の下面側にスリット部が形成されたものである。
【００３１】
また、この発明に係る半導体パッケージは、そのリードフレームを用いて製造したものである。リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームを使用する場合、その切断部の厚さが薄くなっているため、切断時の加工負荷を軽減できると共にリード端子の先端に切断バリが発生することが抑制でき、また切断時にリード端子と封止体との接合部分にかかる負荷を軽減できリード端子の剥離や封止体の欠け等を抑制できる。
【００３２】
また、この発明に係る半導体パッケージの製造方法によれば、リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される。半導体素子を封止体によって封止する際にスリット部内が封止体で満たされる。したがって、リード端子はスリット部内の封止体によっても固定された状態となり、リード端子と封止体との接合部分をより強固とでき、切断時におけるリード端子の剥離や封止体の欠け等がより一層抑制できる。
【図面の簡単な説明】
【図１】第１の実施の形態としての半導体パッケージの構成を示す図である。
【図２】第１の実施の形態の半導体パッケージの製造に使用するリードフレームの構成を示す図である。
【図３】第１の実施の形態の半導体パッケージの製造工程を示す図である。
【図４】第２の実施の形態としての半導体パッケージの構成を示す図である。
【図５】第２の実施の形態の半導体パッケージの製造に使用するリードフレームの構成を示す図である。
【図６】第２の実施の形態の半導体パッケージの製造工程を示す図である。
【図７】ＶＱＦＮタイプの半導体パッケージの構成を示す図である。
【図８】ＶＱＦＮタイプの半導体パッケージの製造工程を示す図である。
【図９】切断加工による半導体パッケージの切断面に切断バリが発生した状態を示す図である。
【符号の説明】
１，８，９・・・半導体パッケージ、２・・・ダイパッド、３・・・ボンディングワイヤ、４・・・リード端子、５・・・封止樹脂、６・・・半導体素子、７・・・スリット部、１０・・・切断ブレード、１１・・・封止金型、１３・・・切断バリ、１４・・・リードフレーム、１６・・・連結部
【発明の属する技術分野】
この発明は、面実装半導体パッケージおよびその製造方法に関する。詳しくは、リード端子の端部に対応した切断部の下面にスリット部を形成することによって、半導体素子を封止体（封止樹脂）によって封止した後にリードフレームの切断部を上面側から切断してリード端子を形成する際に、加工負荷を軽減すると共にリード端子の先端に切断バリが発生することを抑制し、またリード端子の剥離や封止体の欠け等を抑制するようにした面実装半導体パッケージおよびその製造方法に係るものである。
【０００２】
【従来の技術】
現代電子機器の小型化に伴い、半導体産業において半導体装置の小型化、薄型化、高密度化が進みつつある。ＱＦＰ（Quad Flat Package）タイプの半導体パッケージの代わりに、面実装型導体パッケージ、例えば、ＶＱＦＮ（Very Thin Quad Flat Non Leaded）、ＶＳＯＮ（Very Thin Small Outline Non Leaded）タイプ等の半導体パッケージが大量に利用されている。
上記面実装型半導体パッケージについて、ここでは、ＶＱＦＮタイプの半導体パッケージを例として説明する。
【０００３】
図７はＶＱＦＮタイプの半導体パッケージ１の構成を示している。
図７（ａ）は、ＶＱＦＮタイプ半導体パッケージ１の断面構造図である。この半導体パッケージ１においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、また、半導体素子６上の接続電極がボンデイングワイヤ３でリード端子４に接続されており、更に半導体素子６は封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。
図７（ｂ）は、そのＶＱＦＮタイプ半導体パッケージの底面図である。リード端子４はパッケージの下面より、辺縁まで露出しており、また、この例では下面中央部にダイパッド２も露出している。
【０００４】
次に、ＶＱＦＮタイプ半導体パッケージの製造工程を説明する。図８は、ＶＱＦＮタイプ半導体パッケージの製造工程を示す図である。
図８（ａ）は、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に半導体素子６が導電性接着剤等を用いて接合されており、ボンディングワイヤ３で半導体素子６上の接続電極がリードフレーム１４のリード端子４に接続されている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図８（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。
図８（ｂ）は、封止後の状態を示している。半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、リードフレーム１４から単体パッケージへ分離するために、ダイヤモンド粒子を貼り付けた切断ブレード１０、或いは図に示しない切断成形金型等で切断加工が行われて、図７に示すような半導体パッケージ１が得られる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したように、リードフレームから単体パッケージを切り離すための切断工程で（図８（ｂ）参照）、例えば切断ブレード１０を用いて切断する際に、図９に示すように、半導体パッケージ１のリード端子４の切断面に切断バリ１３が発生する。このように切断バリ１３が発生すると、半導体パッケージ１を実装基板に実装する際に、切断バリ１３の部分だけ浮き、実装不良となる。
また、上記のようにパッケージをリードフレームから切り離す際に、リード端子４と封止樹脂５との接合部分に大きな負荷がかかることから、リード端子４の剥離を発生することもある。
【０００６】
そこで、この発明は、半導体パッケージ製造過程中、半導体素子を封止体によって封止した後にリードフレームの上面側から切断してリード端子を形成する際に、加工負荷を軽減すると共にリード端子の先端に切断バリが発生することを防止し、またリード端子の剥離等を防止し得るようにした面実装半導体パッケージおよびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に使用するリードフレームは、リード端子の端部に対応した切断部の下面側にスリット部を有し、隣接する半導体パッケージを連結することができ、該隣接する半導体パッケージの両方の下面端部、および該隣接する半導体パッケージの間に前記スリット部を配置できるように、前記スリット部が形成され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、封止体から露出してパッケージ化できるように配置された、面実装型半導体パッケージ用のリードフレームである。
【０００８】
また、この発明に係る半導体パッケージは、リード端子の端部に対応した切断部の下面側に、半導体パッケージの内部を封止する封止樹脂が充填されたスリット部を有するリードフレームを備え、該スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記半導体パッケージの内部を封止する前記封止樹脂から露出してパッケージ化されている、前記リードフレームで連結された複数の面実装型半導体パッケージである。
【０００９】
また、この発明に係る半導体パッケージの製造方法は、リード端子の端部に対応した切断部の下面側にスリット部を有するリードフレームを使用し、隣接して形成される半導体パッケージが連結されるように前記リードフレームを配置する工程と、半導体素子を形成する工程と、該半導体素子を封止樹脂によって封止すると共に、前記スリット部の中に前記封止樹脂を充填する工程と、前記封止樹脂による封止後に、前記切断部を上面側から切断して単体の前記半導体パッケージに分離する工程とを有し、前記スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記封止樹脂から露出して形成される、面実装型半導体パッケージの製造方法である。
【００１０】
この発明においては、パッケージ下面と同じ面内に有するようにリード端子を封止体から露出させてパッケージ化する面実装型半導体パッケージ用のリードフレームには、リード端子の端部に対応した切断部の下面側にスリット部が形成されている。
半導体素子を封止体によって封止した後に、リードフレームから各半導体パッケージの切り離しが行われる。この場合、リードフレームの切断部が上面側から切断されてリード端子が形成される。
【００１１】
上述したようにリード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される場合、この切断部の厚さが薄くなっているため、切断時の加工負荷が軽減されると共にリード端子の先端に切断バリが発生することが抑制され、また切断時にリード端子と封止体との接合部分にかかる負荷が軽減されてリード端子の剥離や封止体の欠け等が抑制される。
【００１２】
また、リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される場合、半導体素子を封止体によって封止する際にスリット部内が封止体で満たされる。これにより、リード端子はスリット部内の封止体によっても固定された状態となり、リード端子と封止体との接合部分はより強固となり、切断時におけるリード端子の剥離や封止体の欠け等がより一層抑制される。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら、この発明の第１の実施の形態について説明する。
図１は、第１の実施の形態としての半導体パッケージ８の構成を示している。
この半導体パッケージ８はＶＱＦＮタイプの半導体パッケージである。
図１に示す半導体パッケージ８において、図１（ａ）は、半導体パッケージ８の断面構造を示している。この半導体パッケージ８においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリード端子４に接続されている。更に、半導体素子６は、封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。リード端子４の端部の下面側にスリット部７が設けられており、このスリット部７内にも封止樹脂５が充填されている。
【００１４】
図１（ｂ）は、その半導体パッケージ８の底面図である。リード端子４の端部の下面側にあるスリット部７に封止樹脂５が充填されているため、リード端子４はパッケージの下面辺縁部分では露出されていない。また、この半導体パッケージ８はダイパッド露出タイプで、下面中央部にダイパッド２が露出している。
【００１５】
図２（ａ）、（ｂ）は、第１の実施の形態の半導体パッケージ８を製造する際に使用されるリードフレーム１４の構成を示している。図２は、単体パッケージ２個分のリードフレーム１４を示している。図２（ａ）は底面図、図２（ｂ）はそのＡ−Ａ断面図である。
【００１６】
リードフレーム１４は、図２に示すようにリード端子４の端部に対応した切断部の下面側にスリット部７が形成されている。このスリット部７の形成には、化学エッチング法によりエッチング処理しても良く、また、金型を用いたプレス加工をしても良い。また、スリット部７の高さは、リードフレーム１４の厚さの例えば１／２とされるが、これに限定されるものではない。
【００１７】
次に、図１に示す半導体パッケージ８の製造工程について、図３の工程図を参照して説明する。
図３（ａ）は、半導体パッケージ製造プロセス中の樹脂封止工程で、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に、半導体素子６が導電性接着剤等により接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリードフレーム１４のリード端子４に接続されている。リードフレーム１４としては図２に示すスリット部７が設けられたものを用いている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図３（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。この場合、リードフレーム１４のスリット部７内にも樹脂が流入される。
【００１８】
図３（ｂ）は、封止後の状態を示している。なお、図３（ｂ）は、封止樹脂５が硬化し、封止金型１１が取り除かれた状態を示している。この状態で半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、図３（ｂ）に示すように、切断ブレード１０を用い、リードフレーム１４のスリット部７が設けられた切断部を上面側から切断することにより、リードフレームから単体パッケージを切り離し、図１に示す半導体パッケージ８が得られる。
【００１９】
この場合、リードフレーム１４の複数のリード端子４が連結部１６によって連結された状態にあるので、この連結部１６を除去するように切断する必要がある。図示のように、切断ブレード１０の幅が連結部１６の幅より大きければ１回の切断で済むが、そうでない場合には連結部１６の両側を切断してこの連結部１６を取り除くことになる。
【００２０】
以上説明したように、第１の実施の形態においては、半導体パッケージ８の製造に、リード端子４の端部に対応した切断部の下面側にスリット部７が形成されているリードフレーム１４が使用されるものである。リードフレーム１４の当該切断部の厚さが薄くなっているため、切断時の加工負荷を軽減でき、例えば切断ブレード１０の寿命を延ばすことができる。また、リードフレーム１４の切断部の厚さが薄くなっているため、切断時にリード端子４の先端に切断バリ１３（図９参照）が発生することを抑制することができる。更に、リードフレーム１４の切断部の厚さが薄くなっているため、切断時にリード端子４と封止体５との接合部分にかかる負荷が軽減され、リード端子４の剥離や封止体５の欠け等を抑制することができる。
【００２１】
また、第１の実施の形態においては、リード端子４の端部に対応した切断部の下面側にスリット部７が形成されているリードフレーム１４が使用されるものであり、半導体素子６を封止樹脂５によって封止する際にスリット部７内が封止樹脂５で満たされる。そのため、リード端子４はスリット部７内の封止樹脂５によっても固定された状態となり（図１（ｂ）参照）、リード端子４と封止樹脂５との接合部分はより強固となり、切断時におけるリード端子４の剥離や封止体の欠け等がより一層抑制することができる。
【００２２】
次に、図面を参照しながら、この発明の第２の実施の形態について説明する。
図４は、第２の実施の形態としての半導体パッケージ９の構成を示している。
この半導体パッケージ９はＶＱＦＮタイプの半導体パッケージである。
図４に示す半導体パッケージ９において、図４（ａ）は、半導体パッケージ９の断面構造を示している。この半導体パッケージ９においては、半導体素子６が導電性接着剤等によりダイパッド２の上に接合されており、半導体素子６上の接続電極がボンディングワイヤ３でリードフレームのリード端子４に接続されている。更に、半導体素子６は、封止体としての封止樹脂（例えばエポキシ樹脂）５で封止されている。リード端子４の端部の下面側にスリット部７が設けられており、このスリット部７内にも封止樹脂５が充填されている。
【００２３】
図４（ｂ）は、その半導体パッケージ９の底面図である。リード端子４の端部の下面にあるスリット部７に封止樹脂５が充填されているため、パッケージの下面辺縁部分では露出されていないが、図示のようにリード端子４の円形電極部がパッケージの底面より露出している。また、この半導体パッケージ９のダイパッド２も封止樹脂で封止されている。
【００２４】
図５（ａ）、（ｂ）は、第２の実施の形態の半導体パッケージ９を製造する際に使用されるリードフレーム１４の構成を示している。図５は、単体パッケージ２個分のリードフレーム１４を示している。図５（ａ）は底面図、図５（ｂ）はそのＡ−Ａ断面図である。
【００２５】
リードフレーム１４は、図５に示すようにリード端子４の端部に対応した切断部の下面側にスリット部７を形成されている。上記第１の実施の形態と同様に、このスリット部７の形成には、化学エッチング法によりエッチング処理しても良く、また、金型を用いたプレス加工をしても良い。また、スリット部７の高さは、リードフレーム１４の厚さの例えば１／２とされるが、これに限定されるものではない。
【００２６】
次に、図４に示す半導体パッケージ９の製造工程について、図６の工程図を参照して説明する。
図６（ａ）は、半導体パッケージ製造プロセス中の樹脂封止工程で、封止前の状態を示している。この状態では、リードフレーム１４のダイパッド２の上に、半導体素子６が導電性接着剤等により接合されており、また、半導体素子６上の接続電極がボンディングワイヤ３でリードフレーム１４のリード端子４に接続されている。リードフレーム１４としては図５に示すスリット部７を設けられたものを用いている。また、半導体素子６、ボンディングワイヤ３等が封止金型１１で覆われている。この図３（ａ）の状態で封止金型１１内に樹脂を流入して封止をする。この場合、リードフレーム１４のスリット部７内にも樹脂が流入される。
【００２７】
図６（ｂ）は、封止後の状態を示している。なお、図６（ｂ）は、封止樹脂５が硬化し、封止金型１１が取り除かれた状態を示している。この状態で半導体素子６およびボンディングワイヤ３は封止樹脂５によって封止され、外部環境から保護される。このように封止された後に、図６（ｂ）に示すように、切断ブレード１０を用い、リードフレーム１４のスリット部７が設けられた切断部を上面側から切断することにより、リードフレームから単体パッケージを切り離し、図４に示す半導体パッケージ９が得られる。
【００２８】
上述した第２の実施の形態の半導体パッケージは第１実施の形態の半導体パッケージと同様の効果が得られる。
なお、上述実施の形態においては、図２（ｂ）に示すように封止した後に、切断ブレード１０を用い、リードフレームのリード端子の端部に対応した切断部を切断することによって、リードフレームから単体パッケージを切り離すものであったが、これに限定されるものではない。切断成形金型を用いて、上記リードフレームの切断部を切断し、リードフレームから単体パッケージを切り離すようにしてもよい。この場合、切断成形金型の寸法に対応して、リードフレームの二つの半導体パッケージの切断部の間には所定の間隔を設けることが必要である。
【００２９】
また、上述実施の形態においては、半導体素子６を封止する際には用いる封止体の材料として樹脂を用いたものであるが、その他の材料、例えばセラミックを封止体として用いても良い。
また、上述実施の形態においては、この発明をＶＱＦＮタイプの半導体パッケージに適用したものであるが、これに限定されるものではない。例えば、ＶＳＯＮタイプの半導体パッケージにもこの発明を同様に適用できる。
【００３０】
【発明の効果】
この発明に使用するリードフレームは、パッケージ下面と同じ面内に有するようにリード端子を封止体から露出させてパッケージ化する面実装型半導体パッケージ用のリードフレームであって、そのリード端子の端部に対応した切断部の下面側にスリット部が形成されたものである。
【００３１】
また、この発明に係る半導体パッケージは、そのリードフレームを用いて製造したものである。リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームを使用する場合、その切断部の厚さが薄くなっているため、切断時の加工負荷を軽減できると共にリード端子の先端に切断バリが発生することが抑制でき、また切断時にリード端子と封止体との接合部分にかかる負荷を軽減できリード端子の剥離や封止体の欠け等を抑制できる。
【００３２】
また、この発明に係る半導体パッケージの製造方法によれば、リード端子の端部に対応した切断部の下面側にスリット部が形成されているリードフレームが使用される。半導体素子を封止体によって封止する際にスリット部内が封止体で満たされる。したがって、リード端子はスリット部内の封止体によっても固定された状態となり、リード端子と封止体との接合部分をより強固とでき、切断時におけるリード端子の剥離や封止体の欠け等がより一層抑制できる。
【図面の簡単な説明】
【図１】第１の実施の形態としての半導体パッケージの構成を示す図である。
【図２】第１の実施の形態の半導体パッケージの製造に使用するリードフレームの構成を示す図である。
【図３】第１の実施の形態の半導体パッケージの製造工程を示す図である。
【図４】第２の実施の形態としての半導体パッケージの構成を示す図である。
【図５】第２の実施の形態の半導体パッケージの製造に使用するリードフレームの構成を示す図である。
【図６】第２の実施の形態の半導体パッケージの製造工程を示す図である。
【図７】ＶＱＦＮタイプの半導体パッケージの構成を示す図である。
【図８】ＶＱＦＮタイプの半導体パッケージの製造工程を示す図である。
【図９】切断加工による半導体パッケージの切断面に切断バリが発生した状態を示す図である。
【符号の説明】
１，８，９・・・半導体パッケージ、２・・・ダイパッド、３・・・ボンディングワイヤ、４・・・リード端子、５・・・封止樹脂、６・・・半導体素子、７・・・スリット部、１０・・・切断ブレード、１１・・・封止金型、１３・・・切断バリ、１４・・・リードフレーム、１６・・・連結部
Claims (2)
- リード端子の端部に対応した切断部の下面側に、半導体パッケージの内部を封止する封止樹脂が充填されたスリット部を有するリードフレームを備え、
該スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、
前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記半導体パッケージの内部を封止する前記封止樹脂から露出してパッケージ化されている、
前記リードフレームで連結された複数の面実装型半導体パッケージ。 - リード端子の端部に対応した切断部の下面側にスリット部を有するリードフレームを使用し、隣接して形成される半導体パッケージが連結されるように前記リードフレームを配置する工程と、
半導体素子を形成する工程と、
該半導体素子を封止樹脂によって封止すると共に、前記スリット部の中に前記封止樹脂を充填する工程と、
前記封止樹脂による封止後に、前記切断部を上面側から切断して単体の前記半導体パッケージに分離する工程とを有し、
前記スリット部が、隣接する前記半導体パッケージの両方の下面端部、および該隣接する前記半導体パッケージの間に存在するように配置され、
前記リード端子が、前記半導体パッケージの下面と同じ面内に位置し、前記封止樹脂から露出して形成される、
面実装型半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168698A JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368179A JP2002368179A (ja) | 2002-12-20 |
| JP4569048B2 true JP4569048B2 (ja) | 2010-10-27 |
Family
ID=19010885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168698A Expired - Fee Related JP4569048B2 (ja) | 2001-06-04 | 2001-06-04 | 面実装型半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4569048B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5254374B2 (ja) * | 2011-01-11 | 2013-08-07 | ローム株式会社 | 電子部品およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (ja) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | 電子部品とその製造方法及びそれに用いるリードフレームと金型 |
| JP2000114295A (ja) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| JP2001077265A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2001148447A (ja) * | 1999-11-22 | 2001-05-29 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
-
2001
- 2001-06-04 JP JP2001168698A patent/JP4569048B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09298256A (ja) * | 1996-03-07 | 1997-11-18 | Matsushita Electron Corp | 電子部品とその製造方法及びそれに用いるリードフレームと金型 |
| JP2000114295A (ja) * | 1998-09-30 | 2000-04-21 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| JP2001077265A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法 |
| JP2001148447A (ja) * | 1999-11-22 | 2001-05-29 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368179A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| JP3879452B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
| TWI431738B (zh) | 半導體裝置之製造方法 | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US7095100B2 (en) | Semiconductor device and method of making the same | |
| JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JPH05226564A (ja) | 半導体装置 | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 | |
| JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2017183417A (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP4172111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002016193A (ja) | パッケージ型半導体装置及びその製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| TWI249834B (en) | Semiconductor device and its manufacturing method | |
| JPS62154769A (ja) | 半導体装置 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |