JP2006313802A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006313802A
JP2006313802A JP2005135471A JP2005135471A JP2006313802A JP 2006313802 A JP2006313802 A JP 2006313802A JP 2005135471 A JP2005135471 A JP 2005135471A JP 2005135471 A JP2005135471 A JP 2005135471A JP 2006313802 A JP2006313802 A JP 2006313802A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
semiconductor device
package unit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005135471A
Other languages
English (en)
Other versions
JP4614818B2 (ja
Inventor
Chiaki Takebe
千晶 竹部
Yasuhide Hara
泰秀 原
Katsuki Uchiumi
勝喜 内海
Takahiro Kumakawa
隆博 隈川
Yoshihiro Matsushima
芳宏 松島
Masami Matsuura
正美 松浦
Kenji Ito
健二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005135471A priority Critical patent/JP4614818B2/ja
Publication of JP2006313802A publication Critical patent/JP2006313802A/ja
Application granted granted Critical
Publication of JP4614818B2 publication Critical patent/JP4614818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 単一の回路基板に複数のパッケージユニットを形成し、一括で樹脂封止し、個片に分割する工法で形成する半導体装置を、生産性を低下させることなく製造し、切断加工時の加工負荷による積層剥離、界面剥離、クラック、基板側面からの水分浸入を防止する。
【解決手段】 個片の半導体装置の回路基板１Ａとなる、分割前の回路基板の各パッケージユニット領域内に、当該パッケージユニット領域の周方向に沿うスリットを形成し、そのスリットに金属材料を埋め込んで金属バリア１９を形成し、金属バリア１９を有した回路基板および封止樹脂をパッケージユニットごとに切断する。この金属バリア１９によって基板側面を保護することができる。
【選択図】 図１

Description

本発明は、樹脂封止型の半導体装置およびその製造方法に関し、特に、単一の回路基板に複数のパッケージユニットを形成し、一括で樹脂封止し、個片の半導体装置に分割する技術に関するものである。
近年、携帯電子機器の小型化に対応するために、半導体部品の高密度実装が要求され、半導体パッケージの小型化、薄型化が進んでいる。最近は、小型薄型の樹脂封止型半導体装置として、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）等のエリアアレイタイプや、ＱＦＮタイプの樹脂封止半導体装置が市場に投入されている。
ＱＦＮタイプの樹脂封止型半導体装置の製造方法を簡略に説明する。
図１５（ａ）に示すように、リードフレーム１００に形成した複数のダイパッド部１０１のそれぞれに銀ペースト等の接着剤により半導体チップ１０３を接着して搭載し、各半導体チップ１０３の電極パッドとリードフレーム１００のリード部１０２の所定接続箇所とを金線等の金属細線１０４で電気的に接続する。
図１５（ｂ）に示すように、半導体チップ１０３を搭載したパッケージユニット１０５ごとに、トランスファーモールド法によって封止樹脂１０６で封止する。この樹脂封止の際には、リードフレーム１００の裏面に樹脂フィルム（図示せず）を貼付して、封止樹脂１０６の回り込みを確実に防止することにより、リード部１０２の裏面が露出する片面封止構造とする。
図１５（ｃ）に示すように、封止樹脂１０６で封止したパッケージユニット１０５ごとに、切断金型のポンチ１０７によってリードフレーム１００を切断する。この個片化の際には、封止樹脂１０６の側面近傍にポンチ１０７を降ろすことにより、リード部１０２の端面を封止樹脂１０６の側面とほぼ面一とする。図中ではリードフレーム１００を上面側から切断しているが、裏面側から切断する場合もあり、またポンチ１０７に代えて回転ブレードを用いる場合もある。
図１５（ｄ）は、個片化した樹脂封止型半導体装置１０８を示す。リード部１０２の裏面が封止樹脂１０６の底面に露出するとともに、リード部１０２の側端面が封止樹脂１０６の側面に露出した、ＱＦＮタイプの構造である。装置の外形は、パッケージユニット１０５ごとに封止した封止樹脂１０６の外形をほぼそのまま受け継いでいて、封止樹脂１０６の上面に近づくほど幅狭くなる角錐台形状である。
しかしこのようにリードフレーム１００に形成した複数のパッケージユニット１０５を個別に樹脂封止する方法は、近年の携帯機器の普及とそのスピードに対応できる量産工法ではない。量産化技術としては、より早く、より安く、より高精度に、且つより高効率で製造することが求められる。そこで近年、１枚のリードフレームあるいは回路基板に形成した複数のパッケージユニットを連続して樹脂封止する「一括成形法」と呼ばれる工法が開発されている。
回路基板に一括成形法を適用するＢＧＡ型の樹脂封止型半導体装置の製造方法を説明する。
図１６（ａ）に示すように、回路基板１の一方の面に、パッケージユニット領域２ごとに半導体チップ３を１個（あるいは複数個）、銀ペースト等により搭載し、各半導体チップ３と回路基板１との電極部どうしを金線などの金属細線４により、あるいはフリップチップ法により接続して、半導体チップ３をそれぞれ搭載した複数のパッケージユニット５を形成する。
次に図１６（ｂ）に示すように、回路基板１の半導体チップ搭載面を複数のパッケージユニット５ごとに一括に、トランスファーモールド法により封止樹脂６で封止する（金属細線４の図示は省略している）。また図１６（ｃ）に示すように、半導体チップ搭載面に背反する面にパッケージユニット領域２ごとに形成されたランド上に、外部との電気的接続を行う外部電極としてのはんだボール８を搭載する。
次に図１６（ｄ）に示すように、リング状の枠体９に展張したＵＶ硬化型等のダイシングテープ１０に回路基板１をはんだボール８を上向きにして貼り付ける。枠体９は図示したようなリング状に限定されず、また搭載する回路基板１は図示したように１フレームであってもよいし、複数フレームであってもよい。
最後に、図１７（ａ）に示すように、回路基板１および封止樹脂６をパッケージユニット５ごとに回転ブレード１１により切断して、図１７（ｂ）（ｃ）に示すような個片の樹脂封止型半導体装置１２とする。
なお図中の１３は基板内の不良パッケージユニットを記録するために基板端部に形成されたマーク部である。また１４は半導体チップ搭載面の製品エリア外に設けられたゲート部であって、樹脂封止する際の樹脂注入路となる部分であり、封止後に残留する不要な樹脂をきれいに取り除くために（ゲートブレイク）、金属材料で形成されている。
ここで説明した切断工法は、回路基板１をダイシングテープ１０上に貼り付けて切断するテープ方式パッケージダイシングであるが、この他に、回路基板１を直接ジグにて保持して回転ブレードで切断するジグ方式パッケージダイシングという工法もある。
ところで、図１７（ａ）に示したような切断工程では、切断加工の加工点付近に非常に大きな加工負荷がかかり、その部分に積層剥離、界面剥離、クラックが発生する恐れがある。また半導体装置１２の個片には破断面に基板材料が露出するので、この部分からの水分の浸入の恐れもある。
水分侵入、積層剥離、クラックの発生を防止するために、基板の周辺部に長溝状のダミースルーホールを形成し、ダミースルーホール内に金属膜を形成し、樹脂封止後にダミースルーホールの端部をパンチによるプレス打抜きで開口して個片に分割することにより、個片分割を容易にするとともに、基板側面を前記金属膜で被覆するようにした工法もある（たとえば特許文献１参照）。
特許第３４３２９８２号公報
しかしながら、特許文献１の工法では、金属薄膜は外表面に露出するので、酸化、腐食の恐れがある。またパンチによりプレス打抜き加工するので、本来、加工点における加工負荷が高く、積層剥離、界面剥離、クラックが発生しやすい。しかも打抜き加工は、半導体装置の外形サイズに応じて専用の金型が必要であり、多品種少量生産には向かない。
本発明は上記問題に鑑みて、切断加工時の加工負荷に起因する積層剥離、界面剥離、クラックや基板側面からの水分浸入を防止できる半導体装置、およびそれを生産性を低下させることなく製造できる製造方法を提供することを目的とするものである。
上記課題を解決するために、本発明の半導体装置の製造方法は、回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、前記回路基板の各パッケージユニット領域内の周縁部に予め、当該パッケージユニット領域の周方向に沿うスリットを形成し、前記スリットに金属材料を埋め込むことにより、金属バリアを形成し、この金属バリアを有した回路基板および封止樹脂をパッケージユニットごとに切断することを特徴とする。これによれば、金属バリアによって、基板側面近傍部を保護することができる。
回路基板の複数層を貫通して金属バリアを形成するのが好ましい。積層剥離を防止できるからである。
金属バリアは、各パッケージユニット領域内に基板厚み方向に配される金属コンタクト部と同時に形成することができる。また金属バリアは、各パッケージユニット領域内に基板厚み方向に配される金属コンタクト部の形成後に別途に形成することができる。
上記した製造方法で製造される本発明の半導体装置は、回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、前記回路基板内の周縁部に、基板厚み方向に延びる金属バリアを基板周方向に沿って形成したものとなる。
また本発明の半導体装置の製造方法は、回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、前記回路基板の半導体チップ搭載面に背反する面の表層膜に、各パッケージユニット領域内の周縁部において当該パッケージユニット領域の周方向に沿って延びる溝部を形成し、この溝部を有した回路基板および封止樹脂をパッケージユニットごとに切断することを特徴とする。これによれば、溝部によって、表層膜のクラックを防止することができる。
溝部は、複数のパッケージユニット領域にわたって形成することができる。また溝部は、外部接続用配線を露出させるための表層膜のパターニング時に同時に形成するのが好都合である。
上記した製造方法で製造される本発明の半導体装置は、回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、前記回路基板の半導体チップ搭載面に背反する面の表層膜に、基板周方向に沿って延びる溝部を形成したものとなる。
また本発明の半導体装置の製造方法は、回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、前記回路基板の半導体チップ搭載面における各パッケージユニット領域内の周縁部に予め、基板厚み方向に突出する突起部を当該パッケージユニット領域の周方向に沿って複数個形成し、この突起部を有した回路基板および封止樹脂をパッケージユニットごとに切断することを特徴とする。これによれば、特に封止樹脂の界面剥離の進行を阻止することができる。
突起部を回路基板に一体に形成するのが好都合である。
上記した製造方法で製造される本発明の半導体装置は、回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、前記回路基板の半導体チップ搭載面の周縁部に、基板厚み方向に突出する突起部を基板周方向に沿って複数個形成したものとなる。
さらに本発明の半導体装置の製造方法は、回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、前記回路基板の半導体チップ搭載面は、表層膜よりもその下層膜の材料が封止樹脂に対する密着性が強いときに、各パッケージユニット領域内の周縁部とパッケージユニット領域どうしの間の分離領域とを除いて前記表層膜を形成しておき、この回路基板および封止樹脂をパッケージユニットごとに切断することを特徴とする。これによれば、特に封止樹脂の界面剥離を防止することができる。
上記した製造方法で製造される本発明の半導体装置は、回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、前記回路基板の半導体チップ搭載面の中央部を表層膜で被覆し、周縁部は前記表層膜よりも封止樹脂に対する密着性が強い下層膜を露出させたものとなる。
本発明の半導体装置の製造方法は、回路基板に複数のパッケージユニットを形成し、一括成形法で樹脂封止し、個片の半導体装置に分割する工法において、回路基板の周縁部に予め、金属バリア、溝部、突起、あるいは表層膜不存在部分を形成するようにしたことにより、生産性を低下させることなく、切断加工時の加工負荷による積層剥離、界面剥離、クラック、基板側面からの水分浸入を防止することができ、信頼性の高い半導体装置を実現することが可能となる。
金属バリアは外表面に露出していないので酸化・腐食しにくく、基板厚み方向に配する金属コンタクト部と同時に形成すれば、工程を追加することなくプラスアルファの効果が得られることになる。
個片の半導体装置への分割も、パンチによる打抜き加工でなく回転ブレードなどで切断するので、加工点における加工負荷を低減することができ、このことによっても、積層剥離、界面剥離、クラックを低減できる。打抜き加工のように専用の金型が必要でないので、様々な半導体装置に容易に対応でき、多品種少量生産が可能である。
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は本発明の第１実施形態における樹脂封止型半導体装置の斜視図、図２は同半導体装置の横断面図、図３は同半導体装置の縦断面図である。
図１〜図３に示す樹脂封止型半導体装置３１（以下、半導体装置３１という）は、回路基板１Ａの一面に半導体チップ３が搭載され、半導体チップ３と回路基板１Ａとの電極部どうしが金線などの金属細線４で電気的に接続され、半導体チップ搭載面の全体が封止樹脂６Ａで封止されている。回路基板１Ａのもう一面には、半導体チップ３に内層配線等を通じて接続するように形成されたランド７上に、外部との電気的接続を行う外部電極としてのはんだボール８が形成されている。回路基板１Ａは多層配線基板として形成されていて、各層の基板１５（１５ａ，１５ｂ，15ｃ）ごとの配線１６、各層の配線１６を接続するビア１７、表層膜としてのソルダーレジスト１８を有している。
この半導体装置３１が従来のものと相違するのは、個片の回路基板１Ａの周縁部に、基板各辺に沿う方向に延びるように、また全ての層にわたるように、メタルバリア１９が配されている点である。メタルバリア１９は例えば基板表面に沿う短辺方向の幅が１００μｍ前後となるように形成される。メタルバリア１９については後述する。
図４および図５は回路基板１Ａとなる回路基板の製造方法を示す工程断面図である。ここでは有機材料を主成分とする積層基板および製造方法をモデルとしている。
図４（ａ）に示すように、コア基板１５ａの両面にフィルム２０を貼り付ける。コア基板１５ａは例えば、ガラスエポキシからなり、厚み１００μｍ程度である。
図４（ｂ）に示すように、コア基板１５ａに、配線レイアウトに必要な数量のビアホール１７ａをレーザ２１により穴あけ加工する。ビアホール１７ａは例えば直径１００μｍ程度である。レーザ２１としては例えばCO2レーザ、YAGレーザなどを用いることができる。
この際に、スリット１９ａを、回路基板１Ａの各辺に沿って延びるように、レーザ２１による穴あけ加工を連続的に行って形成する。
次に図４（ｃ）に示すように、ビアホール１７ａ，スリット１９ａに導電性ペースト２４を充填する。導電性ペースト２４は例えば銅を主成分とするものを使用するが、導電性であればどのような成分でも構わない。このときビアホール１７ａ，スリット１９ａ以外の部分はフィルム２０により導電性ペースト２４から保護される。充填が終了したらフィルム２０は不要となるので除去する。
次に図４（ｄ）に示すように、コア基板１５ａの両面に、金属薄膜１６ａを例えば数１０μｍ程度に成長させる。この金属薄膜１６ａは無電解めっき、電解めっき、スパッタリング法などにより生成することができる。金属薄膜１６ａの材料としては銅などを使用するが、導電性のものであれば銅でなくとも構わない。次に図５（ａ）に示すように、金属薄膜１６ａをフォトレジストを用いたエッチングプロセス等でパターニングして、配線１６を形成する。
次に図５（ｂ）（ｃ）に示すように、コア基板１５ａの上下に同様の基板１５ｂ，１５ｃを積層し、同様の加工を行って、配線１６、ビア１７、メタルバリア１９を持った多層配線構造とする。ビア１７、メタルバリア１９は全ての層にわたるように同一位置に形成する。
次に図５（ｄ）に示すように、基板１５ｂ，１５ｃの最表面にソルダーレジスト１８を塗布し、その外部接続部分を開口して配線１６を露出させ、金めっき２５をたとえば数μｍ程度の厚みで施す。この金めっき２５部分がランド７となる。
以上のようにして形成した回路基板１上に、先に図１６，図１７を用いて説明した従来法と同様にして、複数のパッケージユニット５を形成し、一括成形法で樹脂封止し、個片分割を行って、分割後の回路基板１Ａ，封止樹脂６Ａを有した半導体装置３１を得る。
その際に、メタルバリア１９が存在することによって、回路基板１の切断加工時に主に起こる積層剥離の進行を阻止することができ、切断後も基板側面からの水分の浸入を防止することができるので、半導体装置３１の信頼性を向上できる。
このメタルバリア１９は、上述したようにスリット１９ａをビアホール１７ａと同時に穴あけ加工し、導電性ペースト２４の充填もビアホール１７ａと同時に行うので、工程数を増加させることなく形成することができ、コストの面からも好都合である。
なおメタルバリア１９は、上述したように切断加工時の積層剥離防止等を目的としているので、回路基板１Ａとなるパッケージユニット領域ごとに基板各辺に沿って途切れることなく連続的に配するのが望ましいが、上述した製造方法でスリット１９ａを途切れることなく穴あけ加工したのでは基板１５が分断されてしまうので、少なくとも一箇所、スリット１９ａよりも内周側と外周側とを繋ぐ連結部を残しておく。ここでは、図２に示すように４隅に連結部２３を残している。
メタルバリア１９は、図６に示すように、ビア１７の形成後に、ドリル加工、レーザ穴あけ加工などで各層にまたがるスリット１９ａを形成し、その中にめっきなどで金属材料を充填する方法をとって配置してもよい。
図７は本発明の第２実施形態における樹脂封止型半導体装置の斜視図、図８は同半導体装置の縦断面図である。
この第２実施形態の樹脂封止型半導体装置３２（以下半導体装置３２という）が第１実施形態のものと相違するのは、個片の回路基板１Ａに、第１実施形態に記載されたメタルバリア１９は形成されず、半導体チップ搭載面に背反する面の表層膜、つまりソルダーレジスト１８に、基板周方向に沿って延びる溝部２６が連続的に形成されている点である。溝部２６は、深さ数μｍ程度、幅５０μｍ程度が望ましい。
この半導体装置３２を製造するにはまず、第１実施形態と同様にして、図９（ａ）に示すような、コア基板１５ａの上下に基板１５ｂ，１５ｃを積層した多層配線基板を形成する。
次に図９（ｂ）に示すように、基板最表面にソルダーレジスト１８を塗布し、図示しないマスクを使用して外部接続部分を露光した後、マスク２７を使用して溝部分を露光する。そして図９（ｃ）に示すように、露光した外部接続部分と溝部分のソルダーレジスト１８を現像によって除去して、溝部２６を形成するとともに、外部接続部分の配線１６を露出させ、その露出部分に金めっき２５をたとえば数μｍ程度の厚みで施す。
以上のようにして形成した回路基板１上に、先に図１６，図１７を用いて説明した従来法と同様にして、複数のパッケージユニット５を形成し、一括成形法で樹脂封止し、個片分割を行って、分割後の回路基板１Ａ，封止樹脂６Ａを有した半導体装置３２を得る。
その際に、溝部２６が存在することによって、ソルダーレジスト１８の連続部分が少なくなるので、つまりソルダーレジスト１８の中央部と外周部とが分断されるので、切断加工時の加工負荷によってソルダーレジスト１８にクラックが発生した場合も、そのクラックが外周部から中央部に向かって進行するのを阻止することができる。よって半導体装置３２の信頼性を向上できる。
この溝部２６は、上述したように、外部接続部分を露光、現像する際に同じ工程で形成するので、工程数を増加させることなく形成することができ、コストの面からも好都合である。
ただし溝部２６は、外部接続部分の配線１６を露出させる開口をソルダーレジスト１８に形成した後に、機械加工等により別途形成してもよい。
また溝部２６は、図７では、パッケージユニット領域に相応する回路基板１Ａごとに独立して形成しているが、図１０に示すように、分離領域を介して隣接した複数のパッケージユニット領域にわたって形成してもよく、同等の効果が得られる。
図１１は本発明の第３実施形態における樹脂封止型半導体装置の斜視図、図１２は同半導体装置の縦断面図である。
この第３実施形態の樹脂封止型半導体装置３３（以下半導体装置３３という）が第１実施形態のものと相違するのは、個片の回路基板１Ａに、第１実施形態に記載されたメタルバリア１９は形成されず、半導体チップ搭載面の周縁部に基板厚み方向に突出した突起２８が基板周方向に沿って複数個、適当間隔で形成されている点である。
この突起２８は、第１実施形態と同様にして回路基板１を形成する際に、基板１５ｂを凸形状とすることで形成する。ただしソルダーレジスト１８あるいはその上に別途の層を設けて凸形状としてもよい。突起２８は高さ１０μｍ程度、幅５０μｍ程度が望ましい。
形成した回路基板１に対して、先に図１６、図１７を用いて説明したのと同様にして、複数のパッケージユニット５を形成し、一括成形法で樹脂封止し、個片分割を行って、分割後の回路基板１Ａ，封止樹脂６Ａを有した半導体装置３３を得る。
その際に、切断加工時の加工負荷による封止樹脂６と回路基板１との界面剥離が起こりかけても、突起２８が封止樹脂６に食い込んでいるのでその進行を阻止することができる。よって半導体装置３３の信頼性を向上できる。
図１３は本発明の第４実施形態における樹脂封止型半導体装置の斜視図、図１４は同半導体装置の縦断面図である。
この第４実施形態の樹脂封止型半導体装置３４（以下半導体装置３４という）が第１実施形態のものと相違するのは、個片の回路基板１Ａに、第１実施形態に記載されたメタルバリア１９は形成されず、半導体チップ搭載面の表層膜、つまりソルダーレジスト１８が、基板周縁部には形成されていない点である。これは、切断前の回路基板１においては、互いに隣接したパッケージユニット領域どうしを分離する分離領域（ダイシングレーン）にもソルダーレジスト１８は形成されないことを意味する。
ただし、回路基板１Ａ（この場合は基板１５ｂ）に対して、ソルダーレジスト１８よりも封止樹脂６の密着性が強いことが必須の条件である。例えば、基板１５ｂが樹脂含浸ガラスクロス基板である時には、ソルダーレジスト１８との密着強度よりも、封止樹脂６として一般に用いられるエポキシ系樹脂との密着強度が強いので、この条件に適合する。
このことにより、回路基板１（この場合は基板１５ｂ）の周縁部において封止樹脂６との界面の密着強度を大きくすることができる。よって、切断加工時の主に封止樹脂の界面剥離を阻止することができ、半導体装置３４の信頼性を向上できる。
本発明の半導体装置の製造方法は、回路基板に形成した複数のパッケージユニットを一括成形法で樹脂封止した樹脂封止体を個片分割する際に起こり易い、積層剥離、界面剥離、クラックを、生産性を低下させることなく防止することができ、高信頼性化を実現し得るので、ＢＧＡ、ＬＧＡ等の樹脂封止型半導体装置の製造に有用である。
本発明の第１実施形態における樹脂封止型半導体装置の斜視図 図１の半導体装置の横断面図 図１の同半導体装置の縦断面図 図１の半導体装置に用いる回路基板を製造する前半工程を示す工程断面図 図１の半導体装置に用いる回路基板を製造する後半工程を示す工程断面図 図１の半導体装置に用いる回路基板を別途の方法で製造する工程を示す工程断面図 本発明の第２実施形態における樹脂封止型半導体装置の斜視図 図７の半導体装置の縦断面図 図７の半導体装置に用いる回路基板を製造する工程を示す工程断面図 図７の半導体装置の変形例を示す斜視図 本発明の第３実施形態における樹脂封止型半導体装置の斜視図 図１１の半導体装置の縦断面図 本発明の第４実施形態における樹脂封止型半導体装置の斜視図 図１３の半導体装置の縦断面図 ＱＦＮタイプの樹脂封止型半導体装置を製造する従来の製造方法を示す工程断面図 回路基板に一括成形法を適用する樹脂封止型半導体装置を製造する従来の製造方法の前半工程を示す工程断面図 回路基板に一括成形法を適用する樹脂封止型半導体装置を製造する従来の製造方法の後半工程を示す工程断面図
符号の説明
１，１Ａ 回路基板
２ パッケージユニット領域
３ 半導体チップ
５ パッケージユニット
６ 封止樹脂
17 ビア
17a ビアホール
18 ソルダーレジスト
19 メタルバリア
19a スリット
24 導電性ペースト
26 溝部
28 突起
31,32,33,34 半導体装置

Claims (14)

  1. 回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、
    前記回路基板の各パッケージユニット領域内の周縁部に予め、当該パッケージユニット領域の周方向に沿うスリットを形成し、前記スリットに金属材料を埋め込むことにより、金属バリアを形成し、この金属バリアを有した回路基板および封止樹脂をパッケージユニットごとに切断する半導体装置の製造方法。
  2. 回路基板の複数層を貫通して金属バリアを形成する請求項１記載の半導体装置の製造方法。
  3. 金属バリアを、各パッケージユニット領域内に基板厚み方向に配される金属コンタクト部と同時に形成する請求項１記載の半導体装置の製造方法。
  4. 金属バリアを、各パッケージユニット領域内に基板厚み方向に配される金属コンタクト部の形成後に別途に形成する請求項１記載の半導体装置の製造方法。
  5. 回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、
    前記回路基板内の周縁部に、基板厚み方向に延びる金属バリアを基板周方向に沿って形成した半導体装置。
  6. 回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、
    前記回路基板の半導体チップ搭載面に背反する面の表層膜に、各パッケージユニット領域内の周縁部において当該パッケージユニット領域の周方向に沿って延びる溝部を形成し、この溝部を有した回路基板および封止樹脂をパッケージユニットごとに切断する半導体装置の製造方法。
  7. 溝部を、複数のパッケージユニット領域にわたって形成する請求項６記載の半導体装置の製造方法。
  8. 溝部を、外部接続用配線を露出させるための表層膜のパターニング時に同時に形成する
    請求項６記載の半導体装置の製造方法。
  9. 回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、
    前記回路基板の半導体チップ搭載面に背反する面の表層膜に、基板周方向に沿って延びる溝部を形成した半導体装置。
  10. 回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、
    前記回路基板の半導体チップ搭載面における各パッケージユニット領域内の周縁部に予め、基板厚み方向に突出する突起部を当該パッケージユニット領域の周方向に沿って複数個形成し、この突起部を有した回路基板および封止樹脂をパッケージユニットごとに切断する半導体装置の製造方法。
  11. 突起部を回路基板に一体に形成する請求項１０記載の半導体装置の製造方法。
  12. 回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、
    前記回路基板の半導体チップ搭載面の周縁部に、基板厚み方向に突出する突起部を基板周方向に沿って複数個形成した半導体装置。
  13. 回路基板に形成した複数のパッケージユニット領域の各々に半導体チップを搭載し、前記半導体チップとパッケージユニット領域との電極部どうしを電気的に接続して、複数のパッケージユニットを形成する工程と、前記複数のパッケージユニットの半導体チップ搭載面を一体に樹脂封止する工程と、前記回路基板および封止樹脂をパッケージユニットごとに分割する工程とを行う樹脂封止型の半導体装置の製造方法において、
    前記回路基板の半導体チップ搭載面は、表層膜よりもその下層膜の材料が封止樹脂に対する密着性が強いときに、各パッケージユニット領域内の周縁部とパッケージユニット領域どうしの間の分離領域とを除いて前記表層膜を形成しておき、この回路基板および封止樹脂をパッケージユニットごとに切断する半導体装置の製造方法。
  14. 回路基板に半導体チップを搭載し、半導体チップと回路基板との電極部どうしを電気的に接続し、回路基板の半導体チップ搭載面を封止樹脂で封止した樹脂封止型の半導体装置において、
    前記回路基板の半導体チップ搭載面の中央部を表層膜で被覆し、周縁部は前記表層膜よりも封止樹脂に対する密着性が強い下層膜を露出させた半導体装置。
JP2005135471A 2005-05-09 2005-05-09 半導体装置およびその製造方法 Active JP4614818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005135471A JP4614818B2 (ja) 2005-05-09 2005-05-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135471A JP4614818B2 (ja) 2005-05-09 2005-05-09 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010166615A Division JP2010239159A (ja) 2010-07-26 2010-07-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006313802A true JP2006313802A (ja) 2006-11-16
JP4614818B2 JP4614818B2 (ja) 2011-01-19

Family

ID=37535174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135471A Active JP4614818B2 (ja) 2005-05-09 2005-05-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4614818B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288400A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 回路基板，樹脂封止型半導体装置，樹脂封止型半導体装置の製造方法，トレイおよび検査ソケット
JP2010073903A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 電子モジュール及びその製造方法
JP2011086854A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
WO2019088174A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 回路モジュール
CN114156260A (zh) * 2021-11-26 2022-03-08 深圳市兆纪光电有限公司 具有分区单元格拼接的mini-LED结构及生产工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162322A (ja) * 1995-12-13 1997-06-20 Oki Electric Ind Co Ltd 表面実装型半導体装置とその製造方法
JPH11186468A (ja) * 1997-12-22 1999-07-09 Oki Electric Ind Co Ltd 半導体装置
JPH11260960A (ja) * 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JP2000114429A (ja) * 1998-10-09 2000-04-21 Hitachi Ltd 半導体装置およびその製造方法
JP2001057403A (ja) * 1999-08-18 2001-02-27 Sony Corp 樹脂封止型半導体装置及びこれに用いられる基材
JP2002016193A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd パッケージ型半導体装置及びその製造方法
JP2003338589A (ja) * 2002-05-22 2003-11-28 Toshiba Corp Ｂｇａパッケージ及びその製造方法
JP2004363379A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置
JP2005072515A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162322A (ja) * 1995-12-13 1997-06-20 Oki Electric Ind Co Ltd 表面実装型半導体装置とその製造方法
JPH11186468A (ja) * 1997-12-22 1999-07-09 Oki Electric Ind Co Ltd 半導体装置
JPH11260960A (ja) * 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JP2000114429A (ja) * 1998-10-09 2000-04-21 Hitachi Ltd 半導体装置およびその製造方法
JP2001057403A (ja) * 1999-08-18 2001-02-27 Sony Corp 樹脂封止型半導体装置及びこれに用いられる基材
JP2002016193A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd パッケージ型半導体装置及びその製造方法
JP2003338589A (ja) * 2002-05-22 2003-11-28 Toshiba Corp Ｂｇａパッケージ及びその製造方法
JP2004363379A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置
JP2005072515A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288400A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 回路基板，樹脂封止型半導体装置，樹脂封止型半導体装置の製造方法，トレイおよび検査ソケット
JP2010073903A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 電子モジュール及びその製造方法
JP2011086854A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
WO2019088174A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 回路モジュール
US11076484B2 (en) 2017-11-02 2021-07-27 Murata Manufacturing Co., Ltd. Circuit module
JP7004003B2 (ja) 2017-11-02 2022-01-21 株式会社村田製作所 回路モジュール
CN114156260A (zh) * 2021-11-26 2022-03-08 深圳市兆纪光电有限公司 具有分区单元格拼接的mini-LED结构及生产工艺

Also Published As

Publication number Publication date
JP4614818B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US10930581B2 (en) Semiconductor package with wettable flank
JP3208401B2 (ja) 回路パターンテープ及びこれを用いた半導体パッケージ
JP2009026805A (ja) 半導体装置及びその製造方法
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
CN205609512U (zh) 半导体封装体
JP4614818B2 (ja) 半導体装置およびその製造方法
US8987060B2 (en) Method for making circuit board
JP2007329445A (ja) 樹脂封止型半導体装置の製造方法およびそのための配線基板
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
US20180090429A1 (en) Semiconductor device
JP2006165411A (ja) 半導体装置およびその製造方法
JP2009147053A (ja) 半導体装置及びその製造方法
JP4825529B2 (ja) 半導体装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2006245459A (ja) 半導体装置の製造方法
JP2007012716A (ja) 半導体装置
US10304767B2 (en) Semiconductor device
JP2010239159A (ja) 半導体装置およびその製造方法
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
JP2013254984A (ja) 半導体装置
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R151 Written notification of patent or utility model registration

Ref document number: 4614818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250