WO2019088174A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
WO2019088174A1
WO2019088174A1 PCT/JP2018/040531 JP2018040531W WO2019088174A1 WO 2019088174 A1 WO2019088174 A1 WO 2019088174A1 JP 2018040531 W JP2018040531 W JP 2018040531W WO 2019088174 A1 WO2019088174 A1 WO 2019088174A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin film
circuit module
substrate
film
resin
Prior art date
Application number
PCT/JP2018/040531
Other languages
English (en)
French (fr)
Inventor
野村　忠志
井上　雅弘
小田　哲也
新開　秀樹
徹 小出澤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2019550457A priority Critical patent/JP7004003B2/ja
Priority to CN201880070817.2A priority patent/CN111295749B/zh
Publication of WO2019088174A1 publication Critical patent/WO2019088174A1/ja
Priority to US16/860,131 priority patent/US11076484B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the present invention relates to a circuit module provided with a resin layer provided on one main surface of a substrate and sealing an electronic component, and a conductive film provided on the outer surface of the resin layer.
  • FIG. 21 and FIG. 22 are cross-sectional views for explaining the manufacturing process of the circuit module 200 described in Patent Document 1. As shown in FIG.
  • FIG. 21 (a) What the board
  • one main surface of the substrate 210 is in contact with the substrate 205.
  • a groove T2 which is wider than the groove T1 described later and which does not cut the aggregated substrate 210 is formed on the other main surface side of the substrate 210 (FIG. 21 (b)).
  • the substrate 210 is peeled off from the substrate 205 (FIG. 21 (c)).
  • the substrate 210 is attached to a base BL to which an adhesive layer is applied (FIG. 21 (d)).
  • the substrate 210 is pasted so that one main surface faces the opposite side to the base BL and the other main surface on which the groove T2 is formed faces the base BL.
  • the electronic component 220 is mounted on one main surface of the substrate 210 (FIG. 21E).
  • a resin layer 240 is formed to seal the electronic component 220 on one main surface of the substrate 210 (FIG. 21F). From the resin layer 240 side, the substrate 210 and the resin layer 240 in the assembled state are cut, and a groove T1 having a depth not cutting the base BL is formed (FIG. 22A).
  • metallizing is performed by depositing metal fine particles, for example, by sputtering on the upper surface of the resin layer 240 and the inner surface of the groove T1.
  • the conductor film 250 is provided on the outer surface of the resin layer 240 and the side surface of the substrate 210.
  • the conductor film 250 is connected to a pattern conductor (not shown) connected to the ground electrode (not shown) on the side surface of the substrate 210 (FIG. 22 (b)).
  • the circuit module 200 in the assembled state is singulated by being peeled off from the base BL, and becomes a circuit module 200 of a finished product.
  • the groove T2 becomes a recess C3 formed around the other main surface of the substrate 210 in the circuit module 200 which has been singulated (FIG. 22 (c)).
  • the circuit module 200 includes a signal electrode (not shown) in addition to the above ground electrode.
  • Patent No. 5951863 gazette
  • the metal fine particles generated by sputtering also enter the inside of the groove T2.
  • the metal fine particles enter the gap generated thereby.
  • the signal electrode of the circuit module 200 and the conductor film 250 connected to the ground electrode may short-circuit, and the electrical characteristics of the circuit module 200 may be defective.
  • an object of the present invention is to provide a circuit module in which the occurrence of a short circuit between a conductor film provided on the outer surface of a resin layer sealing an electronic component and the side surface of a substrate and a signal electrode is suppressed. It is.
  • the structure of the lower surface (the surface on which the external electrode is provided) of the circuit module is improved in order to suppress the occurrence of a short circuit between the conductor film connected to the ground electrode and the signal electrode. Is taken.
  • a first aspect of a circuit module according to the present invention is provided on a substrate provided with a plurality of internal conductors, a first electronic component disposed on one main surface of the substrate, and the one main surface, A first resin layer for sealing a first electronic component, a plurality of external electrodes provided on the other main surface of the substrate and including a ground electrode, and at least the outer surface of the first resin layer and the substrate And a conductive film connected to the ground electrode via at least one of the plurality of internal conductors.
  • the resin film is a first resin film provided on the other main surface, and an annular second film provided on the other main surface outside the first resin film in the planar direction of the substrate.
  • a resin film of The plurality of external electrodes are arranged to be exposed from the first resin film.
  • the second resin film is disposed at an interval from the first resin film.
  • a substrate provided with a plurality of internal conductors, a first electronic component disposed on one principal surface of the substrate, and the other principal surface of the substrate A second electronic component, a plurality of via conductors connected to the other main surface of the substrate, a first resin layer provided on the one main surface and sealing the first electronic component; A second resin layer provided on the other main surface and sealing the second electronic component and the plurality of via conductors, and a plurality of external electrodes provided on the second resin layer and including a ground electrode And at least one of the plurality of internal conductors and the plurality of via conductors provided on at least the outer surface of the first resin layer, the side surface of the substrate, and the side surface of the second resin layer.
  • the resin film is a first resin film provided on the second resin layer, and a ring-shaped resin film provided on the second resin layer outside the first resin film in the planar direction of the substrate. And a second resin film.
  • the plurality of external electrodes are arranged to be exposed from the first resin film.
  • the second resin film is disposed at an interval from the first resin film.
  • a third aspect of the circuit module according to the present invention is a substrate provided with a plurality of internal conductors, a first electronic component disposed on one main surface of the substrate, and the other main surface of the substrate.
  • a second electronic component a plurality of via conductors connected to the other main surface of the substrate, a first resin layer provided on the one main surface and sealing the first electronic component;
  • a second resin layer provided on the other main surface and sealing the second electronic component and the plurality of via conductors, and a plurality of external electrodes provided on the second resin layer and including a ground electrode
  • at least one of the plurality of internal conductors and the plurality of via conductors provided on at least the outer surface of the first resin layer, the side surface of the substrate, and the side surface of the second resin layer.
  • a conductive film connected to the ground electrode via at least one of The plurality of external electrodes are arranged to be exposed from the second resin layer.
  • a first convex portion and a second convex portion provided at an interval from the first convex portion outside the planar direction of the substrate are formed on the surface of the second resin layer.
  • the occurrence of a short circuit between the conductor film provided on the outer surface of the resin layer sealing the electronic component and the side surface of the substrate and the signal electrode is suppressed.
  • FIG. 2 is a cross-sectional view of the circuit module 100 taken along a plane including the X1-X1 line shown in FIG. It is an expanded sectional view of the circuit module 100 shown by FIG.
  • FIG. 14 is an enlarged cross-sectional view for illustrating a step of applying the conductive film 50 to the semifinished product in the manufacturing process of the circuit module 100.
  • an enlarged cross section for explaining the process of applying the conductive film 50 to the semifinished product in a state where the substrate 10 is inclined to the base BL FIG.
  • FIG. 10 is an enlarged cross-sectional view for explaining first to third modified examples of the circuit module 100. It is an expanded sectional view for explaining the 4th modification of circuit module 100. As shown in FIG. It is a top view (bottom view) for demonstrating the 5th and 6th modification of the circuit module 100.
  • FIG. 21 is an enlarged cross-sectional view for illustrating seventh to ninth modified examples of the circuit module 100.
  • FIG. 33 is a plan view (bottom view) for illustrating a tenth modification of the circuit module 100.
  • FIG. 14 is an enlarged cross-sectional view of the circuit module 100A shown in FIG. It is an expanded sectional view for explaining the 1st and 2nd modification of circuit module 100A. It is a top view (bottom view) of circuit module 100B which is a 3rd embodiment of a circuit module concerning this invention. It is sectional drawing corresponded in FIG.
  • FIG. 18 is an enlarged cross-sectional view of a cross-sectional view of the circuit module 100 ⁇ / b> B shown in FIG. 17. It is an expanded sectional view for explaining a modification of circuit module 100B.
  • FIG. 17 is a cross-sectional view for illustrating a part of the manufacturing process of the circuit module 200 of the background art.
  • FIG. 21 is a cross-sectional view for explaining the manufacturing process of the circuit module 200 of the background art, following FIG. 21.
  • the features of the present invention will be described in more detail by showing the embodiments of the present invention below.
  • the present invention is applied to, for example, a circuit module used in an electronic device that requires high reliability, such as in-vehicle use, but is not limited thereto.
  • circuit module 100 which is the first embodiment of the circuit module according to the present invention and the features thereof will be described with reference to FIG. 1 to FIG.
  • FIG. 1 is a plan view (bottom view) of the circuit module 100.
  • FIG. 2 is a cross-sectional view in the case of cutting the circuit module 100 along a plane including the X1-X1 line shown in FIG.
  • FIG. 3 is an enlarged cross-sectional view of the main part of the cross-sectional view of the circuit module 100 shown in FIG.
  • FIG. 1 is not a cross-sectional view, in order to facilitate understanding of the constituent members, a part of the constituent members are shown by being painted over.
  • the circuit module 100 includes a substrate 10, first electronic components 20 and 30, a first resin layer 40, a plurality of external electrodes B1, a conductor film 50, and a resin film 60.
  • the substrate 10 has one main surface S1, the other main surface S2, and a side surface S3 connecting the one main surface S1 and the other main surface S2 (see FIG. 3).
  • the substrate 10 includes an insulator layer 1 and a plurality of internal conductors 2 formed therein.
  • the inner conductor 2 includes a pattern conductor 2a and a via conductor 2b.
  • a material selected from a low-temperature fired ceramic material and a composite material of glass fiber and an epoxy resin is used for the insulator layer 1.
  • a metal material such as Cu is used for the inner conductor 2.
  • lands 3 and 4 are provided on the one main surface S1 of the substrate 10.
  • lands 5 are provided on the other main surface S2.
  • the first electronic components 20, 30 are various electronic components such as, for example, integrated circuits, multilayer capacitors, and multilayer inductors.
  • the first electronic component 20 is connected to the land 3 by a connecting member B2 such as Pb-free solder, for example.
  • the first electronic component 30 is connected to the land 4 by the same connection member B3. That is, the first electronic components 20 and 30 are connected to the one main surface S1 side of the substrate 10.
  • the first resin layer 40 is provided on the one main surface S1 and seals the first electronic components 20 and 30.
  • a resin material in which a glass material, silica or the like is dispersed as a filler is used for the first resin layer 40.
  • the filler may not be included.
  • the plurality of external electrodes B1 include a signal electrode and a ground electrode.
  • a solder bump containing Pb-free solder is used for the plurality of external electrodes B1.
  • the plurality of external electrodes B ⁇ b> 1 are provided on the lands 5. However, it may be provided directly on the via conductor 2b exposed to the other main surface S2. That is, the plurality of external electrodes B1 are provided on the other main surface S2 side.
  • the conductor film 50 is provided on the outer surface of the first resin layer 40, on the side surface S3, and on the vicinity of the outer periphery of the other main surface S2, and is grounded via at least one of the plurality of internal conductors 2. It is connected with the electrode.
  • a metal material such as Cu is used for the conductive film 50.
  • the conductor film 50 may be formed by laminating a plurality of different types of metal films. The method of forming the conductor film 50 will be described later.
  • the resin film 60 includes a first resin film 60a and an annular second resin film 60b provided on the other main surface S2 of the substrate 10, respectively.
  • the first resin film 60a has a surface S4 in contact with the other main surface S2 and a surface S5 opposed to the surface S4.
  • the annular second resin film 60b has a surface S6 in contact with the other main surface S2 and a surface S7 opposed to the surface S6 (see FIG. 3).
  • a resin material such as an epoxy resin is used for the resin film 60.
  • the plurality of external electrodes B1 are provided inside the outer periphery of the surface S5 of the first resin film 60a in a plan view (a plan view from the lower surface side of the circuit module 100) in the normal direction of the other main surface S2 of the substrate 10. And exposed from the surface S5 (see FIG. 1). Further, the annular second resin film 60 b is disposed on the inner side of the outer periphery of the other main surface S 2 of the substrate 10 so as to be separated from the side surface S 3.
  • the first resin film 60a and the annular second resin film 60b are between the outer periphery of the surface S5 of the first resin film 60a and the inner periphery of the surface S7 of the second resin film 60b.
  • the first gap C1 is arranged to be present (see FIG. 3).
  • FIG. 4 is an enlarged cross-sectional view for explaining the step of applying the conductive film 50 to the semifinished product in the process of manufacturing the circuit module 100.
  • the description of the other steps such as the step of connecting the first electronic components 20 and 30 to the substrate 10 and the step of applying the resin film 60 (the first resin film 60a and the second resin film 60b) will be omitted.
  • the conductive film 50 is applied on the outer surface of the semi-finished first resin layer 40 and on the side surface S3 of the substrate 10 in a state where the substrate 10 is not inclined to the base BL. Show the steps taken.
  • the semi-finished product of the circuit module 100 to which the conductive film 50 is not applied is attached to the base BL to which the adhesive layer AL is applied.
  • the external electrode B1 is embedded in the adhesive layer AL, and the surface S5 of the first resin film 60a and the surface S7 of the second resin film 60b abut on the adhesive layer AL (see FIG. 3).
  • annular space V is formed in which the other major surface S2 (see FIG. 3) of the substrate 10, the outer peripheral surface of the annular second resin film 60b, and the outer surface of the adhesive layer AL are inner wall surfaces. Also, as described above, the first gap C1 exists between the outer periphery of the surface S5 of the first resin film 60a and the inner periphery of the surface S7 of the second resin film 60b.
  • metallizing is performed on the outer surface of the first resin layer 40 and the side surface S3 by, for example, depositing metal fine particles by sputtering.
  • the conductor film 50 is provided on the outer surface of the first resin layer 40 and the side surface S3.
  • the conductor film 50 is formed so as to wrap around also on the vicinity of the connection portion of the other main surface S2 with the side surface S3.
  • the metal fine particles generated by sputtering also adhere on the outer surface of the adhesive layer AL, and become excessive conductor film 50s.
  • the excess conductive film 50s also enters the annular space V. However, since the surface S7 of the annular second resin film 60b is in contact with the adhesive layer AL, the excess conductive film 50s passes from the annular space V to the second resin film 60b to form the first gap. There is no intrusion into C1.
  • FIG. 4B shows a step of peeling the circuit module 100 from the base BL to which the adhesive layer AL is applied after the formation of the conductor film 50.
  • the circuit module 100 is generally manufactured in an assembled state attached to the base BL. Then, the circuit module 100 in the assembled state is singulated by being peeled off from the base BL, and becomes, for example, the finished circuit module 100 shown in FIG. 2.
  • the conductor film 50 is formed on the outer surface of the semi-finished first resin layer 40 and on the side surface S3 of the substrate 10 in a state where the substrate 10 is inclined with respect to the base BL. Shows the steps to be applied.
  • the components are the same as in FIG. 4 with the same reference numerals.
  • FIG. 5A is a process of manufacturing a circuit module in which one resin film 60 ′ not provided with the first gap C1 is provided on the other main surface S2 of the substrate 10, the conductor film being a semifinished product It shows the process to which 50 is applied.
  • the metal fine particles generated by sputtering pass through the above-described annular space V and gap and reach the external electrode B1.
  • the external electrode B1 is connected to the conductor film 50 by a part of the excess conductor film 50s.
  • FIG. 5B shows a step of peeling the circuit module from the base BL to which the adhesive layer AL is applied after the formation of the conductor film 50.
  • this peeling step as shown in FIG. 5B, a part of the excess conductive film 50s may adhere to the resin film 60 'side, and the external electrode B1 and the conductive film 50 may remain connected. There is.
  • the external electrode B1 connected to the conductive film 50 by a part of the excess conductive film 50s is a ground electrode, there is no problem with the electrical characteristics.
  • the signal electrode since the conductor film 50 and the signal electrode are short-circuited, there is a possibility that the electrical characteristics of the circuit module may be deteriorated.
  • FIG. 6A shows a process of applying the conductive film 50 to a semifinished product in the process of manufacturing the circuit module 100 in which the first gap C1 is provided on the other main surface S2 of the substrate 10. .
  • the metal fine particles generated by sputtering pass through the annular space V and the gap to reach the external electrode B1, as in the case where the first gap C1 shown in FIG. 5A is not present.
  • the external electrode B1 is connected to the conductor film 50 by a part of the excess conductor film 50s.
  • the excess conductive film 50s is not in contact with the resin film 60 in the first gap C1. That is, the excess conductive film 50s is applied to the inner wall of the first gap C1 (the surface connecting the surface S4 and the surface S5, the other main surface S2, and the surface connecting the surface S6 and the surface S7). Not (see Figure 3).
  • FIG. 6B shows a step of peeling the circuit module 100 from the base BL to which the adhesive layer AL is applied after the formation of the conductor film 50.
  • this peeling step as shown in FIG. 6B, a part of the excess conductive film 50s adheres to the adhesive layer AL side. Further, as described above, the excess conductive film 50s is not applied to the inner wall of the first gap C1. Accordingly, the connection by the extra conductor film 50s between the external electrode B1 and the conductor film 50 after the circuit module 100 is peeled off from the base BL is avoided.
  • circuit module 100 a short circuit between the signal electrode and the conductor film 50 provided on the outer surface of the first resin layer 40, on the side surface S3 of the substrate 10, and on the outer periphery of the other main surface S2. Occurrence is suppressed.
  • FIG. 7A is an enlarged cross-sectional view corresponding to FIG. 3 for describing the first modified example of the circuit module 100.
  • the inner periphery of the surface S7 of the second resin film 60b is inside the inner periphery of the surface S6. That is, the annular surface connecting the inner periphery of the surface S7 and the inner periphery of the surface S6 has a tapered shape in which the inner periphery decreases as the distance from the other main surface S2 of the substrate increases.
  • FIG. 7B is an enlarged cross-sectional view corresponding to FIG. 3 for describing the second modification of the circuit module 100.
  • the height of the surface S7 of the second resin film 60b from the other main surface S2 of the substrate 10 is higher than the surface S5 of the first resin film 60a. It's getting lower.
  • FIG. 7C is an enlarged cross-sectional view corresponding to FIG. 3 for explaining the third modification of the circuit module 100.
  • the height of the surface S7 of the second resin film 60b from the other main surface S2 of the substrate 10 is higher than the surface S5 of the first resin film 60a. It's getting higher. That is, the surface S7 of the second resin film 60b does not have to be flush with the surface S5 of the first resin film 60a.
  • FIG. 8 is an enlarged cross-sectional view corresponding to FIG. 3 for describing a fourth modification of the circuit module 100.
  • the annular second resin film 60 b is disposed in contact with the inner periphery of the other main surface S ⁇ b> 2 of the substrate 10. That is, the second resin film 60b does not have to be arranged inside the inner periphery of the other main surface S2 of the substrate 10 so as to be separated from the side surface S3.
  • the height of the surface S7 of the second resin film 60b from the other main surface S2 of the substrate 10 is lower than the surface S5 of the first resin film 60a. It has become.
  • adhesion of the excess conductor film 50s to the circuit module 100 (so-called generation of burrs) Is reduced.
  • FIG. 9A is a plan view (bottom view) corresponding to FIG. 1 for describing a fifth modification of the circuit module 100.
  • the resin film 60 in addition to the first resin film 60a and the annular second resin film 60b, the resin film 60 further includes a band-shaped third resin film 60c. It contains. The first resin film 60a and the annular second resin film 60b are partially connected by a band-shaped third resin film 60c.
  • the thickness of the third resin film 60c is the same as that of the first resin film 60a and the second resin film 60b. However, the third resin film 60 c is not disposed between the external electrode B 1 and the conductor film 50.
  • the first resin film 60a having a large contact area with the other main surface S2 of the substrate 10 and the annular second resin film 60b having a small contact area with the other main surface S2 are strip-shaped third ones. It is connected by the resin film 60c. Therefore, peeling of the second resin film 60b from the other main surface S2 is suppressed. As a result, wraparound of metal particles during sputtering is effectively prevented.
  • FIG. 9B is a plan view (bottom view) corresponding to FIG. 1 for explaining the sixth modification of the circuit module 100.
  • the first resin film 60a and the second resin film 60b are partially connected by the strip-shaped third resin film 60c.
  • the thickness of the third resin film 60c is the same as that of the first resin film 60a and the second resin film 60b.
  • the external electrode B1 disposed in the vicinity of the corner of the rectangular first resin film 60a is a ground electrode. If it is a ground electrode, there is no problem even if it contacts the conductor film 50. Therefore, in the sixth modification, a third resin film 60c having a wider width than that of the fifth modification is disposed between the external electrode B1 and the conductor film 50.
  • FIG. 10A is an enlarged cross-sectional view corresponding to FIG. 3 for describing the seventh modification of the circuit module 100.
  • the resin film 60 in addition to the first resin film 60a and the annular second resin film 60b, the resin film 60 further includes an annular third resin film 60c. It contains. The first resin film 60a and the annular second resin film 60b are connected by an annular third resin film 60c.
  • the first resin film 60 a, the annular second resin film 60 b and the annular third resin film 60 c are provided on the same surface, that is, on the other main surface S 2 of the substrate 10.
  • the thickness of the third resin film 60c is thinner than the thickness of the first resin film 60a and the thickness of the second resin film 60b. Therefore, as described in the first embodiment, the first gap C1 is present between the outer periphery of the surface S5 and the inner periphery of the surface S7.
  • annular resin film is provided also between the annular second resin film 60b and the inner periphery of the other main surface S2 of the substrate 10.
  • this resin film is essential. It is not
  • FIG. 10B is an enlarged cross-sectional view corresponding to FIG. 3 for describing the eighth modification of the circuit module 100.
  • the second surface S2 of the substrate 10 has an annular recess D1.
  • the annular third resin film 60c shown in the seventh modified example has entered the annular recess D1.
  • the first gap C1 is present between the outer periphery of the surface S5 and the inner periphery of the surface S7.
  • the thickness of the third resin film 60c may be such a thickness that the first gap C1 can be formed in a state in which the third resin film 60c has entered the recess D1. That is, the thickness of the third resin film 60c does not have to be thinner than the thickness of the first resin film 60a and the thickness of the second resin film 60b.
  • annular recess is also provided between the annular second resin film 60b and the inner periphery of the second surface S2 of the substrate 10, and the annular resin is formed in the recess. There is a membrane in it.
  • the annular second resin film 60b is in contact with the inner periphery of the other main surface S2 of the substrate 10. It may be arranged as follows. That is, the above configuration is not essential.
  • a first resin film 60a having a large contact area with the other main surface S2 of the substrate 10 and an annular second resin film 60b having a small contact area with the other main surface S2 Are connected by an annular third resin film 60c. Therefore, the peeling of the second resin film 60b from the other main surface S2 is further suppressed as compared to the case where the third resin film 60c has a strip shape. As a result, wraparound of metal fine particles at the time of sputtering can be prevented more effectively than in the case where the third resin film 60c has a strip shape.
  • FIG. 11 is a plan view (bottom view) corresponding to FIG. 1 for explaining the tenth modification of the circuit module 100.
  • FIG. 12 is an enlarged cross-sectional view corresponding to FIG. 3 of the tenth modification.
  • an annular gap G1 is provided around the outer electrode B1.
  • the excess conductive film 50s described above is not applied to the inner wall of the gap G1. That is, the first and second gaps C1 and G1 prevent double penetration of the metal fine particles during sputtering. As a result, the occurrence of a short circuit between the conductor film 50 and the signal electrode is further suppressed.
  • circuit module 100A which is the second embodiment of the circuit module according to the present invention and the features thereof will be described with reference to FIGS.
  • the description of the components common to the circuit module 100 may be omitted or simplified.
  • FIG. 13 is a plan view (bottom view) of the circuit module 100A.
  • FIG. 14 is a cross-sectional view in the case where the circuit module 100A is cut along a plane including the X2-X2 line shown in FIG.
  • FIG. 15 is an enlarged cross-sectional view of the main part of the cross-sectional view of the circuit module 100A shown in FIG.
  • FIG. 13 is not a cross-sectional view, in order to facilitate understanding of the constituent members, some constituent members are shown as being painted over.
  • the circuit module 100A includes a second electronic component 70, a plurality of via conductors 80, and a second resin layer 90 in addition to the configuration of the circuit module 100.
  • the second electronic component 70 is various electronic components similar to the first electronic components 20 and 30.
  • the second electronic component 70 is connected to the land 5 by a connecting member B4 such as Pb-free solder, for example.
  • the end surfaces of the plurality of via conductors 80 on the surface S6 side are connected to the lands 6.
  • the via conductor 80 may be formed directly on the land 6 or may be formed in advance and connected to the land 6 by a connecting member. That is, the second electronic component 70 and the plurality of via conductors 80 are connected to the other main surface S2 side of the substrate 10.
  • the second resin layer 90 is provided on the other main surface S2 and seals the second electronic component 70 and the plurality of via conductors 80.
  • the second resin layer 90 has a surface S8 in contact with the other main surface S2, a surface S9 opposed to the surface S8, and a surface S10 connecting the surface S8 and the surface S9.
  • a resin material in which a glass material, silica or the like is dispersed as a filler is used.
  • the filler may not be included.
  • different types of resin materials may be used for the first resin layer 40 and the second resin layer 90.
  • the plurality of external electrodes B1 include a signal electrode and a ground electrode. Similar to the circuit module 100, solder bumps containing, for example, Pb-free solder are used for the plurality of external electrodes B1. However, in the circuit module 100A, the external electrodes B1 are respectively provided on the end surfaces of the plurality of via conductors 80 on the surface S9 side. The external electrode B1 may be provided on the end face of the via conductor 80 on the side of the surface S9 via an intermediate film formed by plating or the like.
  • the conductor film 50 is provided on the outer surface of the first resin layer 40, the side surface S3, the surface S10, and the vicinity of the outer periphery of the surface S9.
  • the conductor film 50 is connected to the ground electrode via at least one of the plurality of inner conductors in the substrate 10 and at least one of the plurality of via conductors 80.
  • a metal material such as Cu is used for the conductive film 50.
  • the resin film 60 includes a first resin film 60a and an annular second resin film 60b provided on the surface S9 of the second resin layer 90, respectively.
  • the first resin film 60a has a surface S4 in contact with the surface S9 and a surface S5 opposed to the surface S4.
  • the annular second resin film 60b has a surface S6 in contact with the surface S9 and a surface S7 opposed to the surface S6.
  • a resin material such as an epoxy resin is used (see FIG. 15).
  • the plurality of external electrodes B1 are formed on the outer periphery of the surface S5 of the first resin film 60a in a plan view (a plan view from the lower surface side of the circuit module 100A) in the normal direction of the surface S9 of the second resin layer 90. It is arranged inside and exposed from the surface S5 (see FIG. 13). Further, the annular second resin film 60 b is disposed inside the outer periphery of the surface S 9 of the second resin layer 90 so as to be separated from the surface S 10.
  • the first resin film 60a and the second resin film 60b are formed between the outer periphery of the surface S5 of the first resin film 60a and the inner periphery of the surface S7 of the second resin film 60b. Are arranged such that there is a gap C1 (see FIG. 15).
  • the second resin layer 90 may be inclined with respect to the base BL in the manufacturing process. Even in such a case, the above-mentioned excess conductor film is formed on the inner wall of the first gap C1 (the surface connecting the surface S4 and the surface S5, the surface S9, and the surface connecting the surface S6 and the surface S7). 50s not granted. Therefore, the connection by extra conductor film 50s between external electrode B1 and conductor film 50 after circuit module 100A is peeled from base BL is avoided.
  • FIG. 16A is an enlarged cross-sectional view corresponding to FIG. 3 for describing the first modification of the circuit module 100A.
  • the first modification corresponds to the eighth modification of the circuit module 100.
  • the resin film 60 in addition to the first resin film 60a and the annular second resin film 60b, the resin film 60 further includes an annular third resin film 60c. It contains.
  • the first resin film 60a and the annular second resin film 60b are connected by an annular third resin film 60c. Also, the annular third resin film 60c is in the annular recess D1. Also in this case, the first gap C1 is present between the outer periphery of the surface S5 and the inner periphery of the surface S7.
  • the thickness of the third resin film 60c may be such a thickness that the first gap C1 can be formed in a state in which the third resin film 60c has entered the recess D1. That is, the thickness of the third resin film 60c does not have to be thinner than the thickness of the first resin film 60a and the thickness of the second resin film 60b.
  • annular recess is also provided between the annular second resin film 60b and the inner periphery of the surface S10 of the second resin layer 90, and the recess is annular.
  • the resin film has entered.
  • the annular second resin film 60b is the inner periphery of the surface S10 of the second resin layer 90. It may be arranged to be in contact with That is, the above configuration is not essential.
  • the second modified example corresponds to the ninth modified example of the circuit module 100.
  • the surface S7 of the second resin film 60b is higher than the surface S5 of the second resin layer 90 than the surface S5 of the first resin film 60a. Is getting lower. In this case, when the circuit module 100A is peeled off from the base BL provided with the adhesive layer AL after the formation of the conductor film 50, adhesion of the excess conductor film 50s to the circuit module 100A is suppressed.
  • circuit module 100B which is a third embodiment of the circuit module according to the present invention and the features thereof will be described with reference to FIGS.
  • descriptions of components common to the circuit module 100A may be omitted or simplified.
  • FIG. 17 is a plan view (bottom view) of the circuit module 100B.
  • FIG. 18 is a cross-sectional view in the case where the circuit module 100B is cut along a plane including the X3-X3 line shown in FIG.
  • FIG. 19 is an enlarged cross-sectional view of a main part of the cross-sectional view of the circuit module 100B shown in FIG.
  • FIG. 17 is not a cross-sectional view, in order to facilitate understanding of the constituent members, part of the constituent members are shown by being painted over.
  • the circuit module 100B includes the second electronic component 70, the plurality of via conductors 80, and the second resin layer 90.
  • the second electronic component 70, the plurality of via conductors 80, and the second resin layer 90 are similar to the circuit module 100A, including the connection relationship and the sealing relationship, and therefore the description thereof will be omitted.
  • the conductor film 50 is provided on the outer surface of the first resin layer 40, on the side surface S3, on the surface S10, and in the vicinity of the outer periphery of the surface S9, as in the circuit module 100A.
  • the circuit module 100B does not include the resin film 60 (the first resin film 60a and the second resin film 60b).
  • the second resin layer 90 is provided with the convex portion 91 on the surface S9 which is a virtual surface.
  • the convex portion 91 is a part of the second resin layer 90.
  • the convex portion 91 includes a first convex portion 91 a and an annular second convex portion 91 b.
  • the first convex portion 91a has a surface S11 opposed to the surface S9.
  • the second convex portion 91 b has a surface S12 opposite to the surface S9.
  • the second resin layer 90 of the circuit module 100B can be regarded as one in which the resin film 60 and the second resin layer 90 in the circuit module 100A are integrally formed of the same material.
  • the plurality of external electrodes B1 are formed on the outer periphery of the surface S11 of the first convex portion 91a in a plan view (a plan view from the lower surface side of the circuit module 100B) in the normal direction of the surface S9 of the second resin layer 90. It is arranged inside and exposed from the surface S11 (see FIG. 17). Further, the annular second convex portion 91 b is disposed on the inner side of the outer periphery of the surface S9 of the second resin layer 90 so as to be separated from the surface S10.
  • the first convex portion 91a and the second convex portion 91b form a second portion between the outer periphery of the surface S11 of the first convex portion 91a and the inner periphery of the surface S12 of the second convex portion 91b.
  • the second resin layer 90 may be inclined with respect to the base BL in the manufacturing process. Even in such a case, the above-mentioned excess conductor film is formed on the inner wall of the second gap C2 (the surface connecting the surface S9 and the surface S11, the surface S9, and the surface connecting the surface S9 and the surface S12). 50s not granted. Therefore, the connection by extra conductor film 50s between external electrode B1 and conductor film 50 after circuit module 100B is peeled from base BL is avoided.
  • FIG. 20 is an enlarged cross-sectional view corresponding to FIG. 3 for describing a modification of the circuit module 100B.
  • This modification corresponds to a modification of the fourth modification of the circuit module 100.
  • the annular second convex portion 91 b may be disposed in contact with the inner periphery of the surface S ⁇ b> 10 of the second resin layer 90.
  • the height of the surface S12 of the second convex portion 91b from the surface S9 of the second resin layer 90 is lower than the surface S11 of the first convex portion 91a.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

回路モジュール（１００）は、複数の内部導体（２）を備えた基板（１０）と、基板（１０）の一方主面（Ｓ１）に配置された第１の電子部品と、一方主面（Ｓ１）上に設けられ、前記第１の電子部品を封止する第１の樹脂層（４０）と、基板（１０）の他方主面（Ｓ２）に設けられ、接地電極を含む複数の外部電極（Ｂ１）と、少なくとも第１の樹脂層（４０）の外表面上と基板（１０）の側面（Ｓ３）とに設けられ、複数の内部導体（２）のうちの少なくとも１つを介して前記接地電極と接続された導体膜（５０）と、樹脂膜（６０）とを備え、樹脂膜（６０）は、他方主面（Ｓ２）上に設けられた第１の樹脂膜（６０ａ）と、基板（１０）の平面方向において第１の樹脂膜（６０ａ）よりも外側で他方主面（Ｓ２）上に設けられた環状の第２の樹脂膜（６０ｂ）とを含み、複数の外部電極（Ｂ１）は、第１の樹脂膜（６０ａ）から露出するように配置され、第２の樹脂膜（６０ｂ）は、第１の樹脂膜（６０ａ）から間隔を空けて配置されている。

Description

回路モジュール
　この発明は、基板の一方主面上に設けられ、電子部品を封止している樹脂層と、樹脂層の外表面上に設けられた導体膜とを備えた回路モジュールに関する。
　基板の一方主面上に設けられ、電子部品を封止している樹脂層と、樹脂層の外表面上に設けられた導体膜とを備えた回路モジュールの一例として、特許第５９５１８６３号公報（特許文献１）に記載された回路モジュールが挙げられる。図２１および図２２は、特許文献１に記載の回路モジュール２００の製造工程を説明するための断面図である。
　集合状態の基材２０５に基板２１０が貼られたものが用意される（図２１（ａ））。この段階では、基板２１０の一方主面が基材２０５に接している。後述の溝Ｔ１より幅広で、集合状態の基板２１０を切断しない深さの溝Ｔ２が基板２１０の他方主面側に形成される（図２１（ｂ））。基板２１０を基材２０５から剥がして取り外す（図２１（ｃ））。基板２１０は粘着層が付与されている基台ＢＬに貼り付けられる（図２１（ｄ））。このとき、基板２１０は、一方主面が基台ＢＬと反対側を向いており、溝Ｔ２が形成された他方主面が基台ＢＬの側を向くように貼り付けられる。基板２１０の一方主面に電子部品２２０が実装される（図２１（ｅ））。基板２１０の一方主面の電子部品２２０を封止するように樹脂層２４０が形成される（図２１（ｆ））。樹脂層２４０側から、集合状態の基板２１０および樹脂層２４０を切断し、かつ基台ＢＬを切断しない深さの溝Ｔ１が形成される（図２２（ａ））。
　次に、樹脂層２４０の上面と溝Ｔ１の内面とに、例えばスパッタリングで金属微粒子を付着させることによるメタライジングが行なわれる。これにより、樹脂層２４０の外表面上と基板２１０の側面上とに、導体膜２５０が設けられる。導体膜２５０は、基板２１０の側面において、不図示の接地電極と接続された不図示のパターン導体と接続されている（図２２（ｂ））。
　そして、集合状態の回路モジュール２００は、基台ＢＬから剥がされることにより個片化され、完成品の回路モジュール２００となる。その際、溝Ｔ２は、個片化された回路モジュール２００において、基板２１０の他方主面の周囲に形成された凹部Ｃ３となる（図２２（ｃ））。なお、回路モジュール２００は、上記の接地電極に加え、不図示の信号電極を備えている。
特許第５９５１８６３号公報
　しかしながら、上記のメタライジングの工程において、スパッタリングで発生した金属微粒子は、溝Ｔ２の内部にも入り込む。また、集合状態の基板２１０に反りがあったり、集合状態の基板２１０が基台ＢＬに対して傾いて貼り付けられたりすると、それにより発生する隙間にも金属微粒子が入り込む。その結果、回路モジュール２００の信号電極と、接地電極に接続された導体膜２５０とが短絡し、回路モジュール２００の電気的特性が不良となる虞がある。
　すなわち、この発明の目的は、電子部品を封止している樹脂層の外表面上および基板の側面上に設けられた導体膜と信号電極との短絡の発生が抑制された回路モジュールを提供することである。
　この発明に係る回路モジュールでは、接地電極に接続されている導体膜と信号電極との短絡の発生の抑制のために、回路モジュールの下面（外部電極の設けられている面）の構造についての改良が図られる。
　この発明に係る回路モジュールの第１の態様は、複数の内部導体を備えた基板と、上記基板の一方主面に配置された第１の電子部品と、上記一方主面上に設けられ、上記第１の電子部品を封止する第１の樹脂層と、上記基板の他方主面に設けられ、接地電極を含む複数の外部電極と、少なくとも上記第１の樹脂層の外表面上と上記基板の側面とに設けられ、上記複数の内部導体のうちの少なくとも１つを介して上記接地電極と接続された導体膜と、樹脂膜とを備える。上記樹脂膜は、上記他方主面上に設けられた第１の樹脂膜と、上記基板の平面方向において上記第１の樹脂膜よりも外側で上記他方主面上に設けられた環状の第２の樹脂膜とを含む。上記複数の外部電極は、上記第１の樹脂膜から露出するように配置されている。上記第２の樹脂膜は、上記第１の樹脂膜から間隔を空けて配置されている。
　この発明に係る回路モジュールの第２の態様は、複数の内部導体を備えた基板と、上記基板の一方主面に配置された第１の電子部品と、上記基板の他方主面に配置された第２の電子部品と、上記基板の他方主面に接続された複数のビア導体と、上記一方主面上に設けられ、上記第１の電子部品を封止する第１の樹脂層と、上記他方主面上に設けられ、上記第２の電子部品と上記複数のビア導体とを封止する第２の樹脂層と、上記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、少なくとも上記第１の樹脂層の外表面上と上記基板の側面と上記第２の樹脂層の側面とに設けられ、上記複数の内部導体のうちの少なくとも１つと上記複数のビア導体のうちの少なくとも１つとを介して上記接地電極と接続された導体膜と、樹脂膜とを備える。上記樹脂膜は、上記第２の樹脂層に設けられた第１の樹脂膜と、上記基板の平面方向において上記第１の樹脂膜よりも外側で上記第２の樹脂層に設けられた環状の第２の樹脂膜とを含む。上記複数の外部電極は、上記第１の樹脂膜から露出するように配置されている。上記第２の樹脂膜は、上記第１の樹脂膜から間隔を空けて配置されている。
　この発明に係る回路モジュールの第３の態様は、複数の内部導体を備えた基板と、上記基板の一方主面に配置された第１の電子部品と、上記基板の他方主面に配置された第２の電子部品と、上記基板の他方主面に接続された複数のビア導体と、上記一方主面上に設けられ、上記第１の電子部品を封止する第１の樹脂層と、上記他方主面上に設けられ、上記第２の電子部品と上記複数のビア導体とを封止する第２の樹脂層と、上記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、少なくとも上記第１の樹脂層の外表面上と上記基板の側面と上記第２の樹脂層の側面とに設けられ、上記複数の内部導体のうちの少なくとも１つと上記複数のビア導体のうちの少なくとも１つとを介して上記接地電極と接続された導体膜とを備える。上記複数の外部電極は、上記第２の樹脂層から露出するように配置されている。上記第２の樹脂層の表面には、第１の凸部と、上記基板の平面方向の外側で上記第１の凸部から間隔を空けて設けられた第２の凸部とが形成されている。
　この発明に係る回路モジュールは、電子部品を封止している樹脂層の外表面上および基板の側面上に設けられた導体膜と信号電極との短絡の発生が抑制されている。
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の平面図（下面図）である。 回路モジュール１００を図１に示されたＸ１－Ｘ１線を含む面で切断した場合の矢視断面図である。 図２に示された回路モジュール１００の拡大断面図である。 回路モジュール１００の製造工程において、半製品に導体膜５０が付与される工程を説明するための拡大断面図である。 第１の間隙Ｃ１が設けられていない回路モジュールの製造工程において、基板１０が基台ＢＬに対して傾いている状態で、半製品に導体膜５０が付与される工程を説明するための拡大断面図である。 第１の間隙Ｃ１が設けられている回路モジュール１００の製造工程において、基板１０が基台ＢＬに対して傾いている状態で、半製品に導体膜５０が付与される工程を説明するための拡大断面図である。 回路モジュール１００の第１ないし第３の変形例を説明するための拡大断面図である。 回路モジュール１００の第４の変形例を説明するための拡大断面図である。 回路モジュール１００の第５および第６の変形例を説明するための平面図（下面図）である。 回路モジュール１００の第７ないし第９の変形例を説明するための拡大断面図である。 回路モジュール１００の第１０の変形例を説明するための平面図（下面図）である。 回路モジュール１００の第１０の変形例を説明するための拡大断面図である。 この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの平面図（下面図）である。 この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの、図２に相当する断面図である。 図１３に示された回路モジュール１００Ａの矢視断面図の拡大断面図である。 回路モジュール１００Ａの第１および第２の変形例を説明するための拡大断面図である。 この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの平面図（下面図）である。 この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの、図２に相当する断面図である。 図１７に示された回路モジュール１００Ｂの矢視断面図の拡大断面図である。 回路モジュール１００Ｂの変形例を説明するための拡大断面図である。 背景技術の回路モジュール２００の製造工程の一部を説明するための断面図である。 図２１に引き続き、背景技術の回路モジュール２００の製造工程を説明するための断面図である。
　以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明は、例えば車載用などの高い信頼性が要求される電子機器に用いられる回路モジュールなどに適用されるが、これに限られるものではない。
　（回路モジュールの第１の実施形態）
　この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の構造およびその特徴について、図１ないし図６を用いて説明する。
　なお、各図面は模式図である。また、製造工程上で発生する各構成要素の形状のばらつきなどは、各図面に必ずしも反映されていない。すなわち、以後、この明細書中で説明のために用いられる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。
　図１は、回路モジュール１００の平面図（下面図）である。図２は、回路モジュール１００を図１に示されたＸ１－Ｘ１線を含む面で切断した場合の矢視断面図である。図３は、図２に示された回路モジュール１００の矢視断面図の要部を拡大した断面図である。なお、図１は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
　回路モジュール１００は、基板１０と、第１の電子部品２０、３０と、第１の樹脂層４０と、複数の外部電極Ｂ１と、導体膜５０と、樹脂膜６０とを備えている。基板１０は、一方主面Ｓ１と、他方主面Ｓ２と、一方主面Ｓ１と他方主面Ｓ２とを接続する側面Ｓ３とを有している（図３参照）。
　基板１０は、絶縁体層１と、その内部に形成された複数の内部導体２とを備えている。内部導体２は、パターン導体２ａとビア導体２ｂとを含んでいる。絶縁体層１には、例えば低温焼成セラミック材料およびガラス繊維とエポキシ樹脂との複合材料などから選ばれた材料が用いられる。内部導体２には、例えばＣｕなどの金属材料が用いられる。また、基板１０の一方主面Ｓ１上には、ランド３、４が設けられている。また、他方主面Ｓ２上には、ランド５が設けられている。
　第１の電子部品２０、３０は、例えば集積回路、積層コンデンサおよび積層インダクタなどの、種々の電子部品である。第１の電子部品２０は、例えばＰｂフリーはんだなどの接続部材Ｂ２により、ランド３と接続されている。第１の電子部品３０は、同様の接続部材Ｂ３により、ランド４と接続されている。すなわち、第１の電子部品２０、３０は、基板１０の一方主面Ｓ１側に接続されている。
　第１の樹脂層４０は、一方主面Ｓ１上に設けられ、第１の電子部品２０、３０を封止している。第１の樹脂層４０には、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料が用いられる。ただし、フィラーが含まれないようにしてもよい。
　複数の外部電極Ｂ１は、信号電極と接地電極とを含んでいる。複数の外部電極Ｂ１には、例えばＰｂフリーはんだを含むはんだバンプなどが用いられる。回路モジュール１００では、複数の外部電極Ｂ１は、ランド５上に設けられている。ただし、他方主面Ｓ２に露出しているビア導体２ｂ上に、直に設けられてもよい。すなわち、複数の外部電極Ｂ１は、他方主面Ｓ２側に設けられている。
　導体膜５０は、第１の樹脂層４０の外表面上と、側面Ｓ３上と、他方主面Ｓ２の外周近傍上とに設けられ、複数の内部導体２のうちの少なくとも１つを介して接地電極と接続されている。導体膜５０には、例えばＣｕなどの金属材料が用いられる。なお、導体膜５０は、異なる種類の金属膜が、複数層積層されたものでもよい。この導体膜５０の形成のされ方については、後述する。
　樹脂膜６０は、それぞれ基板１０の他方主面Ｓ２上に設けられた第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとを含んでいる。第１の樹脂膜６０ａは、他方主面Ｓ２と接する面Ｓ４と、面Ｓ４に対向する面Ｓ５とを有している。環状の第２の樹脂膜６０ｂは、他方主面Ｓ２と接する面Ｓ６と、面Ｓ６に対向する面Ｓ７とを有している（図３参照）。樹脂膜６０には、例えばエポキシ樹脂のような樹脂材料が用いられる。
　複数の外部電極Ｂ１は、基板１０の他方主面Ｓ２の法線方向での平面視（回路モジュール１００の下面側からの平面視）において、第１の樹脂膜６０ａの面Ｓ５の外周の内側で、かつ面Ｓ５から露出するように配置されている（図１参照）。また、環状の第２の樹脂膜６０ｂは、基板１０の他方主面Ｓ２の外周の内側に、側面Ｓ３と離されて配置されている。
　そして、第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとは、第１の樹脂膜６０ａの面Ｓ５の外周と、第２の樹脂膜６０ｂの面Ｓ７の内周との間に、第１の間隙Ｃ１が存在するように配置されている（図３参照）。
　ここで、回路モジュール１００の製造工程のうちの導体膜５０の形成について、図４ないし図６を用いて説明する。図４は、回路モジュール１００の製造工程において、半製品に導体膜５０が付与される工程を説明するための拡大断面図である。第１の電子部品２０、３０の基板１０への接続工程および樹脂膜６０（第１の樹脂膜６０ａ、第２の樹脂膜６０ｂ）の付与工程など、その他の工程については、説明を省略する。
　図４（Ａ）は、基板１０が基台ＢＬに対して傾いていない状態で、半製品の第１の樹脂層４０の外表面上と基板１０の側面Ｓ３上とに、導体膜５０が付与される工程を示している。導体膜５０が付与されていない回路モジュール１００の半製品は、粘着層ＡＬが付与されている基台ＢＬに貼り付けられる。外部電極Ｂ１は、粘着層ＡＬにめり込み、さらに第１の樹脂膜６０ａの面Ｓ５と第２の樹脂膜６０ｂの面Ｓ７とが、粘着層ＡＬに当接する（図３参照）。
　その際、基板１０の他方主面Ｓ２（図３参照）と環状の第２の樹脂膜６０ｂの外周面と粘着層ＡＬの外表面とを内壁面とする、環状の空間Ｖが形成される。また、前述したように、第１の樹脂膜６０ａの面Ｓ５の外周と、第２の樹脂膜６０ｂの面Ｓ７の内周との間には、第１の間隙Ｃ１が存在している。
　次に、第１の樹脂層４０の外表面上と側面Ｓ３上とに、例えばスパッタリングで金属微粒子を付着させることによるメタライジングが行なわれる。これにより、第１の樹脂層４０の外表面上と側面Ｓ３上とに、導体膜５０が設けられる。その際、導体膜５０は、他方主面Ｓ２の、側面Ｓ３との接続部近傍上にも回り込むようにして形成される。また、スパッタリングで発生した金属微粒子は、粘着層ＡＬの外表面上にも付着し、余剰の導体膜５０ｓとなる。
　この余剰の導体膜５０ｓは、環状の空間Ｖにも入り込む。ただし、環状の第２の樹脂膜６０ｂの面Ｓ７が粘着層ＡＬに当接しているため、余剰の導体膜５０ｓは、環状の空間Ｖから第２の樹脂膜６０ｂを越えて、第１の間隙Ｃ１まで侵入することはない。
　図４（Ｂ）は、導体膜５０の形成後、回路モジュール１００が粘着層ＡＬが付与された基台ＢＬから剥離される工程を示している。回路モジュール１００は、一般には基台ＢＬに貼り付けられた集合状態で製造される。そして、集合状態の回路モジュール１００は、基台ＢＬから剥がされることにより個片化され、例えば図２に示された完成品の回路モジュール１００となる。
　一方、図５および図６は、基板１０が基台ＢＬに対して傾いている状態で、半製品の第１の樹脂層４０の外表面上と基板１０の側面Ｓ３上とに、導体膜５０が付与される工程を示している。構成要素は、図４で図示されているものと同じ場合、同じ符号が付けられている。回路モジュール１００の半製品が粘着層ＡＬに貼り付けられる際に、基板１０が基台ＢＬに対して傾いていると、樹脂膜と粘着層ＡＬの外表面との間に、隙間ができる虞がある。
　図５（Ａ）は、基板１０の他方主面Ｓ２上に、第１の間隙Ｃ１が設けられていない１つの樹脂膜６０´が付与されている回路モジュールの製造工程において、半製品に導体膜５０が付与される工程を示している。スパッタリングで発生した金属微粒子は、前述の環状の空間Ｖおよび隙間を通り、外部電極Ｂ１にまで到達する。その結果、外部電極Ｂ１が、余剰の導体膜５０ｓの一部により、導体膜５０と接続されることになる。
　図５（Ｂ）は、導体膜５０の形成後、回路モジュールが粘着層ＡＬが付与された基台ＢＬから剥離される工程を示している。この剥離工程において、図５（Ｂ）に示されるように、余剰の導体膜５０ｓの一部が樹脂膜６０´側に付着し、外部電極Ｂ１と導体膜５０とが接続されたままとなる虞がある。
　余剰の導体膜５０ｓの一部により導体膜５０と接続された外部電極Ｂ１が接地電極である場合は、電気的特性に対する問題とはならない。一方、信号電極である場合、導体膜５０と信号電極とが短絡することになるため、回路モジュールの電気的特性が不良となる虞がある。
　図６（Ａ）は、基板１０の他方主面Ｓ２上に、第１の間隙Ｃ１が設けられている回路モジュール１００の製造工程において、半製品に導体膜５０が付与される工程を示している。スパッタリングで発生した金属微粒子は、図５（Ａ）に示された第１の間隙Ｃ１がない場合と同様に、環状の空間Ｖおよび隙間を通り、外部電極Ｂ１にまで到達する。そして、この時点では、外部電極Ｂ１が、余剰の導体膜５０ｓの一部により、導体膜５０と接続されている。
　ただし、余剰の導体膜５０ｓは、第１の間隙Ｃ１において樹脂膜６０と接していない。すなわち、第１の間隙Ｃ１の内壁（面Ｓ４と面Ｓ５とを接続する面、他方主面Ｓ２、および面Ｓ６と面Ｓ７とを接続する面）には、余剰の導体膜５０ｓが付与されていない（図３参照）。
　図６（Ｂ）は、導体膜５０の形成後、回路モジュール１００が粘着層ＡＬが付与された基台ＢＬから剥離される工程を示している。この剥離工程において、図６（Ｂ）に示されるように、余剰の導体膜５０ｓの一部は、粘着層ＡＬ側に付着する。また、上述したように、第１の間隙Ｃ１の内壁には余剰の導体膜５０ｓが付与されていない。したがって、回路モジュール１００が基台ＢＬから剥離された後の、外部電極Ｂ１と導体膜５０との余剰の導体膜５０ｓによる接続が回避されている。
　すなわち、回路モジュール１００では、第１の樹脂層４０の外表面上と基板１０の側面Ｓ３上と、他方主面Ｓ２の外周近傍上とに設けられた導体膜５０と、信号電極との短絡の発生が抑制されている。
　≪回路モジュールの第１の実施形態の変形例≫
　この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の種々の変形例について、図７ないし図１２を用いて説明する。なお、各変形例の構成要素において、回路モジュール１００と共通するものの説明については、省略または簡略化されることがある。
　＜第１ないし第３の変形例＞
　回路モジュール１００の第１ないし第３の変形例について、図７を用いて説明する。図７（Ａ）は、回路モジュール１００の第１の変形例を説明するための、図３に相当する拡大断面図である。図７（Ａ）に示された第１の変形例では、第２の樹脂膜６０ｂの面Ｓ７の内周が面Ｓ６の内周の内側にある。すなわち、面Ｓ７の内周と面Ｓ６の内周を接続する環状の面は、基板の他方主面Ｓ２から離れるにしたがって、内周が小さくなるテーパー形状となっている。
　この場合、第１の間隙Ｃ１の内壁のうち、特に面Ｓ６と面Ｓ７とを接続する面に、スパッタリングで発生した金属微粒子が回り込みにくくなる。したがって、余剰の導体膜５０ｓが面Ｓ６と面Ｓ７とを接続する面に付与されにくくなる。その結果、導体膜５０と信号電極との短絡の発生がさらに抑制されている。
　図７（Ｂ）は、回路モジュール１００の第２の変形例を説明するための、図３に相当する拡大断面図である。図７（Ｂ）に示された第２の変形例では、第２の樹脂膜６０ｂの面Ｓ７は、第１の樹脂膜６０ａの面Ｓ５より、基板１０の他方主面Ｓ２からの高さが低くなっている。
　図７（Ｃ）は、回路モジュール１００の第３の変形例を説明するための、図３に相当する拡大断面図である。図７（Ｃ）に示された第３の変形例では、第２の樹脂膜６０ｂの面Ｓ７は、第１の樹脂膜６０ａの面Ｓ５より、基板１０の他方主面Ｓ２からの高さが高くなっている。すなわち、第２の樹脂膜６０ｂの面Ｓ７は、第１の樹脂膜６０ａの面Ｓ５と面一である必要はない。
　特に、第３の変形例の場合、基板１０が基台ＢＬに対して傾いていたとしても、第２の樹脂膜６０ｂと粘着層ＡＬの外表面との間に、隙間ができにくくなる。また、余剰の導体膜５０ｓが第１の間隙Ｃ１の内壁に付与されにくくなる。その結果、導体膜５０と信号電極との短絡の発生がさらに抑制されている。
　＜第４の変形例＞
　回路モジュール１００の第４の変形例について、図８を用いて説明する。図８は、回路モジュール１００の第４の変形例を説明するための、図３に相当する拡大断面図である。図８に示された第４の変形例では、環状の第２の樹脂膜６０ｂは、基板１０の他方主面Ｓ２の内周と接するように配置されている。すなわち、第２の樹脂膜６０ｂは、基板１０の他方主面Ｓ２の内周の内側に、側面Ｓ３と離されて配置される必要はない。
　なお、図８に示された第４の変形例では、第２の樹脂膜６０ｂの面Ｓ７は、第１の樹脂膜６０ａの面Ｓ５より、基板１０の他方主面Ｓ２からの高さが低くなっている。この場合、導体膜５０の形成後、回路モジュール１００が粘着層ＡＬが付与された基台ＢＬから剥離される際に、余剰の導体膜５０ｓの、回路モジュール１００への付着（いわゆるバリの発生）が抑えられる。
　＜第５および第６の変形例＞
　回路モジュール１００の第５および第６の変形例について、図９を用いて説明する。図９（Ａ）は、回路モジュール１００の第５の変形例を説明するための、図１に相当する平面図（下面図）である。図９（Ａ）に示された第５の変形例では、樹脂膜６０が、第１の樹脂膜６０ａおよび環状の第２の樹脂膜６０ｂに加えて、帯状の第３の樹脂膜６０ｃをさらに含んでいる。そして、第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとは、帯状の第３の樹脂膜６０ｃにより部分的に接続されている。
　第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂと同じである。ただし、第３の樹脂膜６０ｃは、外部電極Ｂ１と導体膜５０との間には配置されていない。
　この場合、基板１０の他方主面Ｓ２との接触面積の大きい第１の樹脂膜６０ａと、他方主面Ｓ２との接触面積の小さい環状の第２の樹脂膜６０ｂとが、帯状の第３の樹脂膜６０ｃにより接続されている。したがって、第２の樹脂膜６０ｂの他方主面Ｓ２からの剥がれが抑制される。その結果、スパッタリング時の金属微粒子の回り込みが、効果的に防止される。
　図９（Ｂ）は、回路モジュール１００の第６の変形例を説明するための、図１に相当する平面図（下面図）である。図９（Ｂ）に示された第６の変形例でも、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとが、帯状の第３の樹脂膜６０ｃにより部分的に接続されている。また、第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂと同じである。
　ただし、第６の変形例では、矩形状の第１の樹脂膜６０ａの角部近傍に配置されている外部電極Ｂ１が接地電極である。接地電極であれば、導体膜５０と接触しても問題はない。そのため、第６の変形例では、第５の変形例の場合に比べて幅の広い第３の樹脂膜６０ｃが、外部電極Ｂ１と導体膜５０との間に配置されている。
　この場合、第２の樹脂膜６０ｂの第２の面Ｓ２からの剥がれがさらに抑制される。その結果、スパッタリング時の金属微粒子の回り込みが、さらに効果的に防止される。
　＜第７ないし第９の変形例＞
　回路モジュール１００の第７ないし第９の変形例について、図１０を用いて説明する。図１０（Ａ）は、回路モジュール１００の第７の変形例を説明するための、図３に相当する拡大断面図である。図１０（Ａ）に示された第７の変形例では、樹脂膜６０が、第１の樹脂膜６０ａおよび環状の第２の樹脂膜６０ｂに加えて、環状の第３の樹脂膜６０ｃをさらに含んでいる。そして、第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとは、環状の第３の樹脂膜６０ｃにより接続されている。
　第１の樹脂膜６０ａ、環状の第２の樹脂膜６０ｂおよび環状の第３の樹脂膜６０ｃは、同一面上、すなわち基板１０の他方主面Ｓ２上に設けられている。また、第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａの厚さおよび第２の樹脂膜６０ｂの厚さより薄くなっている。したがって、第１の実施形態について説明されたように、面Ｓ５の外周と面Ｓ７の内周との間には、第１の間隙Ｃ１が存在している。
　なお、第７の変形例においては、環状の第２の樹脂膜６０ｂと基板１０の他方主面Ｓ２の内周との間にも環状の樹脂膜が設けられているが、この樹脂膜は必須のものではない。
　図１０（Ｂ）は、回路モジュール１００の第８の変形例を説明するための、図３に相当する拡大断面図である。図１０（Ｂ）に示された第８の変形例では、基板１０の第２の面Ｓ２は、環状の凹部Ｄ１を有している。そして、第７の変形例で示された環状の第３の樹脂膜６０ｃは、環状の凹部Ｄ１に入り込んでいる。この場合においても、面Ｓ５の外周と面Ｓ７の内周との間には、第１の間隙Ｃ１が存在している。
　なお、第３の樹脂膜６０ｃの厚さは、第３の樹脂膜６０ｃが凹部Ｄ１に入り込んだ状態で第１の間隙Ｃ１ができる厚さであればよい。すなわち、第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａの厚さおよび第２の樹脂膜６０ｂの厚さより薄くなっている必要はない。
　また、第８の変形例においては、環状の第２の樹脂膜６０ｂと基板１０の第２の面Ｓ２の内周との間にも環状の凹部が設けられており、この凹部に環状の樹脂膜が入り込んでいる。しかしながら、図１０（Ｃ）の拡大断面図で示された回路モジュール１００の第９の変形例のように、環状の第２の樹脂膜６０ｂは、基板１０の他方主面Ｓ２の内周と接するように配置されてもよい。すなわち、上記の構成は必須のものではない。
　第７ないし第９の変形例では、基板１０の他方主面Ｓ２との接触面積の大きい第１の樹脂膜６０ａと、他方主面Ｓ２との接触面積の小さい環状の第２の樹脂膜６０ｂとが、環状の第３の樹脂膜６０ｃにより接続されている。したがって、第２の樹脂膜６０ｂの他方主面Ｓ２からの剥がれが、第３の樹脂膜６０ｃが帯状である場合よりもさらに抑制される。その結果、スパッタリング時の金属微粒子の回り込みが、第３の樹脂膜６０ｃが帯状である場合よりもさらに効果的に防止される。
　＜第１０の変形例＞
　回路モジュール１００の第１０の変形例について、図１１および図１２を用いて説明する。図１１は、回路モジュール１００の第１０の変形例を説明するための、図１に相当する平面図（下面図）である。また、図１２は、第１０の変形例の、図３に相当する拡大断面図である。図１１および図１２に示された第１０の変形例では、回路モジュール１００の構成に加えて、外部電極Ｂ１の周囲に、環状の間隙Ｇ１が設けられている。
　この場合、間隙Ｇ１の内壁には、前述の余剰の導体膜５０ｓが付与されない。すなわち、第１の間隙Ｃ１と間隙Ｇ１とにより、スパッタリング時の金属微粒子の回り込みが二重に防止される。その結果、導体膜５０と信号電極との短絡の発生がさらに抑制されている。
　（回路モジュールの第２の実施形態）
　この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの構造およびその特徴について、図１３ないし図１５を用いて説明する。なお、回路モジュール１００Ａの構成要素において、回路モジュール１００と共通するものの説明については、省略または簡略化されることがある。
　図１３は、回路モジュール１００Ａの平面図（下面図）である。図１４は、回路モジュール１００Ａを図１３に示されたＸ２－Ｘ２線を含む面で切断した場合の矢視断面図である。図１５は、図１４に示された回路モジュール１００Ａの矢視断面図の要部を拡大した断面図である。なお、図１３は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
　回路モジュール１００Ａは、回路モジュール１００の構成に加えて、第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とを備えている。第２の電子部品７０は、第１の電子部品２０、３０と同様の、種々の電子部品である。第２の電子部品７０は、例えばＰｂフリーはんだなどの接続部材Ｂ４により、ランド５と接続されている。
　複数のビア導体８０は、面Ｓ６側の端面がランド６と接続されている。ビア導体８０は、ランド６上に直接形成されてもよく、また予め形成されたものが接続部材によりランド６と接続されてもよい。すなわち、第２の電子部品７０と複数のビア導体８０とは、基板１０の他方主面Ｓ２側に接続されている。
　第２の樹脂層９０は、他方主面Ｓ２上に設けられ、第２の電子部品７０と複数のビア導体８０とを封止している。また、第２の樹脂層９０は、他方主面Ｓ２と接する面Ｓ８と、面Ｓ８に対向する面Ｓ９と、面Ｓ８と面Ｓ９とを接続する面Ｓ１０とを有している。第２の樹脂層９０にも、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料が用いられる。ただし、フィラーが含まれないようにしてもよい。また、第１の樹脂層４０と第２の樹脂層９０とは、異なる種類の樹脂材料が用いられてもよい。
　複数の外部電極Ｂ１は、信号電極と接地電極とを含んでいる。複数の外部電極Ｂ１には、回路モジュール１００と同様に、例えばＰｂフリーはんだを含むはんだバンプなどが用いられる。ただし、回路モジュール１００Ａでは、外部電極Ｂ１は、複数のビア導体８０の、面Ｓ９側の端面にそれぞれ設けられている。なお、外部電極Ｂ１は、めっきなどにより形成された中間膜を介して、ビア導体８０の面Ｓ９側の端面に設けられていてもよい。
　導体膜５０は、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ１０上と、面Ｓ９の外周近傍上とに設けられている。そして、導体膜５０は、基板１０内の複数の内部導体のうちの少なくとも１つと複数のビア導体８０のうちの少なくとも１つとを介して接地電極と接続されている。導体膜５０には、例えばＣｕなどの金属材料が用いられる。
　樹脂膜６０は、それぞれ第２の樹脂層９０の面Ｓ９上に設けられた第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとを含んでいる。第１の樹脂膜６０ａは、面Ｓ９と接する面Ｓ４と、面Ｓ４に対向する面Ｓ５とを有している。環状の第２の樹脂膜６０ｂは、面Ｓ９と接する面Ｓ６と、面Ｓ６に対向する面Ｓ７とを有している。樹脂膜６０には、例えばエポキシ樹脂のような樹脂材料が用いられる（図１５参照）。
　複数の外部電極Ｂ１は、第２の樹脂層９０の面Ｓ９の法線方向での平面視（回路モジュール１００Ａの下面側からの平面視）において、第１の樹脂膜６０ａの面Ｓ５の外周の内側で、かつ面Ｓ５から露出するように配置されている（図１３参照）。また、環状の第２の樹脂膜６０ｂは、第２の樹脂層９０の面Ｓ９の外周の内側に、面Ｓ１０と離されて配置されている。
　そして、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとは、第１の樹脂膜６０ａの面Ｓ５の外周と、第２の樹脂膜６０ｂの面Ｓ７の内周との間に、第１の間隙Ｃ１が存在するように配置されている（図１５参照）。
　回路モジュール１００Ａにおいても、製造工程で第２の樹脂層９０が基台ＢＬに対して傾く場合が考えられる。その場合であっても、第１の間隙Ｃ１の内壁（面Ｓ４と面Ｓ５とを接続する面、面Ｓ９、および面Ｓ６と面Ｓ７とを接続する面）には、前述の余剰の導体膜５０ｓが付与されない。したがって、回路モジュール１００Ａが基台ＢＬから剥離された後の、外部電極Ｂ１と導体膜５０との余剰の導体膜５０ｓによる接続が回避される。
　すなわち、回路モジュール１００Ａでも、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ１０上と、面Ｓ９の外周近傍上とに設けられた導体膜５０と、信号電極との短絡の発生が抑制されている。
　≪回路モジュールの第２の実施形態の変形例≫
　この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの種々の変形例について、図１６を用いて説明する。なお、各変形例の構成要素において、回路モジュール１００Ａと共通するものの説明については、省略または簡略化されることがある。
　＜第１および第２の変形例＞
　回路モジュール１００Ａの第１および第２の変形例について、図１６を用いて説明する。図１６（Ａ）は、回路モジュール１００Ａの第１の変形例を説明するための、図３に相当する拡大断面図である。この第１の変形例は、回路モジュール１００の第８の変形例に相当する。図１６（Ａ）に示された第１の変形例では、樹脂膜６０が、第１の樹脂膜６０ａおよび環状の第２の樹脂膜６０ｂに加えて、環状の第３の樹脂膜６０ｃをさらに含んでいる。
　第１の樹脂膜６０ａと環状の第２の樹脂膜６０ｂとは、環状の第３の樹脂膜６０ｃにより接続されている。また、環状の第３の樹脂膜６０ｃは、環状の凹部Ｄ１に入り込んでいる。この場合においても、面Ｓ５の外周と面Ｓ７の内周との間には、第１の間隙Ｃ１が存在している。
　なお、第３の樹脂膜６０ｃの厚さは、第３の樹脂膜６０ｃが凹部Ｄ１に入り込んだ状態で第１の間隙Ｃ１ができる厚さであればよい。すなわち、第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａの厚さおよび第２の樹脂膜６０ｂの厚さより薄くなっている必要はない。
　また、第１の変形例においては、環状の第２の樹脂膜６０ｂと第２の樹脂層９０の面Ｓ１０の内周との間にも環状の凹部が設けられており、この凹部に環状の樹脂膜が入り込んでいる。しかしながら、図１６（Ｂ）の拡大断面図で示された回路モジュール１００Ａの第２の変形例のように、環状の第２の樹脂膜６０ｂは、第２の樹脂層９０の面Ｓ１０の内周と接するように配置されてもよい。すなわち、上記の構成は必須のものではない。この第２の変形例は、回路モジュール１００の第９の変形例に相当する。
　図１６（Ｂ）に示された第２の変形例では、第２の樹脂膜６０ｂの面Ｓ７は、第１の樹脂膜６０ａの面Ｓ５より、第２の樹脂層９０の面Ｓ９からの高さが低くなっている。この場合、導体膜５０の形成後、回路モジュール１００Ａが粘着層ＡＬが付与された基台ＢＬから剥離される際に、余剰の導体膜５０ｓの、回路モジュール１００Ａへの付着が抑えられる。
　なお、回路モジュール１００Ａには、上記以外にも、回路モジュール１００の第１ないし第７の変形例、および第１０の変形例に相当する変形例が適用される。
　（回路モジュールの第３の実施形態）
　この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの構造およびその特徴について、図１７ないし図１９を用いて説明する。なお、回路モジュール１００Ｂの構成要素において、回路モジュール１００Ａと共通するものの説明については、省略または簡略化されることがある。
　図１７は、回路モジュール１００Ｂの平面図（下面図）である。図１８は、回路モジュール１００Ｂを図１７に示されたＸ３－Ｘ３線を含む面で切断した場合の矢視断面図である。図１９は、図１８に示された回路モジュール１００Ｂの矢視断面図の要部を拡大した断面図である。なお、図１７は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
　回路モジュール１００Ｂは、回路モジュール１００Ａのように、第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とを備えている。第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とは、回路モジュール１００Ａと接続関係および封止関係も含めて同様であるため、それぞれについての説明は省略される。導体膜５０は、回路モジュール１００Ａと同様に、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ１０上と、面Ｓ９の外周近傍上とに設けられている。
　一方、回路モジュール１００Ｂは、樹脂膜６０（第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂ）を備えていない。代わりに、第２の樹脂層９０は、仮想的な面である面Ｓ９上に凸部９１を備えている。言い換えると、凸部９１は、第２の樹脂層９０の一部分である。凸部９１は、第１の凸部９１ａと、環状の第２の凸部９１ｂとを含んでいる。第１の凸部９１ａは、面Ｓ９に対向する面Ｓ１１を有している。第２の凸部９１ｂは、面Ｓ９に対向する面Ｓ１２を有している。
　すなわち、回路モジュール１００Ｂの第２の樹脂層９０は、回路モジュール１００Ａにおける樹脂膜６０と第２の樹脂層９０とが、同一の材料で、一体に成形されたものと見なすことができる。
　複数の外部電極Ｂ１は、第２の樹脂層９０の面Ｓ９の法線方向での平面視（回路モジュール１００Ｂの下面側からの平面視）において、第１の凸部９１ａの面Ｓ１１の外周の内側で、かつ面Ｓ１１から露出するように配置されている（図１７参照）。また、環状の第２の凸部９１ｂは、第２の樹脂層９０の面Ｓ９の外周の内側に、面Ｓ１０と離されて配置されている。
　そして、第１の凸部９１ａと第２の凸部９１ｂとは、第１の凸部９１ａの面Ｓ１１の外周と、第２の凸部９１ｂの面Ｓ１２の内周との間に、第２の間隙Ｃ２が存在するように配置されている（図１９参照）。
　回路モジュール１００Ｂにおいても、製造工程で第２の樹脂層９０が基台ＢＬに対して傾く場合が考えられる。その場合であっても、第２の間隙Ｃ２の内壁（面Ｓ９と面Ｓ１１とを接続する面、面Ｓ９、および面Ｓ９と面Ｓ１２とを接続する面）には、前述の余剰の導体膜５０ｓが付与されない。したがって、回路モジュール１００Ｂが基台ＢＬから剥離された後の、外部電極Ｂ１と導体膜５０との余剰の導体膜５０ｓによる接続が回避される。
　すなわち、回路モジュール１００Ｂでも、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ１０上と、面Ｓ９の外周近傍上とに設けられた導体膜５０と、信号電極との短絡の発生が抑制されている。
　≪回路モジュールの第３の実施形態の変形例≫
　この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの変形例について、図２０を用いて説明する。なお、各変形例の構成要素において、回路モジュール１００Ｂと共通するものの説明については、省略または簡略化されることがある。
　図２０は、回路モジュール１００Ｂの変形例を説明するための、図３に相当する拡大断面図である。この変形例は、回路モジュール１００の第４の変形例の変形例に相当する。この変形例のように、環状の第２の凸部９１ｂは、第２の樹脂層９０の面Ｓ１０の内周と接するように配置されてもよい。
　図２０に示された変形例では、第２の凸部９１ｂの面Ｓ１２は、第１の凸部９１ａの面Ｓ１１より、第２の樹脂層９０の面Ｓ９からの高さが低くなっている。この場合、導体膜５０の形成後、回路モジュール１００Ａが粘着層ＡＬが付与された基台ＢＬから剥離される際に、余剰の導体膜５０ｓの、回路モジュール１００Ｂへの付着が抑えられる。
　なお、回路モジュール１００Ｂには、上記以外にも、回路モジュール１００の第１ないし第３の変形例、第５および第６の変形例ならびに第１０の変形例に相当する変形例が適用される。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　絶縁体層、２　内部導体、２ａ　パターン導体、２ｂ　ビア導体、３，４，５　ランド、１０　基板、２０，３０　第１の電子部品、４０　第１の樹脂層、５０　導体膜、６０　樹脂膜、６０ａ　第１の樹脂膜、６０ｂ　第２の樹脂膜、１００　回路モジュール、２００　回路モジュール、２０５　基材、２１０　基板、２２０　電子部品、２４０　樹脂層、Ｂ１　外部電極、Ｂ２，Ｂ３　接続部材、Ｃ１　第１の間隙、Ｓ１　一方主面、Ｓ２　他方主面、Ｓ３　側面、Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１，Ｓ１２　面。

Claims (5)

  1. 　複数の内部導体を備えた基板と、
    　前記基板の一方主面に配置された第１の電子部品と、
    　前記一方主面上に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    　前記基板の他方主面に設けられ、接地電極を含む複数の外部電極と、
    　少なくとも前記第１の樹脂層の外表面上と前記基板の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つを介して前記接地電極と接続された導体膜と、
    　樹脂膜とを備え、
    　前記樹脂膜は、前記他方主面上に設けられた第１の樹脂膜と、前記基板の平面方向において前記第１の樹脂膜よりも外側で前記他方主面上に設けられた環状の第２の樹脂膜とを含み、
    　前記複数の外部電極は、前記第１の樹脂膜から露出するように配置され、
    　前記第２の樹脂膜は、前記第１の樹脂膜から間隔を空けて配置されている、回路モジュール。
  2. 　前記第２の樹脂膜は、内周が逆テーパ状態となっている、請求項１に記載の回路モジュール。
  3. 　前記樹脂膜は、第３の樹脂膜をさらに含み、
    　前記第１の樹脂膜と前記第２の樹脂膜とは、前記第３の樹脂膜により接続されている、請求項１または２に記載の回路モジュール。
  4. 　複数の内部導体を備えた基板と、
    　前記基板の一方主面に配置された第１の電子部品と、
    　前記基板の他方主面に配置された第２の電子部品と、
    　前記基板の前記他方主面に接続された複数のビア導体と、
    　前記一方主面上に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    　前記他方主面上に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、
    　前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、
    　少なくとも前記第１の樹脂層の外表面上と前記基板の側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜と、
    　樹脂膜とを備え、
    　前記樹脂膜は、前記第２の樹脂層に設けられた第１の樹脂膜と、前記基板の平面方向において前記第１の樹脂膜よりも外側で前記第２の樹脂層に設けられた環状の第２の樹脂膜とを含み、
    　前記複数の外部電極は、前記第１の樹脂膜から露出するように配置され、
    　前記第２の樹脂膜は、前記第１の樹脂膜から間隔を空けて配置されている、回路モジュール。
  5. 　複数の内部導体を備えた基板と、
    　前記基板の一方主面に配置された第１の電子部品と、
    　前記基板の他方主面に配置された第２の電子部品と、
    　前記基板の前記他方主面に接続された複数のビア導体と、
    　前記一方主面上に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    　前記他方主面上に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、
    　前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、
    　少なくとも前記第１の樹脂層の外表面上と前記基板の側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜とを備え、
    　前記複数の外部電極は、前記第２の樹脂層から露出するように配置され、
    　前記第２の樹脂層の表面には、第１の凸部と、前記基板の平面方向の外側で前記第１の凸部から間隔を空けて設けられた第２の凸部とが形成されている、回路モジュール。
PCT/JP2018/040531 2017-11-02 2018-10-31 回路モジュール WO2019088174A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019550457A JP7004003B2 (ja) 2017-11-02 2018-10-31 回路モジュール
CN201880070817.2A CN111295749B (zh) 2017-11-02 2018-10-31 电路模块
US16/860,131 US11076484B2 (en) 2017-11-02 2020-04-28 Circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017213149 2017-11-02
JP2017-213149 2017-11-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/860,131 Continuation US11076484B2 (en) 2017-11-02 2020-04-28 Circuit module

Publications (1)

Publication Number Publication Date
WO2019088174A1 true WO2019088174A1 (ja) 2019-05-09

Family

ID=66333541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/040531 WO2019088174A1 (ja) 2017-11-02 2018-10-31 回路モジュール

Country Status (4)

Country Link
US (1) US11076484B2 (ja)
JP (1) JP7004003B2 (ja)
CN (1) CN111295749B (ja)
WO (1) WO2019088174A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060164A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 電子部品モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3117302B1 (fr) * 2020-12-03 2022-11-11 Thales Sa Module électronique et procédé de fabrication associé

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103998A (ja) * 2002-09-12 2004-04-02 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
KR100753499B1 (ko) * 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
JP5029699B2 (ja) * 2007-11-30 2012-09-19 株式会社村田製作所 セラミック複合多層基板及びその製造方法並びに電子部品
JPWO2011030542A1 (ja) * 2009-09-11 2013-02-04 株式会社村田製作所 電子部品モジュールおよびその製造方法
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
CN103025137A (zh) 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP5983426B2 (ja) * 2013-01-22 2016-08-31 株式会社村田製作所 モジュール基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103998A (ja) * 2002-09-12 2004-04-02 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール
JP2006313802A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060164A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 電子部品モジュール

Also Published As

Publication number Publication date
JPWO2019088174A1 (ja) 2020-11-12
JP7004003B2 (ja) 2022-01-21
CN111295749A (zh) 2020-06-16
CN111295749B (zh) 2023-04-18
US11076484B2 (en) 2021-07-27
US20200260581A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
US7923828B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN100521124C (zh) 承载器及其制造方法
KR20030051276A (ko) 반도체 장치 및 그 제조 방법
US10349533B1 (en) Multilayer circuit board and method of manufacturing the same
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
WO2019088174A1 (ja) 回路モジュール
US10743414B2 (en) Resin multilayer substrate and method of manufacturing the same
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构
WO2019088175A1 (ja) 回路モジュール
TWI692279B (zh) 複合電路板及其製造方法
CN101859712B (zh) 混合式承载器及其制造方法
WO2022065395A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
US11856713B2 (en) Multilayer resin substrate and method of manufacturing multilayer resin substrate
US20230335451A1 (en) Electronic component package
US12028976B2 (en) Board-to-board connection structure and method for manufacturing the same
CN111696928B (zh) 半导体封装结构及其制造方法
US20220338350A1 (en) Board-to-board connection structure and method for manufacturing the same
JP2007067060A (ja) 回路基板および半導体装置
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
JP2013251579A (ja) 配線基板の製造方法
TWM611509U (zh) 基板表面強化結構
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法
CN110730573A (zh) 电路板及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18873352

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019550457

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18873352

Country of ref document: EP

Kind code of ref document: A1