CN111295749B - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN111295749B
CN111295749B CN201880070817.2A CN201880070817A CN111295749B CN 111295749 B CN111295749 B CN 111295749B CN 201880070817 A CN201880070817 A CN 201880070817A CN 111295749 B CN111295749 B CN 111295749B
Authority
CN
China
Prior art keywords
resin film
substrate
circuit module
resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880070817.2A
Other languages
English (en)
Other versions
CN111295749A (zh
Inventor
野村忠志
井上雅弘
小田哲也
新开秀树
小出泽彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111295749A publication Critical patent/CN111295749A/zh
Application granted granted Critical
Publication of CN111295749B publication Critical patent/CN111295749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明的电路模块(100)具备：具备多个内部导体(2)的基板(10)；配置于基板(10)的一个主面(S1)的第一电子部件；设置于一个主面(S1)并密封上述第一电子部件的第一树脂层(40)；设置于基板(10)的另一个主面(S2)并包括接地电极的多个外部电极(B1)；至少设置在第一树脂层(40)的外表面上和基板(10)的侧面(S3)且经由多个内部导体(2)中的至少一个与上述接地电极连接的导体膜(50)；以及树脂膜(60)，树脂膜(60)包括：设置于另一个主面(S2)上的第一树脂膜(60a)、以及环状的第二树脂膜(60b)，在基板(10)的平面方向上比第一树脂膜(60a)靠近外侧且设置在另一个主面(S2)上，多个外部电极(B1)被配置为从第一树脂膜(60a)露出，第二树脂膜(60b)与第一树脂膜(60a)空开间隔配置。

Description

电路模块
技术领域
本发明涉及具备设置在基板的一个主面上并密封电子部件的树脂层以及设置在树脂层的外表面上的导体膜的电路模块。
背景技术
作为具备设置在基板的一个主面上并密封电子部件的树脂层和设置在树脂层的外表面上的导体膜的电路模块的一个例子，列举日本专利第5951863号公报(专利文献1)中所记载的电路模块。图21以及图22是用于对专利文献1所记载的电路模块200的制造工序进行说明的剖面图。
准备在集合状态的基材205贴有基板210的结构体(图21(a))。在该阶段，基板210的一个主面与基材205接触。比后述的槽T1宽幅且不切断集合状态的基板210的深度的槽T2形成于基板210的另一个主面侧(图21(b))。从基材205剥离并取下基板210(图21(c))。基板210被粘贴于赋予粘接层的基台BL(图21(d))。此时，基板210被粘贴成一个主面朝向与基台BL相反侧，形成有槽T2的另一个主面朝向基台BL侧。在基板210的一个主面安装电子部件220(图21(e))。树脂层240被形成为密封基板210的一个主面的电子部件220(图21(f))。从树脂层240侧切断集合状态的基板210以及树脂层240，并且形成不切断基台BL的深度的槽T1(图22(a))。
接下来，在树脂层240的上表面和槽T1的内面进行金属喷镀，该金属喷镀例如通过溅射使金属微粒子附着。由此，在树脂层240的外表面上和基板210的侧面上设置导体膜250。导体膜250在基板210的侧面同与未图示的接地电极连接的未图示的图案导体连接(图22(b))。
而且，集合状态的电路模块200从基台BL剥离而被单片化，成为成品的电路模块200。此时，槽T2成为在被单片化的电路模块200中形成于基板210的另一个主面的周围的凹部C3(图22(c))。其中，电路模块200除了上述的接地电极之外，还具备未图示的信号电极。
专利文献1:日本专利第5951863号公报
然而，在上述的金属喷镀的工序中，通过溅射而产生的金属微粒子也进入到槽T2的内部。另外，若集合状态的基板210有弯曲，或集合状态的基板210相对于基台BL倾斜地粘贴，则金属微粒子也进入到由此而产生的缝隙。其结果为，电路模块200的信号电极与连接于接地电极的导体膜250短路，电路模块200的电特性有可能不良。
发明内容
即，本发明的目的在于提供一种电路模块，该电路模块被抑制设置于密封电子部件的树脂层的外表面上以及基板的侧面上的导体膜与信号电极产生短路。
在该发明所涉及的电路模块中，为了抑制连接于接地电极的导体膜与信号电极的短路的产生，而实施针对电路模块的下表面(设置有外部电极的面)的结构改进。
本发明所涉及的电路模块的第一方式具备：基板，具备多个内部导体；第一电子部件，配置于上述基板的一个主面；第一树脂层，设置于上述一个主面上并密封上述第一电子部件；多个外部电极，设置于上述基板的另一个主面并包括接地电极；导体膜，至少设置在上述第一树脂层的外表面上和上述基板的侧面上并经由上述多个内部导体中的至少一个与上述接地电极连接；以及树脂膜。上述树脂膜包括设置在上述另一个主面上的第一树脂膜、以及环状的第二树脂膜，在上述基板的平面方向上比上述第一树脂膜靠近外侧且设置在上述另一个主面上。上述多个外部电极被配置为从上述第一树脂膜露出。上述第二树脂膜与上述第一树脂膜空开间隔配置。
该发明所涉及的电路模块的第二方式具备：基板，具备多个内部导体；第一电子部件，配置于上述基板的一个主面；第二电子部件，配置于上述基板的另一个主面；多个导通孔导体，与上述基板的上述另一个主面连接；第一树脂层，设置在上述一个主面上并密封上述第一电子部件；第二树脂层，设置在上述另一个主面上并密封上述第二电子部件和上述多个导通孔导体；多个外部电极，设置在上述第二树脂层上并包括接地电极；导体膜，至少设置在上述第一树脂层的外表面上、上述基板的侧面以及上述第二树脂层的侧面并经由上述多个内部导体中的至少一个和上述多个导通孔导体中的至少一个与上述接地电极连接；以及树脂膜。上述树脂膜包括：设置于上述第二树脂层的第一树脂膜、以及环状的第二树脂膜，在上述基板的平面方向上比上述第一树脂膜靠近外侧且设置于上述第二树脂层。上述多个外部电极被配置为从上述第一树脂膜露出。上述第二树脂膜与上述第一树脂膜空开间隔配置。
该发明所涉及的电路模块的第三方式具备：基板，具备多个内部导体；第一电子部件，配置于上述基板的一个主面；第二电子部件，配置于上述基板的另一个主面；多个导通孔导体，与上述基板的上述另一个主面连接；第一树脂层，设置在上述一个主面上并密封上述第一电子部件；第二树脂层，设置在上述另一个主面上并密封上述第二电子部件和上述多个导通孔导体；多个外部电极，设置于上述第二树脂层并包括接地电极；以及导体膜，至少设置于上述第一树脂层的外表面上、上述基板的侧面以及上述第二树脂层的侧面并经由上述多个内部导体中的至少一个和上述多个导通孔导体中的至少一个与上述接地电极连接。上述多个外部电极被配置为从上述第二树脂层露出。在上述第二树脂层的表面形成有第一凸部和在上述基板的平面方向的外侧与上述第一凸部空开间隔设置的第二凸部。
本发明所涉及的电路模块被抑制设置在密封电子部件的树脂层的外表面上以及基板的侧面上的导体膜与信号电极的短路的产生。
附图说明
图1是作为本发明所涉及的电路模块的第一实施方式的电路模块100的俯视图(仰视图)。
图2是以包含图1所示的X1－X1线的面切断电路模块100的情况下的向视剖面图。
图3是图2所示的电路模块100的放大剖面图。
图4是用于对在电路模块100的制造工序中对半成品赋予导体膜50的工序进行说明的放大剖面图。
图5是用于对在未设置第一间隙C1的电路模块的制造工序中，在基板10相对于基台BL倾斜的状态下对半成品赋予导体膜50的工序进行说明的放大剖面图。
图6是用于对在设置有第一间隙C1的电路模块100的制造工序中，在基板10相对于基台BL倾斜的状态下对半成品赋予导体膜50的工序进行说明的放大剖面图。
图7是用于对电路模块100的第一至第三变形例进行说明的放大剖面图。
图8是用于对电路模块100的第四变形例进行说明的放大剖面图。
图9是用于对电路模块100的第五以及第六变形例进行说明的俯视图(仰视图)。
图10是用于对电路模块100的第七至第九的变形例进行说明的放大剖面图。
图11是用于对电路模块100的第十变形例进行说明的俯视图(仰视图)。
图12是用于对电路模块100的第十变形例进行说明的放大剖面图。
图13是作为该发明所涉及的电路模块的第二实施方式的电路模块100A的俯视图(仰视图)。
图14是作为本发明所涉及的电路模块的第二实施方式的电路模块100A的相当于图2的剖面图。
图15是图13所示的电路模块100A的向视剖面图的放大剖面图。
图16是用于对电路模块100A的第一以及第二变形例进行说明的放大剖面图。
图17是作为本发明所涉及的电路模块的第三实施方式的电路模块100B的俯视图(仰视图)。
图18是作为本发明所涉及的电路模块的第三实施方式的电路模块100B的相当于图2的剖面图。
图19是图17所示的电路模块100B的向视剖面图的放大剖面图。
图20是用于对电路模块100B的变形例进行说明的放大剖面图。
图21是用于对背景技术的电路模块200的制造工序的一部分进行说明的剖面图。
图22是用于紧接着图21对背景技术的电路模块200的制造工序进行说明的剖面图。
具体实施方式
以下示出该发明的实施方式，进一步详细地对作为该发明的特征之处进行说明。本发明例如应用于车载用等寻求高可靠性的电子设备中所使用的电路模块等，但并不限于此。
(电路模块的第一实施方式)
使用图1至图6，对作为本发明所涉及的电路模块的第一实施方式的电路模块100的结构及其特征进行说明。
其中，各附图是示意图。另外，在制造工序上产生的各构成要素的形状的偏差等并不一定反映在各附图。即，以后在该说明书中为了说明所使用的附图虽然有与实际产品不同的部分，但也可以说在本质方面表示实际产品。
图1是电路模块100的俯视图(仰视图)。图2是以包含图1所示的X1－X1线的面切断电路模块100的情况下的向视剖面图。图3是将图2所示的电路模块100的向视剖面图的主要部分放大后的剖面图。其中，图1不是剖面图，但为了容易理解构成部件，将一部分的构成部件全面涂抹来图示。
电路模块100具备基板10、第一电子部件20、30、第一树脂层40、多个外部电极B1、导体膜50以及树脂膜60。基板10具有一个主面S1、另一个主面S2以及连接一个主面S1和另一个主面S2的侧面S3(参照图3)。
基板10具备绝缘体层1、以及形成在其内部的多个内部导体2。内部导体2包括图案导体2a和导通孔导体2b。绝缘体层1例如使用从低温烧制陶瓷材料以及玻璃纤维与环氧树脂的复合材料等选出的材料。内部导体2例如使用Cu等金属材料。另外，在基板10的一个主面S1上设置有焊盘3、4。另外，在另一个主面S2上设置有焊盘5。
第一电子部件20、30例如是集成电路、层叠电容器以及层叠电感器等各种电子部件。第一电子部件20例如通过无Pb焊料等连接部件B2与焊盘3连接。第一电子部件30通过同样的连接部件B3与焊盘4连接。即，第一电子部件20、30连接在基板10的一个主面S1侧。
第一树脂层40设置在一个主面S1上并密封第一电子部件20、30。第一树脂层40使用使玻璃材料、二氧化硅等分散而得的树脂材料作为填料。但是，也可以不包含填料。
多个外部电极B1包括信号电极和接地电极。多个外部电极B1例如使用包含无Pb焊料的焊料凸块等。在电路模块100中，多个外部电极B1设置在焊盘5上。但是，也可以直接设置于在另一个主面S2露出的导通孔导体2b上。即，多个外部电极B1设置在另一个主面S2侧。
导体膜50设置于第一树脂层40的外表面上、侧面S3上以及另一个主面S2的外周附近上，并经由多个内部导体2中的至少一个与接地电极连接。导体膜50例如使用Cu等金属材料。其中，导体膜50也可以通过将不同种类的金属膜层叠多层而成。对于形成该导体膜50的方法会后述。
树脂膜60分别包括设置在基板10的另一个主面S2上的第一树脂膜60a和环状的第二树脂膜60b。第一树脂膜60a具有与另一个主面S2接触的面S4、以及与面S4对置的面S5。环状的第二树脂膜60b具有与另一个主面S2接触的面S6、以及与面S6对置的面S7(参照图3)。树脂膜60例如使用环氧树脂那样的树脂材料。
多个外部电极B1被配置为在基板10的另一个主面S2的法线方向上的俯视面(从电路模块100的下面侧的俯视面)上，在第一树脂膜60a的面S5的外周的内侧且从面S5露出(参照图1)。另外，环状的第二树脂膜60b在基板10的另一个主面S2的外周的内侧与侧面S3分离配置。
而且，第一树脂膜60a和环状的第二树脂膜60b被配置成在第一树脂膜60a的面S5的外周与第二树脂膜60b的面S7的内周之间存在第一间隙C1(参照图3)。
此处，使用图4至图6，对电路模块100的制造工序中的导体膜50的形成进行说明。图4是用于对在电路模块100的制造工序中对半成品赋予导体膜50的工序进行说明的放大剖面图。对于第一电子部件20、30向基板10的连接工序以及树脂膜60(第一树脂膜60a、第二树脂膜60b)的赋予工序等其它工序，省略说明。
图4(A)示出在基板10没有相对于基台BL倾斜的状态下，在半成品的第一树脂层40的外表面上和基板10的侧面S3上赋予导体膜50的工序。未赋予导体膜50的电路模块100的半成品被粘贴至被赋予有粘接层AL的基台BL。外部电极B1陷入到粘接层AL，进一步，第一树脂膜60a的面S5和第二树脂膜60b的面S7与粘接层AL抵接(参照图3)。
此时，形成将基板10的另一个主面S2(参照图3)、环状的第二树脂膜60b的外周面以及粘接层AL的外表面作为内壁面的、环状的空间V。另外，如前述那样，在第一树脂膜60a的面S5的外周与第二树脂膜60b的面S7的内周之间存在第一间隙C1。
接下来，在第一树脂层40的外表面上和侧面S3上进行金属喷镀，该金属喷镀例如通过溅射使金属微粒子附着。由此，在第一树脂层40的外表面上和侧面S3上设置导体膜50。此时，导体膜50形成为也回绕到另一个主面S2的与侧面S3的连接部附近上。另外，通过溅射产生的金属微粒子也附着在粘接层AL的外表面上，成为多余的导体膜50s。
该多余的导体膜50s也进入到环状的空间V。但是，由于环状的第二树脂膜60b的面S7与粘接层AL抵接，所以多余的导体膜50s不会从环状的空间V越过第二树脂膜60b侵入到第一间隙C1。
图4(B)示出在形成导体膜50后，从被赋予了粘接层AL的基台BL剥离电路模块100的工序。电路模块100一般在被粘贴于基台BL的集合状态下制造。然后，集合状态的电路模块100通过从基台BL剥离而被单片化，例如成为如图2所示的成品的电路模块100。
另一方面，图5以及图6示出在基板10相对于基台BL倾斜的状态下，在半成品的第一树脂层40的外表面上和基板10的侧面S3上赋予导体膜50的工序。构成要素与图4所图示的相同的情况下，标注相同的附图标记。在将电路模块100的半成品粘贴至粘接层AL时，若基板10相对于基台BL倾斜，则有可能在树脂膜与粘接层AL的外表面之间出现缝隙。
图5(A)示出在基板10的另一个主面S2上赋予未设置第一间隙C1的一个树脂膜60′的电路模块的制造工序中，对半成品赋予导体膜50的工序。通过溅射产生的金属微粒子通过前述的环状的空间V以及缝隙到达至外部电极B1。其结果为，外部电极B1通过多余的导体膜50s的一部分与导体膜50连接。
图5(B)示出在形成导体膜50后，从赋予了粘接层AL的基台BL剥离电路模块的工序。在该剥离工序中，如图5(B)所示，多余的导体膜50s的一部分附着在树脂膜60′侧，外部电极B1与导体膜50有可能一直保持连接。
在通过多余的导体膜50s的一部分与导体膜50连接的外部电极B1为接地电极的情况下，在电特性方面没有问题。另一方面，在是信号电极的情况下，由于导体膜50与信号电极短路，所以电路模块的电特性有可能不良。
图6(A)示出在设置有第一间隙C1的电路模块100的制造工序中在基板10的另一个主面S2上对半成品赋予导体膜50的工序。通过溅射产生的金属微粒子与图5(A)所示的没有第一间隙C1的情况同样地，通过环状的空间V以及缝隙到达至外部电极B1。而且，在该时刻，外部电极B1通过多余的导体膜50s的一部分与导体膜50连接。
但是，多余的导体膜50s在第一间隙C1中未与树脂膜60接触。即，第一间隙C1的内壁(连接面S4和面S5的面、另一个主面S2以及连接面S6和面S7的面)未被赋予多余的导体膜50s(参照图3)。
图6(B)示出在形成导体膜50后，从赋予了粘接层AL的基台BL剥离电路模块100的工序。在该剥离工序中，如图6(B)所示，多余的导体膜50s的一部分附着在粘接层AL侧。另外，如上述那样，第一间隙C1的内壁未被赋予多余的导体膜50s。因此，避免在将电路模块100从基台BL剥离后外部电极B1与导体膜50通过多余的导体膜50s的连接。
即，在电路模块100中，抑制设置在第一树脂层40的外表面上、基板10的侧面S3上以及另一个主面S2的外周附近上的导体膜50与信号电极产生短路。
《电路模块的第一实施方式的变形例》
使用图7至图12，对作为本发明所涉及的电路模块的第一实施方式的电路模块100的各种变形例进行说明。其中，在各变形例的构成要素中，对于与电路模块100相同的构成要素的说明，有时省略或者简化。
＜第一至第三变形例＞
使用图7，对电路模块100的第一至第三变形例进行说明。图7(A)是用于对电路模块100的第一变形例进行说明的相当于图3的放大剖面图。在图7(A)所示的第一变形例中，第二树脂膜60b的面S7的内周处于面S6的内周的内侧。即，连接面S7的内周与面S6的内周的环状的面成为随着远离基板的另一个主面S2而内周变小的锥形。
在该情况下，通过溅射产生的金属微粒子不容易回绕到第一间隙C1的内壁中，特别是连接面S6和面S7的面中。因此，多余的导体膜50s不容易被赋予至连接面S6和面S7的面。其结果为，进一步抑制导体膜50与信号电极产生短路。
图7(B)是用于对电路模块100的第二变形例进行说明的、相当于图3的放大剖面图。在图7(B)所示的第二变形例中，第二树脂膜60b的面S7与第一树脂膜60a的面S5相比，距基板10的另一个主面S2的高度变低。
图7(C)是用于对电路模块100的第三变形例进行说明的、相当于图3的放大剖面图。在图7(C)所示的第三变形例中，第二树脂膜60b的面S7与第一树脂膜60a的面S5相比，距距基板10的另一个主面S2的高度变高。即，第二树脂膜60b的面S7无需与第一树脂膜60a的面S5同一平面。
特别是在第三变形例的情况下，即使基板10相对于基台BL倾斜，也不易在第二树脂膜60b与粘接层AL的外表面之间产生缝隙。另外，多余的导体膜50s不容易被赋予至第一间隙C1的内壁。其结果为，进一步抑制导体膜50与信号电极产生短路。
＜第四变形例＞
使用图8，对电路模块100的第四变形例进行说明。图8是用于对电路模块100的第四变形例进行说明的、相当于图3的放大剖面图。在图8所示的第四变形例中，环状的第二树脂膜60b被配置为与基板10的另一个主面S2的内周接触。即，第二树脂膜60b无需在基板10的另一个主面S2的内周的内侧与侧面S3分离配置。
此外，在图8所示的第四变形例中，第二树脂膜60b的面S7与第一树脂膜60a的面S5相比，距基板10的另一个主面S2的高度变低。该情况下，在形成导体膜50后，将电路模块100从赋予了粘接层AL的基台BL剥离时，抑制多余的导体膜50s附着到电路模块100(所谓的毛刺的产生)。
＜第五以及第六变形例＞
使用图9，对电路模块100的第五以及第六变形例进行说明。图9(A)是用于对电路模块100的第五变形例进行说明的、相当于图1的俯视图(仰视图)。在图9(A)所示的第五变形例中，树脂膜60除了第一树脂膜60a以及环状的第二树脂膜60b之外，还包括带状的第三树脂膜60c。而且，第一树脂膜60a与环状的第二树脂膜60b通过带状的第三树脂膜60c局部连接。
第三树脂膜60c的厚度与第一树脂膜60a以及第二树脂膜60b相同。但是，第三树脂膜60c未配置在外部电极B1与导体膜50之间。
该情况下，与基板10的另一个主面S2的接触面积大的第一树脂膜60a和与另一个主面S2的接触面积小的环状的第二树脂膜60b通过带状的第三树脂膜60c连接。因此，抑制第二树脂膜60b从另一个主面S2的剥离。其结果为，有效地防止溅射时的金属微粒子的回绕。
图9(B)是用于对电路模块100的第六变形例进行说明的、相当于图1的俯视图(仰视图)。即使在图9(B)所示的第六变形例中，第一树脂膜60a和第二树脂膜60b也通过带状的第三树脂膜60c局部连接。另外，第三树脂膜60c的厚度与第一树脂膜60a以及第二树脂膜60b相同。
但是，在第六变形例中，配置在矩形状的第一树脂膜60a的角部附近的外部电极B1为接地电极。如果是接地电极，则即使与导体膜50接触也没有问题。因此，在第六变形例中，宽度比第五变形例的情况宽的第三树脂膜60c被配置在外部电极B1与导体膜50之间。
该情况下，进一步抑制第二树脂膜60b从另一个主面S2剥离。其结果为，更有效地防止溅射时的金属微粒子的回绕。
＜第七至第九的变形例＞
使用图10，对电路模块100的第七至第九的变形例进行说明。图10(A)是用于对电路模块100的第七变形例进行说明的、相当于图3的放大剖面图。在图10(A)所示的第七变形例中，树脂膜60除了第一树脂膜60a以及环状的第二树脂膜60b之外，还包括环状的第三树脂膜60c。而且，第一树脂膜60a和环状的第二树脂膜60b通过环状的第三树脂膜60c连接。
第一树脂膜60a、环状的第二树脂膜60b以及环状的第三树脂膜60c被设置在同一面上，即基板10的另一个主面S2上。另外，第三树脂膜60c的厚度比第一树脂膜60a的厚度以及第二树脂膜60b的厚度薄。因此，如对第一实施方式说明那样，在面S5的外周与面S7的内周之间存在第一间隙C1。
此外，在第七变形例中，在环状的第二树脂膜60b与基板10的另一个主面S2的内周之间也设置有环状的树脂膜，该树脂膜不是必需的。
图10(B)是用于对电路模块100的第八变形例进行说明的、相当于图3的放大剖面图。在图10(B)所示的第八变形例中，基板10的另一个主面S2具有环状的凹部D1。而且，第七变形例所示的环状的第三树脂膜60c进入到环状的凹部D1。在这种情况下，在面S5的外周与面S7的内周之间也存在第一间隙C1。
此外，第三树脂膜60c的厚度只要是在第三树脂膜60c进入到凹部D1的状态下出现第一间隙C1的厚度即可。即，第三树脂膜60c的厚度无需比第一树脂膜60a的厚度以及第二树脂膜60b的厚度薄。
另外，在第八变形例中，也在环状的第二树脂膜60b与基板10的另一个主面S2的内周之间设置有环状的凹部，环状的树脂膜进入到该凹部。然而，如图10(C)的放大剖面图所示的电路模块100的第九变形例那样，环状的第二树脂膜60b被配置为与基板10的另一个主面S2的内周接触。
即，上述的结构不是必需的。
在第七至第九的变形例中，与基板10的另一个主面S2的接触面积大的第一树脂膜60a和与另一个主面S2的接触面积小的环状的第二树脂膜60b通过环状的第三树脂膜60c连接。因此，与第三树脂膜60c为带状的情况相比，进一步抑制第二树脂膜60b的从另一个主面S2剥离。其结果为，与第三树脂膜60c为带状的情况相比，进一步有效地防止溅射时的金属微粒子的回绕。
＜第十变形例＞
使用图11以及图12，对电路模块100的第十变形例进行说明。图11是用于对电路模块100的第十变形例进行说明的、相当于图1的俯视图(仰视图)。另外，图12是第十变形例的、相当于图3的放大剖面图。在图11以及图12所示的第十变形例中，除了电路模块100的结构之外，还在外部电极B1的周围设置有环状的间隙G1。
该情况下，间隙G1的内壁未被赋予前述的多余的导体膜50s。即，通过第一间隙C1和间隙G1双重防止溅射时的金属微粒子的回绕。其结果为，进一步抑制导体膜50与信号电极产生短路。
(电路模块的第二实施方式)
使用图13至图15，对作为该发明所涉及的电路模块的第二实施方式的电路模块100A的结构及其特征进行说明。其中，在电路模块100A的构成要素中，对于与电路模块100相同的构成要素的说明，有时省略或者简化。
图13是电路模块100A的俯视图(仰视图)。图14是以图13所示的包含X2－X2线的面切断电路模块100A的情况下的向视剖面图。图15是将图14所示的电路模块100A的向视剖面图的主要部分放大的剖面图。其中，图13不是剖面图，但为了容易理解构成部件，将一部分的结构部件全面涂覆来图示。
电路模块100A除了电路模块100的结构之外，还具备第二电子部件70、多个导通孔导体80以及第二树脂层90。第二电子部件70是与第一电子部件20、30同样的各种电子部件。第二电子部件70例如通过无Pb焊料等连接部件B4与焊盘5连接。
多个导通孔导体80的面S6侧的端面与焊盘6连接。导通孔导体80可以直接形成在焊盘6上，另外预先形成的部件也可以通过连接部件与焊盘6连接。即，第二电子部件70和多个导通孔导体80连接在基板10的另一个主面S2侧。
第二树脂层90设置在另一个主面S2上，并密封第二电子部件70和多个导通孔导体80。另外，第二树脂层90具有与另一个主面S2接触的面S8、与面S8对置的面S9以及连接面S8和面S9的面S10。第二树脂层90也使用使玻璃材料、二氧化硅等分散而得的树脂材料作为填料。但是，也可以不含有填料。另外，第一树脂层40和第二树脂层90也可以使用不同种类的树脂材料。
多个外部电极B1包括信号电极和接地电极。多个外部电极B1与电路模块100同样地例如使用包含无Pb焊料的焊料凸块等。但是，在电路模块100A中，外部电极B1分别设置在多个导通孔导体80的、面S9侧的端面。其中，外部电极B1也可以经由通过镀覆等形成的中间膜设置在导通孔导体80的面S9侧的端面。
导体膜50设置在第一树脂层40的外表面上、侧面S3上、面S10上以及面S9的外周附近上。而且，导体膜50经由基板10内的多个内部导体中的至少一个和多个导通孔导体80中的至少一个与接地电极连接。导体膜50例如使用Cu等金属材料。
树脂膜60分别包括设置在第二树脂层90的面S9上的第一树脂膜60a和环状的第二树脂膜60b。第一树脂膜60a具有与面S9接触的面S4、以及与面S4对置的面S5。环状的第二树脂膜60b具有与面S9接触的面S6、以及与面S6对置的面S7。树脂膜60例如使用环氧树脂那样的树脂材料(参照图15)。
多个外部电极B1被配置在第二树脂层90的面S9的法线方向上的俯视面(从电路模块100A的下面侧的俯视面)上，在第一树脂膜60a的面S5的外周的内侧且从面S5露出(参照图13)。另外，环状的第二树脂膜60b在第二树脂层90的面S9的外周的内侧与面S10分离配置。
而且，第一树脂膜60a和第二树脂膜60b被配置为在第一树脂膜60a的面S5的外周与第二树脂膜60b的面S7的内周之间存在第一间隙C1(参照图15)。
在电路模块100A中，也考虑在制造工序中第二树脂层90相对于基台BL倾斜的情况。即使在该情况下，第一间隙C1的内壁(连接面S4和面S5的面、面S9以及连接面S6和面S7的面)也未被赋予前述的多余的导体膜50s。因此，避免将电路模块100A从基台BL剥离后外部电极B1与导体膜50通过多余的导体膜50s连接。
即，即使是电路模块100A，也能够抑制设置在第一树脂层40的外表面上、侧面S3上、面S10上以及面S9的外周附近上的导体膜50与信号电极产生短路。
《电路模块的第二实施方式的变形例》
使用图16，对作为该发明所涉及的电路模块的第二实施方式的电路模块100A的各种变形例进行说明。其中，在各变形例的构成要素中，对于与电路模块100A相同的构成要素的说明，有时省略或者简化。
＜第一以及第二变形例＞
使用图16，对电路模块100A的第一以及第二变形例进行说明。图16(A)是用于对电路模块100A的第一变形例进行说明的、相当于图3的放大剖面图。该第一变形例相当于电路模块100的第八变形例。在图16(A)所示的第一变形例中，树脂膜60除了第一树脂膜60a以及环状的第二树脂膜60b之外，还包括环状的第三树脂膜60c。
第一树脂膜60a和环状的第二树脂膜60b通过环状的第三树脂膜60c连接。另外，环状的第三树脂膜60c进入到环状的凹部D1。在这种情况下，在面S5的外周与面S7的内周之间也存在第一间隙C1。
此外，第三树脂膜60c的厚度只要是在第三树脂膜60c进入到凹部D1的状态出现第一间隙C1的厚度即可。即，第三树脂膜60c的厚度无需比第一树脂膜60a的厚度以及第二树脂膜60b的厚度薄。
另外，在第一变形例中，在环状的第二树脂膜60b与第二树脂层90的面S10的内周之间也设置有环状的凹部，环状的树脂膜进入到该凹部。然而，如图16(B)的放大剖面图所示的电路模块100A的第二变形例那样，环状的第二树脂膜60b也可以配置为与第二树脂层90的面S10的内周接触。即，上述的结构不是必需的。该第二变形例相当于电路模块100的第九变形例。
在图16(B)所示的第二变形例中，第二树脂膜60b的面S7与第一树脂膜60a的面S5相比，距第二树脂层90的面S9的高度变低。该情况下，在形成导体膜50后将电路模块100A从赋予了粘接层AL的基台BL剥离时，抑制多余的导体膜50s附着到电路模块100A。
此外，在电路模块100A中，除了上述以外以外，还应用相当于电路模块100的第一至第七变形例以及第十变形例的变形例。
(电路模块的第三实施方式)
使用图17至图19，对作为该发明所涉及的电路模块的第三实施方式的电路模块100B的结构以及其特征进行说明。其中，在电路模块100B的构成要素中，对于与电路模块100A相同的构成要素的说明，有时省略或者简化。
图17是电路模块100B的俯视图(仰视图)。图18是以图17所示的包含X3－X3线的面切断电路模块100B的情况下的向视剖面图。图19是将图18所示的电路模块100B的向视剖面图的主要部分放大的剖面图。其中，图17不是剖面图，但为了容易理解构成部件，将一部分的结构部件全面涂覆来图示。
电路模块100B如电路模块100A那样具备第二电子部件70、多个导通孔导体80以及第二树脂层90。第二电子部件70、多个导通孔导体80以及第二树脂层90与电路模块100A同样地也包括连接关系以及密封关系，所以省略对于每个的说明。导体膜50与电路模块100A同样地设置在第一树脂层40的外表面上、侧面S3上、面S10上以及面S9的外周附近上。
另一方面，电路模块100B不具备树脂膜60(第一树脂膜60a以及第二树脂膜60b)。代替地，第二树脂层90在作为虚拟面的面S9上具备凸部91。换言之，凸部91是第二树脂层90的一部分。凸部91包括第一凸部91a和环状的第二凸部91b。第一凸部91a具有与面S9对置的面S11。第二凸部91b具有与面S9对置的面S12。
即，电路模块100B的第二树脂层90可以视为电路模块100A中的树脂膜60和第二树脂层90由相同材料一体成形的层。
多个外部电极B1被配置为在第二树脂层90的面S9的法线方向上的俯视面(从电路模块100B的下面侧俯面)上，在第一凸部91a的面S11的外周的内侧且从面S11露出(参照图17)。另外，环状的第二凸部91b在第二树脂层90的面S9的外周的内侧与面S10分离配置。
而且，第一凸部91a和第二凸部91b被配置为在第一凸部91a的面S11的外周与第二凸部91b的面S12的内周之间存在第二间隙C2(参照图19)。
在电路模块100B中，也考虑在制造工序中第二树脂层90相对于基台BL倾斜的情况。即使在该情况下，第二间隙C2的内壁(连接面S9和面S11的面、面S9以及连接面S9和面S12的面)也未被赋予前述的多余的导体膜50s。因此，避免将电路模块100B从基台BL剥离后外部电极B1与导体膜50通过多余的导体膜50s连接。
即，即使是电路模块100B，也能够抑制设置在第一树脂层40的外表面上、侧面S3上、面S10上以及面S9的外周附近上的导体膜50与信号电极产生短路。
《电路模块的第三实施方式的变形例》
使用图20，对作为该发明所涉及的电路模块的第三实施方式的电路模块100B的变形例进行说明。其中，在各变形例的构成要素中，对于与电路模块100B相同的构成要素的说明，有时省略或者简化。
图20是用于对电路模块100B的变形例进行说明的、相当于图3的放大剖面图。该变形例相当于电路模块100的第四变形例的变形例。如该变形例那样，环状的第二凸部91b也可以配置为与第二树脂层90的面S10的内周接触。
在图20所示的变形例中，第二凸部91b的面S12与第一凸部91a的面S11相比，距第二树脂层90的面S9的高度变低。在该情况下，在形成导体膜50后将电路模块100B从赋予了粘接层AL的基台BL剥离时，抑制多余的导体膜50s附着到电路模块100B。
此外，在电路模块100B中，除了上述以外，还应用相当于电路模块100的第一至第三变形例、第五以及第六变形例和第十变形例的变形例。
其中，本次公开的上述实施方式在全部的点上是例示性的，并不是限定性的。本发明的范围如权利要求书所示，包括与权利要求书等同的含义以及范围内的全部变更。
附图标记的说明
1…绝缘体层，2…内部导体，2a…图案导体，2b…导通孔导体，3、4、5…焊盘，10…基板，20、30…第一电子部件，40…第一树脂层，50…导体膜，60…树脂膜，60a…第一树脂膜，60b…第二树脂膜，100…电路模块，200…电路模块，205…基材，210…基板，220…电子部件，240…树脂层，B1…外部电极，B2、B3…连接部件，C1…第一间隙，S1…一个主面，S2…另一个主面，S3…侧面，S4、S5、S6、S7、S8、S9、S10、S11、S12…面。

Claims (5)

1.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，配置于上述基板的一个主面；
第一树脂层，设置于上述一个主面，并密封上述第一电子部件；
多个外部电极，设置于上述基板的另一个主面，并包括接地电极；
导体膜，至少设置于上述第一树脂层的外表面上和上述基板的侧面，并经由上述多个内部导体中的至少一个内部导体与上述接地电极连接；以及
树脂膜，
上述树脂膜包括：第一树脂膜，设置于上述另一个主面；以及环状的第二树脂膜，在上述基板的平面方向上比上述第一树脂膜靠近外侧且设置于上述另一个主面，
上述多个外部电极被配置为从上述第一树脂膜露出，
上述第二树脂膜与上述第一树脂膜空开间隔配置。
2.根据权利要求1所述的电路模块，其中，
上述第二树脂膜的内周呈倒锥状态。
3.根据权利要求1或者2所述的电路模块，其中，
上述树脂膜还包括第三树脂膜，
上述第一树脂膜和上述第二树脂膜通过上述第三树脂膜连接。
4.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，配置于上述基板的一个主面；
第二电子部件，配置于上述基板的另一个主面；
多个导通孔导体，与上述基板的上述另一个主面连接；
第一树脂层，设置于上述一个主面，并密封上述第一电子部件；
第二树脂层，设置于上述另一个主面，并密封上述第二电子部件和上述多个导通孔导体；
多个外部电极，设置于上述第二树脂层，并包括接地电极；
导体膜，至少设置于上述第一树脂层的外表面上、上述基板的侧面以及上述第二树脂层的侧面，并经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接；以及
树脂膜，
上述树脂膜包括：第一树脂膜，设置于上述第二树脂层；以及环状的第二树脂膜，在上述基板的平面方向上比上述第一树脂膜靠近外侧且设置于上述第二树脂层，
上述多个外部电极被配置为从上述第一树脂膜露出，
上述第二树脂膜与上述第一树脂膜空开间隔配置。
5.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，配置于上述基板的一个主面；
第二电子部件，配置于上述基板的另一个主面；
多个导通孔导体，与上述基板的上述另一个主面连接；
第一树脂层，设置于上述一个主面，并密封上述第一电子部件；
第二树脂层，设置于上述另一个主面，并密封上述第二电子部件和上述多个导通孔导体；
多个外部电极，设置于上述第二树脂层，并包括接地电极；以及
导体膜，至少设置于上述第一树脂层的外表面上、上述基板的侧面以及上述第二树脂层的侧面，并经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接，
上述多个外部电极被配置为从上述第二树脂层露出，
在上述第二树脂层的表面形成有：第一凸部；以及第二凸部，在上述基板的平面方向的外侧与上述第一凸部空开间隔设置。
CN201880070817.2A 2017-11-02 2018-10-31 电路模块 Active CN111295749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-213149 2017-11-02
JP2017213149 2017-11-02
PCT/JP2018/040531 WO2019088174A1 (ja) 2017-11-02 2018-10-31 回路モジュール

Publications (2)

Publication Number Publication Date
CN111295749A CN111295749A (zh) 2020-06-16
CN111295749B true CN111295749B (zh) 2023-04-18

Family

ID=66333541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070817.2A Active CN111295749B (zh) 2017-11-02 2018-10-31 电路模块

Country Status (4)

Country Link
US (1) US11076484B2 (zh)
JP (1) JP7004003B2 (zh)
CN (1) CN111295749B (zh)
WO (1) WO2019088174A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060164A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 電子部品モジュール
FR3117302B1 (fr) * 2020-12-03 2022-11-11 Thales Sa Module électronique et procédé de fabrication associé

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
CN101874429A (zh) * 2007-11-30 2010-10-27 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
CN102498755A (zh) * 2009-09-11 2012-06-13 株式会社村田制作所 电子元器件模块及其制造方法
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP4614818B2 (ja) * 2005-05-09 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
CN103025137A (zh) 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP5983426B2 (ja) * 2013-01-22 2016-08-31 株式会社村田製作所 モジュール基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
CN101874429A (zh) * 2007-11-30 2010-10-27 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
CN102498755A (zh) * 2009-09-11 2012-06-13 株式会社村田制作所 电子元器件模块及其制造方法
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20200260581A1 (en) 2020-08-13
JP7004003B2 (ja) 2022-01-21
US11076484B2 (en) 2021-07-27
WO2019088174A1 (ja) 2019-05-09
JPWO2019088174A1 (ja) 2020-11-12
CN111295749A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US7198987B1 (en) Overmolded semiconductor package with an integrated EMI and RFI shield
US20120020039A1 (en) Surface-mounted shielded multicomponent assembly
US20100213599A1 (en) Semiconductor device and manufacturing method thereof
US20130252380A1 (en) Method for fabricating packaging structure having embedded semiconductor element
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
KR20010060343A (ko) 반도체 장치 및 반도체 장치 제조 방법
CN101548378A (zh) 半导体器件及其制造方法
CN111295749B (zh) 电路模块
CN105897218A (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构
US20170073221A1 (en) Semiconductor device package and method of manufacturing the same
CN111627869A (zh) 布线结构及其制造方法
US11521906B2 (en) Circuit module
US20060284290A1 (en) Chip-package structure and fabrication process thereof
US10750609B2 (en) Structure and method for mounting shielded module on printed wiring board, and shielded module
US11309237B2 (en) Semiconductor package with wettable slot structures
KR20180012171A (ko) 반도체 장치 및 이의 제조 방법
JP6328741B2 (ja) 半導体装置
CN220065432U (zh) 电子部件封装
CN111696928B (zh) 半导体封装结构及其制造方法
CN221080016U (zh) 集成电路封装产品
WO2022065395A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
KR100593763B1 (ko) 회로 장치
CN114005795A (zh) 电子封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant