CN103025137A - 电子部件模块及其制造方法 - Google Patents

电子部件模块及其制造方法 Download PDF

Info

Publication number
CN103025137A
CN103025137A CN2011102883797A CN201110288379A CN103025137A CN 103025137 A CN103025137 A CN 103025137A CN 2011102883797 A CN2011102883797 A CN 2011102883797A CN 201110288379 A CN201110288379 A CN 201110288379A CN 103025137 A CN103025137 A CN 103025137A
Authority
CN
China
Prior art keywords
electronic component
component module
substrate
spatial portion
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102883797A
Other languages
English (en)
Inventor
笠島多聞
白石一雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Magnetics HK Ltd
Original Assignee
SAE Magnetics HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd filed Critical SAE Magnetics HK Ltd
Priority to CN2011102883797A priority Critical patent/CN103025137A/zh
Priority to JP2011220568A priority patent/JP2013074289A/ja
Priority to US13/278,450 priority patent/US8735736B2/en
Priority to EP11191517.9A priority patent/EP2573811A3/en
Publication of CN103025137A publication Critical patent/CN103025137A/zh
Priority to JP2015139631A priority patent/JP5951863B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

本发明解决电子部件模块的电磁波屏蔽效果和制造效率低下的问题。本发明的电子部件模块具有：基板、安装于该基板的电子部件安装面上的电子部件、在基板的电子部件安装面上覆盖电子部件的绝缘体、以及覆盖绝缘体外表面和基板侧面且通过化学镀层形成的金属膜；其中，上述基板在该基板的电子部件安装面相反侧的面的周围，设置有具有朝向该基板内部的空间的空间部；上述金属膜至少除了在上述空间部内位于基板的电子部件安装面的垂直面上的位置以外，完全覆盖电子部件模块的至少一个侧面。

Description

电子部件模块及其制造方法
技术领域
本发明涉及电子部件模块，特别涉及带有电磁波屏蔽的电子部件模块。并且涉及电子部件模块的制造方法。 
背景技术
为了应对电磁波的干扰，即，为了防止电子部件发生电磁波泄漏和阻止电磁波侵入电子部件等，用电磁波屏蔽覆盖电子部件周围。例如，专利文献1公开了一种用安装在基板上的金属帽来覆盖安装于基板上的半导体芯片周围的技术。此外，专利文献2公开了一种用通过电镀形成的金属膜来覆盖安装于基板上的半导体芯片的周围以及深入特定深度的部分基板的技术。此外，专利文献3公开了一种用金属帽来覆盖被设置在基板上的半导体芯片周囲和基板周围即侧面的技术。 
　　专利文献1:日本专利特开2003-142626号公报 
　　专利文献2:日本专利特开2006-332255号公报
　　专利文献3:日本专利特开2002-208651号公报
 发明内容
但是，上述用电磁波屏蔽对电子部件进行覆盖的技术存在以下缺点。首先，在上述专利文献1、2的技术中，虽然用电磁波屏蔽覆盖了基板上的半导体芯片周围，但是基板的所有或部分侧面并未被电磁波屏蔽覆盖。因此，会产生电磁波屏蔽对电子部件模块效果差的问题。
并且，在上述专利文献3的技术中，虽然用电磁波屏蔽覆盖到了基板侧面，但是存在电子部件模块自身的制造效率降低的问题。也就是说，根据专利文献3的技术必须按照以下步骤进行制造：制造各个电子部件模块，之后安装覆盖其上表面以及侧面的金属帽；因此，不能对多个电子部件模块进行集中制造，产生制造效率降低的问题。 
因此，本发明的目的在于提供一种能够解决上述问题即能够解决电磁波屏蔽效果降低和制造效率降低的电子部件模块，以及其制造方法。 
为了达到上述目的，本发明第一实施方式的电子部件模块具有：基板、安装于该基板的电子部件安装面上的电子部件、在上述基板的电子部件安装面上覆盖上述电子部件的绝缘体、以及覆盖上述绝缘体外表面和上述基板侧面且通过化学镀层形成的金属膜，其中，采用以下结构， 
上述基板在该基板的上述电子部件安装面的相反侧的面的周围设置有空间部，该空间部具有朝向该基板内部的空间；
上述金属膜至少除了在上述空间部内位于上述基板的上述电子部件安装面的垂直面上的位置以外，完全覆盖上述电子部件模块的至少一个侧面。
并且，上述电子部件模块采用以下结构， 
上述金属膜除了形成上述空间部的位置以外，完全覆盖上述电子部件模块的至少一个侧面。
并且，上述电子部件模块采用以下结构， 
上述空间部形成在上述基板的上述电子部件安装面相反侧的面的整个周围；
上述金属膜完全覆盖上述电子部件模块的所有侧面。
并且，上述电子部件模块采用以下结构， 
上述空间部呈错层台阶状。
并且，上述电子部件模块采用以下结构， 
呈上述错层台阶状的上述空间部，在上述基板的厚度方向上的高度为5μm~50μm、深度为50μm以上。
根据具有上述结构的本发明，由于容易发生电磁波泄漏或容易受到电磁波影响的电子模块的整个侧面被金属膜覆盖，因此，能够提高电子部件模块的电磁波屏蔽效果。而且，在制造过程中，即使是在将构成电子部件模块的基板的电子部件安装面的相反侧的面配置在特定片材构件上的状态下，形成金属膜，由于在被配置在该片材构件上的面的周围形成有空间部，因此能够抑制在空间部内形成金属膜。因此，能够抑制形成在电子部件模块的至少一个侧面的金属膜与片材构件连接。从而能够容易地进行将片材构件从电子部件模块剥离的操作，能够实现制造效率的提高。 
并且，本发明其它实施方式的电子部件模块的制造方法包括： 
在基板的电子部件安装面上安装电子部件，
在上述基板的上述电子部件安装面上用绝缘体覆盖上述电子部件，
在上述基板安装在特定片材构件上的状态下，保留该片材构件的至少一部分，切割成1个电子部件模块或多个电子部件模块群，
用通过化学镀层形成的金属膜来覆盖上述绝缘体外表面和上述基板侧面，同时，
在上述基板安装在上述特定片材构件上之前，在被切割成了上述电子部件模块或上述电子部件模块群的状态下，在上述基板的上述电子部件安装面的相反侧的面的周围的至少一部分，设置具有朝向该基板内部的空间的空间部。
并且，上述电子部件模块的制造方法中采用以下结构： 
在用上述金属膜进行覆盖的工序中，至少除了在上述空间部内位于上述基板的上述电子部件安装面的垂直面上的位置以外，用金属膜完全覆盖上述电子部件模块的至少一个侧面。
并且，上述电子部件模块的制造方法中采用以下结构： 
在用上述金属膜进行覆盖的工序中，除了形成上述空间部的位置之外，上述金属膜完全覆盖上述电子部件模块的至少一个侧面。
并且，上述电子部件模块的制造方法中采用以下结构： 
在设置上述空间部的工序中，上述基板的上述电子部件安装面相反侧的面的整个周围，设置具有朝向该基板内部的空间的空间部，
在用上述金属膜进行覆盖的工序中，用金属膜完全覆盖上述电子部件模块的所有侧面。
并且，上述电子部件模块的制造方法中采用以下结构： 
在设置上述空间部的工序中，上述空间部呈错层台阶状，并且上述空间部，在上述基板的厚度方向上的高度为5μm~50μm、深度为50μm以上。
并且，上述电子部件模块的制造方法中采用以下结构： 
用上述金属膜进行覆盖后，在位于上述特定片材相反侧的且被上述金属膜覆盖的面上，安装可耐受特定回流焊接温度(reflow)的其它片材，同时，从上述基板的上述电子部件安装面相反侧的面上剥下上述特定片材，
然后，在特定的端子上涂布焊药，进行回流焊接(solder reflow)，在上述特定的端子上形成焊锡凸块(solder bump)，该特定的端子预先设置在上述基板的上述电子部件安装面相反侧的面上。
本发明通过以上结构，能够提高电子部件模块的电磁波屏蔽效果，同时提高制造效率。 
附图说明
　　图1是本发明实施方式1的电子部件模块的制造步骤流程图。 
　　图2A是本发明实施方式1的电子部件模块的各制造工序的状态示意图。 
　　图2B是本发明实施方式1的电子部件模块的各制造工序的状态示意图，是图2A的后续图。 
　　图2C是本发明实施方式1的电子部件模块的各制造工序的状态示意图，是图3B的后续图。 
　　图3A是在本发明实施方式1的电子部件模块的各制造工序中图2A~图2C的A-A截面示意图。 
　　图3B是在本发明实施方式1的电子部件模块的各制造工序中图2A~图2C的A-A截面示意图，是图3A的后续图。 
　　图3C是本发明实施方式1的电子部件模块的结构示意图，是图3B(b)的局部放大图。 
　　图4是制造作为本发明比较对象的电子部件模块的各工序的状态示意图。 
　　图5是本发明实施方式1的电子部件模块的结构示意图。 
　　图6是本发明实施方式2的电子部件模块的制造步骤流程图。 
　　图7A是本发明实施方式2的电子部件模块的各制造工序的状态示意图。 
　　图7B是本发明实施方式2的电子部件模块的各制造工序的状态示意图，是图7A的后续图。 
　　图7C是本发明实施方式2的电子部件模块的各制造工序的状态示意图，是图7B的后续图。 
　　图8A是在本发明实施方式2的电子部件模块的各制造工序中图7A~图7C的B-B截面的示意图。 
　　图8B是在本发明实施方式2的电子部件模块的各制造工序中图7A~图7C的B-B截面的示意图，是图8A的后续图。 
　　图9是本发明实施方式2的电子部件模块的结构示意图。 
　　图10是本发明实施方式3的电子部件模块的制造步骤流程图。 
　　图11是本发明实施方式3的电子部件模块的各生产工序的状态示意图。 
　　图12是在本发明实施方式3的电子部件模块的各生产工序中图7的C-C截面的示意图。 
具体实施方式
　＜实施方式1＞ 
参照图1~图5对本发明的第1实施方式进行说明。图1是本实施方式的电子部件模块的制造步骤流程图。图2A~图3C是本实施方式的电子部件模块的各制造工序的状态示意图。图4是制造作为本发明比较对象的电子部件模块的各工序的状态示意图。图5是本实施方式的电子部件模块的结构示意图。
以下，参照图1~图4对本实施方式的电子部件模块的制造方法进行说明。图2A~图2C是基板20的俯视图。图3A~图3C是基板20的侧视图，表示图2A~图2C的A-A线截面图。并且，图5表示本实施方式的电子部件模块的结构。应予说明，本实施方式的电子部件模块是用绝缘体对安装于基板上的电子部件进行铸模(mold)，对其周围进行电磁波屏蔽的结构。 
首先，如图2A(a)和图3A(a)所示，将形成有多个连接端子21的基板20安装在具有粘附性的第一片材11上(步骤S1)。此时，端子将连接端子形成面相反侧的面即电子部件安装面安装在第一片材11上，该连接端子形成面是在基板20上形成有连接端子21的面。 
其中，上述基板20为例如环氧玻璃基板或氧化铝基板等印刷基板。而且，基板20的尺寸为能够纵横形成12个×12个即合计为144个电子部件模块100的大小，连接端子21与各电子部件模块100相对应地，形成在一个面(连接端子形成面)上，并且，安装电子部件的导体图案(導体パターン)形成在另一个面(电子部件安装面)上。应予说明，使各电子部件模块100以例如间隔100μm~300μm的间距，来分别形成上述连接端子21和导体图案。其中，在图2和图3中，只图示了基板20的一部分，并且也只图示了连接端子21的一部分。此外，基板20的大小不限定于上述大小。 
并且，上述第一片材11例如为UV片材，但只要是具有粘附性可固定基板20的片材，则可使用任何片材。应予说明，第一片材11的粘附力为能够将已固定的基板20简单剥下的程度，并且，赋予片材粘附力的粘着材料只要是难以被后述的电镀液腐蚀的粘着材料即可。后述的第二片材12也具有与第一片材11相同的结构。 
接着，如图2A(b)和图3A(b)所示，在固定于第一片材11上的基板20的连接端子形成面上，形成具有特定深度的格子状的沟22(步骤S2)。如下所述，该沟22位于电子部件模块100的基板20的连接端子形成面的外周部分，具有相对于电子部件模块100的侧面朝向内部的呈错层台阶状的空间部22’(参照图5)。 
例如，在基板20的连接端子形成面上形成光刻胶，部分除去该光刻胶来形成沟图案，通过蚀刻形成上述沟22。而且，沟22的深度，即，在基板20厚度方向上的沟22的高度例如为5μm。但是，沟22的高度不限定为5μm，可为任何高度，但最好根据光刻胶的厚度不同而为16μm、32μm、48μm、50μm，即高度为5μm~50μm。应予说明，其理由如下所述。 
上述沟22的宽度取决于光刻胶沟图案的宽度，但如下所述，沟22的宽度是从电子部件模块100的外周向该电子部件模块100内侧深入的特定长度(深度)。例如，可以从电子部件模块100的外周向内侧深入50μm以上100μm以下，来形成沟22的宽度。因此，在隔着沟22而相互邻接的各电子部件模块100的间隔为100μm~300μm的情况下，考虑到从各电子部件模块100的外周向内侧深入而形成的空间部22’的长度(深度)，则沟22的宽度必须比上述间隔大2×50μm~2×100μm，例如为200μm~500μm。应予说明，沟22的宽度为上述值的理由如后所述。 
此外，在上述说明中通过阻焊工序(solder resist process)形成沟22，但也可以用机夹刀进行切削加工来形成，也可以用其他任何方法形成。 
接着，如图3A(c)所示，将固定于第一片材11上的基板20从该第一片材11上剥离并拆下(步骤S3)。然后，如图2A(c)和图3A(d)所示，将基板20的连接端子形成面即形成有上述沟22的沟形成面粘贴安装在与第一片材11同样具有粘附性的第二片材12上(步骤S4)。即，将基板20翻过来使沟形成面位于下侧，将第二片材12固定于沟形成面上。应予说明，第二片材12也可以直接使用第一片材11。 
接着，如图2B(a)和图3A(e)所示，在基板20的沟形成面相反侧的面即电子部件安装面上安装电子部件(步骤S5)。此时，分别在与各电子部件模块相对应的位置安装电子部件，形成多个电路。由此，形成多个电子部件模块100的集合体。 
接着，如图2B(b)和图3A(f)所示，用绝缘树脂对基板20的电子部件安装面进行传递成形(transfer molding)，形成平板状的铸模部30(步骤S6)。作为铸模方法，例如采用镶嵌树脂成形进行。应予说明，绝缘树脂只要为绝缘体，可为任何材料。 
接着，如图2B(c)和图3B(a)所示，从模具部30上方对各电子部件模块之间进行切削，来切断形成有铸模部30的电子部件模块100的集合体(步骤S7)。此时，切削部分23的深度为切断铸模部30和基板20的深度，但是延伸至保留有部分第二片材12的具有特定厚度的位置。即，虽然电子部件模块100被切割成单个模块，但第二片材12并未被完全切断，呈厚度方向的一部分被保留下来的状态。由此，即使在电子部件模块100被切割成单个模块之后，由于电子部件模块100以被固定在一块第二片材12的状态相互连接，因此，容易进行之后的搬运。 
并且，切削部分23的宽度根据预先设定的各电子部件模块100之间的间距而设定，为100μm以上、300μm以下。此时，如上所述，用宽度小于该沟22的宽度的刀齿对形成在基板20的沟形成面(连接端子形成面)的格子状的沟22的位置进行切削。由此，沟22的宽度大于切削位置23的宽度，因此，在构成各电子部件模块100的基板20的沟形成面上，沟22的宽度方向上的两端部分形成了错层台阶状的空间部22’(参照图3C)。具体地，所形成的电子部件模块100的沟形成面侧的外周是从电子部件模块100侧面的外周向内侧切除50μm~100μm，形成错层台阶状的空间部22’。而且，错层台阶状的空间部22’的高度为沟22的深度(高度)即5μm~50μm。 
接着，如图2C(a)和图3B(b)所示，将固定于第二片材12上的多个电子部件模块100浸渍在化学镀液中，在被切断了的电子部件模块100的外露面，即，在铸模部30的外表面和基板20的侧面上，形成导电性的金属膜40(步骤S18)。由此，在各电子部件模块100的所有外表面上(除了基板20的连接端子形成面之外)，能够形成由金属膜40形成的电磁波屏蔽，从而能够实现防磁漏效果和磁屏蔽效果的提高。 
并且，在本发明中，空间部22’形成在电子部件模块100与第二片材12的安装面外周，因此，形成该空间部22’的位置没有形成金属膜40，电子部件模块100与第二片材12之间没有通过金属膜40连接。 
其中，图3C表示图3B(b)的局部放大图。如该图所示，即使是在进行了电镀处理的情况下，金属膜40也无法深入具有微小间隙的空间部22’中，上述空间部22’形成在电子部件模块100与第二片材12的粘着面外周。特别地，通过使空间部22’的高度为5μm以上50μm以下，使其深度为50μm以上100μm以下，可以使因电镀液中含有的还原剂的氧化作用而释放出的电子不进入空间部22’，并能够有效抑制通过化学镀而形成的金属膜40附着在空间部22’内。 
此外，空间部22’的高度不足5μm时，由于固定基板20的第二片材12的挠曲等，该第二片材与基板20之间可能会因电镀而发生连接。因此，从第二片材12上取下电子部件模块100时，有时会因电镀而形成毛刺，因而不优选。另一方面，在空间部22’的高度超过50μm的情况下，电子部件模块100自身的高度变高，无法实现薄型化，因而不优选。并且，可能导致电镀液进入空间部22’进行润滑，从而导致沟内部也被电镀，因而不优选。应予说明，上述说明是对形成各种高度的空间部22’进行实验而得出的结果。 
并且，在空间部22’的深度不足50μm的情况下，无法充分形成空间，因电镀液中含有的还原剂的氧化作用而释放出的电子容易进入，因此，可能会附着化学镀层，而不优选。如果深度为50μm以上，则电子难以进入而不会附着化学镀层，因此，宽度能够任意增大。但是，由于空间部22’错层台阶状的位置区域变大，因此会发生带有屏蔽的电子部件的面积变大的问题。因此，空间部22’的深度优选为50μm以上100μm以下。应予说明，上述说明是对制造空间部22’深度为50μm~100μm且间隔为10μm的产品进行实验而得出的结果。 
此外，如上述所述，为了将电子部件模块100切割成单个模块而进行切削时，切削部分23的宽度优选为100μm以上、300μm以下。虽然各电子部件模块100相互邻接而形成在第二片材12上，但通过形成具有上述宽度的切削部分23，从而能够通过化学镀层在邻接的各电子部件模块100的各侧面上确实地形成金属层40。反之，在切削部分23的宽度不足100μm的情况下，可能无法在期望形成化学镀层的位置形成化学镀层，在切削部分23的宽度超过300μm的情况下，存在获取的电子部件模块100个数减少的问题。 
其中，图3C表示在形成空间部22’的位置未完全形成金属膜40的状态，但在空间部22’内的局部可形成有金属膜40。此时，金属层40只要不形成在以下位置即可：至少是空间部22’内位于基板20的连接端子形成面上的位置、特别是位于电子部件安装面的垂直面上的位置即基板20与第二片材12的接触位置。可通过以下方法实现：如上所述设置空间部22’，特别地，使该空间部22’的高度和深度为上述范围。 
此外，空间部22’不限定于上述错层台阶状。例如，空间部22’的形状可为楔形等任何形状，只要至少能在第二片材12与基板20的接触位置周围形成空间即可。应予说明，空间部22’的形状取决于沟22宽度方向的两端部分的形状。 
然后，如图2C(b)和图3B(c)所示，从第二片材12上将各电子部件模块100剥离并拆下(步骤S9)。此时，如上所述，电子部件模块100的基板20与第二片材12之间并不会通过金属膜40相连接，因此，能够容易将各电子部件模块100从第二片材12拆下。 
这里，参照图4对用于与本发明作对比的其它电子部件模块和其制造方法进行说明。首先，如图4(a)所示，将第二片材312固定在基板320上，将电子部件331安装在该基板320的电子部件安装面上，在其上层形成铸模部330。但是，在此，在基板320的连接端子形成面上没有形成上述沟22。 
接着，如图4(b)所示，对电子部件模块300之间进行切削，以将电子部件模块300切割成单个模块。此时，由于切削部分323并未穿通第二片材312，因此该第二片材312没有被切断，并且呈厚度方向上的部分第二片材312被保留的状态。 
之后，进行化学镀层，则如图4(c)所示，在被切割了的电子部件模块300的外露面上形成导电性的金属膜340。此时，在电子部件模块300的基板320与第二片材312的接触部分上形成金属膜340，因此，电子部件模块300的基板320与第二片材312通过该金属膜340相连接。因此，从第二片材312上拆下电子部件模块300时，必须切断该电子部件模块300的基板320的电子部件安装面侧的边缘部，这样不仅操作费事，而且有时会因金属膜340的切断而生成毛刺。 
与之相对，在本发明中，如上所述，通过设置空间部22’，能够使电子部件模块100的基板20与第二片材12不通过金属膜40连接，从而能够容易从第二片材12上拆下各电子部件模块100。因此能够实现制造效率的提高。并且，如图5所示，除了形成空间部22’的位置以外，通过上述方法制造出的电子部件模块100的所有侧面几乎完全被金属膜40覆盖，能够实现防磁漏效果和磁屏蔽效果的提高。 
应予说明，上述说明中参照的附图概略地表示了电子部件模块100的制造方法，各结构形状和尺寸比率不限定于图示的内容。并且也同样适用于以下其它实施方式中所参照的附图。 
　＜实施方式2＞ 
参照图6~图9对本发明第2实施方式进行说明。图6是本实施方式的电子部件模块的制造步骤流程图。图7A~图8B是本实施方式的电子部件模块的各制造工序的状态示意图。图9是本实施方式的电子部件模块的结构示意图。
以下，参照图6~图8对本实施方式的电子部件模块的制造方法进行说明。并且，图7A~图7C是基板20的俯视图。图8A~图8B是基板20的侧视图，表示图7A~图7C的B－B线截面图。并且，图9表示本实施方式的电子部件模块的结构。应予说明，虽然本实施方式的电子部件模块采用的结构与上述实施方式1中制造的电子部件模块的结构几乎相同，但具有以下不同点：电磁波屏蔽并未覆盖电子部件模块200的所有侧面，而是仅覆盖了部分侧面。 
首先，如图7A(a)和图8A(a)所示，将形成有多个连接端子21的基板20安装在具有粘附性的第一片材11上(步骤S11)。此时，将基板20的连接端子形成面相反侧的面即电子部件安装面安装在第一片材11上，上述连接端子形成面是形成有连接端子21的面。应予说明，基板20等的结构与上述实施方式1中说明的结构相同。 
接着，如图7A(b)和图8A(b)所示，在安装于第一片材11上的基板20的连接端子形成面上，形成具有特定深度的沟22(步骤S12)。此时，在本实施方式中形成直线状的沟22，而不是格子状的沟22。即，形成沟22以使空间部22’仅形成于2条边上，上述2条边在构成电子部件模块100的基板20的连接端子形成面上相向成对。应予说明，沟22的形成方法和形状、尺寸等与上述实施方式1相同。 
接着，如图8A(c)所示，将固定于第一片材11上的基板20从该第一片材11上剥离并拆下(步骤S13)。然后，如图7A(c)和图8A(d)所示，将基板20的连接端子形成面即形成有上述沟22的沟形成面粘贴安装在与第一片材11同样具有粘附性的第二片材12上(步骤S14)。即，将基板20翻过来使沟形成面位于下侧，将第二片材12固定在该沟形成面上。应予说明，第二片材12可直接使用第一片材11。 
接着，如图7B(a)和图8A(e)所示，将电子部件安装在基板20的沟形成面相反侧的面上即电子部件安装面上(步骤S15)。此时，在与各电子部件模块相对应的位置分别安装电子部件，形成多个电路。由此，形成多个电子部件模块100的集合体。 
接着，如图7B(b)和图8A(f)所示，用绝缘树脂对基板20的电子部件安装面进行传递成形，形成平板状的铸模部30(步骤S16)。作为铸模方法，例如采用镶嵌树脂成形进行。应予说明，绝缘树脂只要为绝缘体，则可采用任何材料。 
接着，如图7B(c)和图8B(a)所示，沿着沟22从铸模部30上方对相连的多个电子部件模块群200’之间进行切削，切断形成有铸模部30的电子部件模块100的集合体(步骤S17)。此时，切削部分23的深度是切断铸模部30和基板20的深度，但延伸至保留有部分第二片材12的具有特定厚度的位置。即，虽然电子部件模块群200分别被切断，但第二片材12并未被切断，在厚度方向上的部分片材被保留下来。 
这里，与上述说明相同，切削部分23的宽度小于沟22的宽度。由此，呈错层台阶状的空间部22’仅形成于2条边上，上述2条边在构成各电子部件模块200的基板20的沟形成面上相向成对。应予说明，空间部22’的尺寸与上述实施方式1的情况相同。 
接着，如图7C(a)和图8B(b)所示，如上所述，将固定于第二片材12上的电子部件模块群200’浸渍在化学镀液中，在电子部件模块群200’的外露面即铸模部30的外表面以及基板20的侧面上，形成导电性的金属膜40(步骤S18)。由此，除了基板20的连接端子形成面以外，能够在电子部件模块200的相向成对的2个侧面上，形成由金属膜40组成的电磁波屏蔽，从而能够实现防磁漏效果和磁屏蔽效果的提高。 
而且，在本发明中，由于在电子部件模块200与第二片材12的安装面的部分周围形成有空间部22’，因而在形成空间部22’的位置不会形成金属膜22’，不会通过金属膜40使电子部件模块200与第二片材12相连接。 
接着，如图7C(b)所示，为了从连接有多个电子部件模块200的电子部件模块群200’上，将各电子部件模块200切割成单个模块，沿与上述直线状的切削部分23正交的方向进行切削(步骤S19)(参照符号24)。此时，切削部分24的深度是切断铸模部30和基板20的深度，但延伸至保留有部分第二片材12的具有特定厚度的位置。 
之后，如图7C(c)和图8B(c)所示，从第二片材12上将各电子部件模块200剥离并拆下(步骤S20)。此时，如上所述，由于电子部件模块200的基板20与第二片材12之间并没有通过金属膜40连接，因此能够容易将各电子部件模块100从第二片材12上拆下。而且，如图9所示，除了形成空间部22’的位置之外，采用上述方法制造出的电子部件模块200的2个相向成对的侧面几乎完全被金属膜40覆盖，因此能够实现防磁漏效果和磁屏蔽效果的提高。 
应予说明，在上述说明中虽例举了以下情况，即，在外周呈矩形的电子部件模块200的相向成对的2个侧面上形成作为电磁波屏蔽的金属膜40，同时侧面形成有空间部22’，但也可以仅在至少1个侧面上形成金属膜40并形成空间部22’。例如，可以通过仅在与电子部件模块200的1个侧面相对应的位置上，形成上述沟22和进行电镀处理前的切削部分23，再进行电镀处理，形成仅覆盖1个侧面的金属膜40。 
　＜实施方式3＞ 
参照图10~图12对本发明第3实施方式进行说明。图10是本实施方式的电子部件模块的制造步骤流程图。图11~图12是本实施方式的电子部件模块的各制造工序的状态示意图。特别地，图11是基板20的俯视图，图12是基板20的侧视图，表示图11的C－C线截面图。
本实施方式的电子部件模块，是在上述实施方式1制造的电子部件模块100的基板20上形成的连接端子21上，形成有焊锡凸块的模块。应予说明，形成电子部件模块100的方法与实施方式1几乎相同，因此省略对其的说明，并对形成焊锡凸块的工序进行详细说明。 
首先，图11(a)和图12(a)表示进行了如实施方式1的图1的步骤8所述的化学镀层的状态。即，通过形成空间部22’，使单个的电子部件模块100形成不通过金属膜40与第二片材12连接的状态。在此状态下，将电子部件模块100从第二片材12拆下，从而制成电子部件模块100，但在本实施方式中，进一步在连接端子21上形成焊锡凸块电极50’。 
从上述图1的步骤8状态开始进行制造，如图11(b)和图12(b)所示，在形成于电子部件模块100上表面的金属膜40上方，即在电子部件模块100的第二片材12相反侧，安装具有耐热性和粘附性的第三片材13(步骤S31)。之后，如图11(c)和图12(c)所示，从电子部件模块100上将第二片材12剥离并拆下(步骤S32)。应予说明，图11(c)和图12(c)表示在图11(b)和图12(b)的状态下拆下第二片材12并将其上下颠倒的状态，多个电子部件模块100被固定并保持在第三片材13上。 
其中第三片材13只要具有可耐受回流焊接温度的耐热性和能够安装电子部件模块100的安装性即可，例如，使用マジックレジン(注册商标)。 
接着，如图12(d)所示，在构成各电子部件模块100的基板20的连接端子面上所形成的连接端子21上涂布焊药50(步骤S33)。例如，通过在基板20的连接端子面侧，在与连接端子21相对应的位置涂布掩膜，印刷焊药50，来进行涂布。但是，焊药50的涂布方法不限定于上述方法。 
接着，在将涂布了焊药50的电子部件模块100固定于第三片材13的状态下，进行回流焊接(步骤S34)。由此，能够在各电子部件模块100的各连接端子21上形成焊锡凸块电极50’。之后，将电子部件模块从第三片材13上拆下(步骤S35)。 
如上所述，将在电子部件模块100上形成焊锡凸块电极50’作为制造工序的最后一道工序，能够提高电子部件模块100的自身质量。即，在与本实施方式不同而是从制造工序的第一道工序开始就使用具有焊锡凸块电极的基板的情况下，由于各工序中存在焊锡凸块电极，从而可能发生焊锡凸块电极磨损等强度不足的问题，或者在进行化学镀层时，由于焊锡凸块电极的大小不同，从而可能导致电子进入空间部22’使不该电镀的位置被化学镀层。然而，如本实施方式所述，通过在一系列制造工序的最后一道工序中形成焊锡凸块电极50’，能够消除上述问题，提高产品质量。 
符号说明
11　第一片材
12　第二片材
13　第三片材
20　基板
21　连接端子
22、23　切削部分
22’　空间部
30　铸模部
31　电子部件
40　金属膜
50　焊药
50’　焊锡凸块电极
100、200　电子部件模块
200’　电子部件模块群。

Claims (11)

1. 一种电子部件模块，其具有：基板、安装于该基板的电子部件安装面上的电子部件、在所述基板的电子部件安装面上覆盖所述电子部件的绝缘体、以及覆盖所述绝缘体外表面和所述基板侧面且通过化学镀层形成的金属膜，其中，
所述基板在该基板的所述电子部件安装面相反侧的面的周围，设置有具有朝向该基板内部的空间的空间部；
所述金属膜至少除了在所述空间部内位于所述基板的所述电子部件安装面的垂直面上的位置以外，完全覆盖所述电子部件模块的至少一个侧面。
2. 如权利要求1所述的电子部件模块，其中，所述金属膜除了形成所述空间部的位置以外，完全覆盖所述电子部件模块的至少一个侧面。
3. 如权利要求2所述的电子部件模块，其中，
所述空间部形成在所述基板的所述电子部件安装面相反侧的面的整个周围；
所述金属膜完全覆盖所述电子部件模块的所有侧面。
4. 如权利要求1~3中任一项所述的电子部件模块，其中，所述空间部呈错层台阶状。
5. 如权利要求4所述的电子部件模块，其中，呈所述错层台阶状的所述空间部，在所述基板的厚度方向上的高度为5μm~50μm、深度为50μm以上。
6. 一种电子部件模块的制造方法，包括：
在基板的电子部件安装面上安装电子部件，
在所述基板的所述电子部件安装面上用绝缘体覆盖所述电子部件，
在所述基板被安装在特定片材构件上的状态下，保留该片材构件的至少一部分，切割成1个电子部件模块或多个电子部件模块群，
用通过化学镀层形成的金属膜来覆盖所述绝缘体外表面和所述基板侧面，同时
在将所述基板安装在所述特定片材构件上之前，在被切割成了所述电子部件模块或所述电子部件模块群的状态下，在所述基板的所述电子部件安装面相反侧的面的周围的至少一部分，设置具有朝向该基板内部的空间的空间部。
7. 如权利要求6所述的电子部件模块的制造方法，其中，在用所述金属膜进行覆盖的工序中，至少除了在所述空间部内位于所述基板的所述电子部件安装面的垂直面上的位置以外，用金属膜完全覆盖所述电子部件模块的至少一个侧面。
8. 如权利要求7所述的电子部件模块的制造方法，其中，在用所述金属膜进行覆盖的工序中，除了形成所述空间部的位置之外，所述金属膜完全覆盖所述电子部件模块的至少一个侧面。
9. 如权利要求6~8中任一项所述的电子部件模块的制造方法，其中，
在设置所述空间部的工序中，在所述基板的所述电子部件安装面相反侧的面的整个周围，设置具有朝向该基板内部的空间的所述空间部，
在用所述金属膜进行覆盖的工序中，用所述金属膜完全覆盖所述电子部件模块的所有侧面。
10. 如权利要求6~9中任一项所述的电子部件模块的制造方法，其中，在设置所述空间部的工序中，所述空间部形成错层台阶状，并且所述空间部在所述基板的厚度方向上的高度为5μm~50μm、深度为50μm以上。
11. 如权利要求6~10中任一项所述的电子部件模块的制造方法，其中， 
用所述金属膜进行覆盖后，在位于所述特定片材相反侧且被所述金属膜覆盖的面上，安装可耐受特定回流焊接温度的其它片材，同时，从所述基板的所述电子部件安装面相反侧的面上剥下所述特定片材，
然后，在特定的端子上涂布焊药，进行回流焊接，在所述特定的端子上形成焊锡凸块，所述特定的端子预先设置在所述基板的所述电子部件安装面相反侧的面上。
CN2011102883797A 2011-09-26 2011-09-26 电子部件模块及其制造方法 Pending CN103025137A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2011102883797A CN103025137A (zh) 2011-09-26 2011-09-26 电子部件模块及其制造方法
JP2011220568A JP2013074289A (ja) 2011-09-26 2011-10-05 電子部品モジュール及びその製造方法
US13/278,450 US8735736B2 (en) 2011-09-26 2011-10-21 Electronic component module and its manufacturing method
EP11191517.9A EP2573811A3 (en) 2011-09-26 2011-12-01 Electronic component module and its manufacturing method
JP2015139631A JP5951863B2 (ja) 2011-09-26 2015-07-13 電子部品モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102883797A CN103025137A (zh) 2011-09-26 2011-09-26 电子部件模块及其制造方法

Publications (1)

Publication Number Publication Date
CN103025137A true CN103025137A (zh) 2013-04-03

Family

ID=45346270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102883797A Pending CN103025137A (zh) 2011-09-26 2011-09-26 电子部件模块及其制造方法

Country Status (4)

Country Link
US (1) US8735736B2 (zh)
EP (1) EP2573811A3 (zh)
JP (2) JP2013074289A (zh)
CN (1) CN103025137A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
CN204632754U (zh) * 2015-03-18 2015-09-09 新科实业有限公司 电子部件模块
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
CN106163097B (zh) * 2016-08-31 2018-11-09 珠海市联健电子科技有限公司 一种防漏电的铝基板及其方法
CN110366763B (zh) * 2017-02-28 2023-02-28 株式会社村田制作所 层叠型电子部件和层叠型电子部件的制造方法
JP6974960B2 (ja) * 2017-04-21 2021-12-01 株式会社ディスコ 半導体パッケージの製造方法
JP7004003B2 (ja) 2017-11-02 2022-01-21 株式会社村田製作所 回路モジュール
JP2019087638A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP2019087639A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP7111514B2 (ja) 2018-06-08 2022-08-02 加賀Ｆｅｉ株式会社 電子部品モジュール
JPWO2021192341A1 (zh) * 2020-03-27 2021-09-30
WO2021192739A1 (ja) * 2020-03-27 2021-09-30 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600181A (en) * 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
JP2002208651A (ja) 2001-01-10 2002-07-26 Sumitomo Electric Ind Ltd 電子部品収納パッケージ用金属キャップおよびその製造方法
JP2003142626A (ja) 2001-11-05 2003-05-16 Nec Compound Semiconductor Devices Ltd 半導体パッケージ
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP4614278B2 (ja) 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US8220145B2 (en) * 2007-06-27 2012-07-17 Rf Micro Devices, Inc. Isolated conformal shielding
EP1764834B1 (en) * 2005-09-15 2009-03-04 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
EP2009692A1 (en) * 2007-06-29 2008-12-31 TDK Corporation Electronic module and fabrication method thereof
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器

Also Published As

Publication number Publication date
EP2573811A2 (en) 2013-03-27
JP2015195398A (ja) 2015-11-05
US20130075143A1 (en) 2013-03-28
US8735736B2 (en) 2014-05-27
EP2573811A3 (en) 2014-03-26
JP2013074289A (ja) 2013-04-22
JP5951863B2 (ja) 2016-07-13

Similar Documents

Publication Publication Date Title
CN103025137A (zh) 电子部件模块及其制造方法
CN106793589B (zh) 一种线路板槽底图形的制作方法
CN103391682B (zh) 具有台阶槽的pcb板的加工方法
CN102856484A (zh) 发光元件搭载用基板及led封装件
CN104716105A (zh) 半导体装置及其制造方法
CN104105350A (zh) 选择性电镍金的方法及pcb板、装置
JP2015170822A (ja) 半導体装置及びその製造方法
CN104219876A (zh) 电路板及其制作方法
CN104661446A (zh) 电路板加工方法
KR20160099870A (ko) Ｆｆｃ 케이블 및 회로필름 제조방법
EP2916630A1 (en) Substrate and method for producing substrate
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
CN102858092A (zh) 电路板及其制作方法
US9902006B2 (en) Apparatus for cleaning an electronic circuit board
CN102821548B (zh) 一种防止静电喷涂掉板的板边图形工具制作方法
CN110944454A (zh) 电路板生产工艺
CN102076175A (zh) 全板镀金板的制作工艺
KR20100095913A (ko) 작업효율이 개선된 메탈피시비용 메탈보드의 제조방법 및 그 메탈보드
CN103098565A (zh) 元器件内置基板
JP2011071368A (ja) 多数個取り配線基板
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
KR100934678B1 (ko) 회로 기판과 그 제조 방법
CN103313510A (zh) 电路板及电路板制作方法
JP5353954B2 (ja) 回路部材、及び半導体装置
US10181436B2 (en) Lead frame and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403