JP2019087638A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2019087638A
JP2019087638A JP2017214795A JP2017214795A JP2019087638A JP 2019087638 A JP2019087638 A JP 2019087638A JP 2017214795 A JP2017214795 A JP 2017214795A JP 2017214795 A JP2017214795 A JP 2017214795A JP 2019087638 A JP2019087638 A JP 2019087638A
Authority
JP
Japan
Prior art keywords
electronic component
noise suppression
suppression layer
electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017214795A
Other languages
English (en)
Inventor
大塚 博之
Hiroyuki Otsuka
博之 大塚
昭吾 鴻池
Shogo Konoike
昭吾 鴻池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2017214795A priority Critical patent/JP2019087638A/ja
Publication of JP2019087638A publication Critical patent/JP2019087638A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】ノイズ抑制層が設けられた電子部品封止体を有する電子装置を、比較的容易に、かつ、優れた生産性で形成することができる電子装置の製造方法を提供すること。【解決手段】本発明の電子装置の製造方法は、基板と電子部品と封止部とを有する電子部品封止体、配線、被覆部およびバンプを備え、封止部を被覆するノイズ抑制層が設けられた電子装置を製造する方法であり、電子部品封止連結体を準備する準備工程と、電子部品封止連結体を厚さ方向に切断して、電子部品封止体の側面が露出する凹部を設けることで、電子部品封止体を形成する切断工程と、電子部品封止体の上面および側面を被覆するノイズ抑制層を形成するノイズ抑制層形成工程と、被覆部が備える開口部で露出する配線に電気的に接続されたバンプを形成するバンプ形成工程と、凹部を厚さ方向に切断して電子装置に個片化することで、複数の電子装置を一括して得る個片化工程とを有する。【選択図】図4

Description

本発明は、電子装置の製造方法に関する。
従来、携帯電話、医療機器のように電磁波の影響を受けやすい電子部品や、半導体素子等の半導体電子部品、さらにはコンデンサー、コイル等の各種電子部品、またはこれらの電子部品を回路基板に実装された電子装置は、電磁波によるノイズの影響を軽減するため、これら電子部品または電子装置を、アルミやSUSのような金属カンシールドで封止するシールド方法が実施されてきた。
しかしながら、この金属カンシールドは、種類別に配置された部品集合体に対して施され、その影響で基板上の各部品の配置には制約があり、基板の設計自由度は、機能面からは必ずしも最良というわけではない。さらに、金属カンシールドにより部品集合体を封止することから、金属カンシールドと部品集合体との間に空間が生じるため、かかる部品集合体を備える電子機器の大型化を招くという問題があった。
そのため、かかる問題点を解消するために、基板上に配置された電子部品を封止材により封止された電子部品封止体の上面および側面を、金属薄膜層等で構成されるノイズ抑制層で被覆する方法が提案されている(例えば、特許文献1参照。)。
この方法では、上述のようにしてノイズ抑制層が設けられた電子部品封止体を形成した後、得られた電子部品封止体の下面側に、電子部品に電気的に接続された配線と、この配線の一部を被覆する被覆層と、配線に電気的に接続されたバンプとを設けることにより、ノイズ抑制層が設けられた電子部品封止体を有する電子装置が製造される。
しかしながら、かかる電子装置の製造方法では、上述の通り、電子部品封止体毎に、配線、被覆層およびバンプを形成する必要があり、電子部品を製造するための工程が煩雑となり、生産性が低いと言った問題があった。
特開2015−130484号公報
本発明の目的は、ノイズ抑制層が設けられた電子部品封止体を有する電子装置を、比較的容易に、かつ、優れた生産性で形成することができる電子装置の製造方法を提供することにある。
このような目的は、下記(1)〜(7)に記載の本発明により達成される。
(1) 基板と、該基板上に配置された電子部品と、前記電子部品を封止する封止部とを備える電子部品封止体、前記基板の下面側に形成された配線、前記基板の下面側に前記配線の一部が露出するように形成された、開口部を備える被覆部、および、前記開口部で露出する前記配線に電気的に接続されたバンプを備え、前記封止部の上面および側面を被覆するノイズ抑制層が設けられた電子装置の製造方法であって、
平板状をなすシート材と、該シート材上に配置された複数の前記電子部品と、前記電子部品が配置されている上面側に、前記シート材と前記電子部品とを覆うように封止して形成された前記封止部とを有し、前記シート材の下面側に形成された前記配線と、前記シート材の下面側に形成され、前記シート材および前記配線を覆う被覆部とが設けられた電子部品封止連結体を準備する準備工程と、
形成すべき前記電子部品封止体毎に対応するように、前記電子部品封止連結体を厚さ方向に切断して、前記電子部品封止体の前記側面が露出する凹部を設けることで、前記電子部品封止体を形成する切断工程と、
前記電子部品封止体の前記上面および前記側面を被覆する前記ノイズ抑制層を形成するノイズ抑制層形成工程と、
前記被覆部が備える前記開口部で露出する前記配線に電気的に接続された前記バンプを形成するバンプ形成工程と、
前記凹部を厚さ方向に切断して、前記被覆部を貫通させて前記電子装置に個片化することで、複数の前記電子装置を一括して得る個片化工程とを有することを特徴とする電子装置の製造方法。
(2) 前記ノイズ抑制層形成工程において、前記電子部品封止体の上面側に、絶縁層と、前記絶縁層に積層された前記ノイズ抑制層とを有する電磁波シールド用フィルムを、前記ノイズ抑制層を前記電子部品封止体側にして貼付した後、前記凹部の形状に対応して前記ノイズ抑制層を押し込むことで、前記電子部品封止体の前記上面および前記側面を被覆する前記ノイズ抑制層を形成する上記(1)に記載の電子装置の製造方法。
(3) 前記ノイズ抑制層形成工程において、前記電磁波シールド用フィルムを用いた前記ノイズ抑制層の形成の後、前記絶縁層を前記ノイズ抑制層から剥離させる上記(2)に記載の電子装置の製造方法。
(4)前記切断工程に先立って、前記電子部品封止連結体に形成された前記被覆部の下面側に、第1基材と、前記第1基材に積層された第1粘着層とを有する第1粘着テープを、前記第1粘着層を前記電子部品封止連結体側にして貼付する第1貼付工程と、
前記バンプ形成工程に先立って、前記被覆部から前記第1粘着テープを剥離させる第1剥離工程とを有する上記(1)ないし(3)のいずれかに記載の電子装置の製造方法。
(5)前記個片化工程に先立って、前記電子部品封止体に形成された前記ノイズ抑制層の上面側に、第2基材と、前記第2基材に積層された第2粘着層とを有する第2粘着テープを、前記第2粘着層を前記電子部品封止体側にして貼付する第2貼付工程と、
前記個片化工程において、前記個片化により得られた複数の前記電子装置から前記第2粘着テープを剥離させる第2剥離工程とを有する上記(1)ないし(4)のいずれかに記載の電子装置の製造方法。
(6) 前記切断工程において、前記配線に対応する厚さを貫通するまで、前記被覆部の一部を前記厚さ方向に切断して、前記凹部を形成する上記(1)ないし(5)のいずれかに記載の電子装置の製造方法。
(7) 前記ノイズ抑制層形成工程において、さらに、前記凹部で露出する前記被覆部の一部の側面に前記ノイズ抑制層を形成する上記(6)に記載の電子装置の製造方法。
本発明によれば、1つの電子部品封止連結体に、配線、被覆層およびバンプを形成した後に、形成すべき電子部品封止体に対応して個片化すると言う比較的容易な方法で、ノイズ抑制層が設けられた電子部品封止体を有する電子装置を、一括して複数製造することができるので、電子装置の生産性の向上が図られる。
本発明の電子装置の製造方法を適用して製造された半導体装置の実施形態を示す縦断面図である。 図1に示す半導体装置を製造する製造方法を説明するための縦断面図である。 図1に示す半導体装置を製造する製造方法を説明するための縦断面図である。 図1に示す半導体装置を製造する製造方法を説明するための縦断面図である。
以下、本発明の電子装置の製造方法を添付図面に示す好適実施形態に基づいて詳細に説明する。
以下では、本発明の電子装置の製造方法を説明するのに先立って、まず、本発明の電子装置の製造方法を、半導体装置の製造に適用して製造された半導体装置について説明する。
<半導体装置>
図1は、本発明の電子装置の製造方法を適用して製造された半導体装置の実施形態を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」、下側を「下」と言う。
図1に示す半導体装置20は、厚さ方向に貫通して配置された導体ポスト(図示せず)を備えるインターポーザー(基板)25と、インターポーザー25上に配置された半導体素子26ならびにコンデンサー、コイルのような電子素子28と、半導体素子26および電子素子28を封止する封止部27(モールド部)と、インターポーザー25の下面側に形成され、導体ポストに電気的に接続された配線23と、配線23に電気的に接続されたバンプ21(端子)と、配線23を被覆し、かつバンプ21を露出させる開口部221を備える被覆部22とを有しており、この半導体装置20が備える封止部27の上面および側面、インターポーザー25の側面、ならびに、被覆部22の側面の一部を被覆するノイズ抑制層3が設けられている。
インターポーザー25は、半導体素子26および電子素子28を支持する基板であり、その平面視形状は、通常、正方形、長方形等の四角形とされる。このインターポーザー25は、単層体で構成される場合、インターポーザー25(単層体)の厚さ方向に貫通する複数の貫通孔(図示せず)が形成され、この貫通孔に対応して導体ポストが設けられている。また、インターポーザー25が積層体で構成される場合には、インターポーザー25は、貫通孔に対応して導体ポストが設けられた前記単層体が厚さ方向に複数積層された積層体で構成される。
半導体素子26および電子素子28は、それぞれ、半導体素子26および電子素子28がその下面側に有する電極パッドが導体ポストに対応するように、インターポーザー25上に、本実施形態では、半導体素子26が1つ、電子素子28が2つそれぞれ配置されている。なお、本実施形態では、これら半導体素子26および電子素子28が、半導体装置20が備える電子部品を構成する。
かかる位置に半導体素子26および電子素子28が配置された状態で、封止部27は、半導体素子26、電子素子28およびインターポーザー25の上面側を覆うように形成される。
インターポーザー25の貫通孔に対応して形成された導体ポストは、その上側の端部で、半導体素子26または電子素子28が備える電極パッド(端子)と電気的に接続される。
また、インターポーザー25の下面には、所定形状に形成された配線23が設けられ、その一部が導体ポストの下側の端部と電気的に接続される。
さらに、配線23の下面には、球状体をなすバンプ21が電気的に接続されており、これにより、半導体素子26または電子素子28とバンプ21とが、電極パッド(端子)、導体ポストおよび配線23を介して電気的に接続される。また、バンプ21をその下側から露出させるための開口部221を備える被覆部22が配線23を被覆するように設けられている。
そして、ノイズ抑制層3は、封止部27の上面、封止部27の側面、インターポーザー25の側面および被覆部22の側面の一部を被覆して設けられている。このノイズ抑制層3により、インターポーザー25上に設けられた半導体素子26および電子素子28と、ノイズ抑制層3を介して、半導体素子26および電子素子28の外側すなわち半導体装置20の外側に位置する他の電子部品等とを、これら少なくとも一方から生じる電磁波を遮断(シールド)して、電磁波によるノイズが抑制される。なお、このノイズ抑制層3は、被覆部22の側面側において、配線23の一部(図示せず)が露出しており、この配線23がノイズ抑制層3に電気的に接続されることで、ノイズ抑制層3が配線23を介して電気的に接地される。
なお、本実施形態では、電子部品を構成する半導体素子26および電子素子28を、それぞれ、1つおよび2つずつ半導体装置20は備えるが、かかる構成に限定されず、半導体装置(電子装置)は、いずれか1つを備えるものであってもよく、上記以上の半導体素子26および電子素子28を備えるものであってもよいし、さらに、半導体素子26および電子素子28とは異なる電子部品を備えるものであってもよい。
(半導体装置20の製造方法)
以上のような構成をなす半導体装置20の製造に、本発明の電子装置の製造方法が適用される。
すなわち、半導体装置20の製造には、平板状をなすシート材と、このシート材上に配置された複数の電子部品と、電子部品が配置されている上面側にシート材と電子部品とを覆うように封止して形成された封止部とを有し、シート材の下面側に形成された配線と、シート材の下面側に形成され、シート材および配線を覆う被覆部とが設けられた電子部品封止連結体を準備する準備工程と、形成すべき電子部品封止体毎に対応するように、電子部品封止連結体を厚さ方向に切断して、電子部品封止体の前記側面が露出する凹部を設けることで、電子部品封止体を形成する切断工程と、電子部品封止体の上面および側面を被覆するノイズ抑制層を形成するノイズ抑制層形成工程と、被覆部が備える開口部で露出する配線に電気的に接続されたバンプを形成するバンプ形成工程と、凹部を被覆部を貫通するまで到達させて個片化することで、複数の前記電子装置を一括して得る個片化工程とを有する本発明の電子装置の製造方法が適用される。
以下、これらの各前記工程を含む本実施形態の電子装置の製造方法について詳述する。
図2〜図4は、図1に示す半導体装置を製造する製造方法を説明するための縦断面図である。なお、以下の説明では、図2〜図4中の上側を「上」、下側を「下」と言う。
[1]まず、配線23と被覆部22とが設けられた電子部品封止連結体270を用意する。
この配線23と被覆部22とが設けられた電子部品封止連結体270は、例えば、下記工程[1−1]〜下記工程[1−6]を経ることで、用意される(準備工程)。
[1−1]まず、図2(a)に示すような、平板状をなすシート材25’を用意する。
なお、このシート材25’は、予め形成された複数の貫通孔(図示せず)を備え、さらに、これら貫通孔に対応して埋設された導体ポスト(図示せず)を備えるものであり、この導体ポストは、後述する工程[1−5]において、半導体素子26および電子素子28をシート材25’上に配置させた際に、半導体素子26および電子素子28が備える電極パッド(端子)が対応する位置に形成されている。すなわち、シート材25’は、貫通孔に対応して設けられた導体ポストを、シート材25’上に配置される複数の半導体素子26および電子素子28が備える電極パッド(端子)の総数と同じ数で形成されている。
また、シート材25’は、その厚さ方向に切断して個片化することにより、半導体装置20が有するインターポーザー25(基板)となり、半導体素子26および電子素子28を支持する機能を発揮するものである。
このシート材25’は、半導体素子26および電子素子28を支持し得る程度の硬度を有するものであればよく、特に限定されるものではないが、例えば、コア材で構成されるコア基板、ビルドアップ材で構成されるビルドアップ基板のようなリジット基板(硬性基板)またはフレキシブル基板(可撓性基板)の何れであってもよいが、これらの中でも、特に、ビルドアップ基板であるのが好ましい。ビルドアップ基板は、特に、加工性に優れることから好ましく用いられる。
ビルドアップ材料としては、特に限定されないが、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂のような熱硬化性樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物等の硬化物を主材料として構成されるものが挙げられる。
なお、コア基板としては、特に限定されないが、例えば、主として、シアネート樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂のような熱硬化性樹脂等で構成されるものが挙げられる。
さらに、フレキシブル基板としては、例えば、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリテトラフルオロエチレン(PTFE)、ポリイミドベンゾオキサゾール(PIBO)、液晶ポリマーのような熱可塑性樹脂等で構成されるものが挙げられる。
[1−2]次に、図2(b)に示すように、インターポーザー25の半導体素子26および電子素子28とを配置するのと反対の面側(下面側)に、導体ポストに電気的に接続するように、所定形状にパターニングされた配線23を形成する(配線形成工程)。
この配線23を形成する方法としては、特に限定されず、例えば、I:電解メッキ法、無電解メッキ法のようなメッキ法を用いて配線23を形成する方法、II:導電性材料を含有する液状材料をインターポーザー25に供給し乾燥・固化することにより配線23を形成する方法等が挙げられるが、Iの方法、特に電解メッキ法を用いて配線23を形成するのが好ましい。電解メッキ法によれば、導体ポストに対して、優れた密着性を発揮する配線23を容易かつ確実に形成することができる。
[1−3]次に、図2(c)に示すように、インターポーザー25の半導体素子26および電子素子28とを配置するのと反対の面側(下面側)に、インターポーザー25および配線23を被覆するように被覆部22を形成する(被覆部形成工程)。
このような、被覆部22は、通常、主としてNiで構成される下層上に、主としてAuで構成される上層を積層した積層体で構成され、例えば、無電解メッキ法を用いて形成される。
[1−4]次に、図2(d)に示すように、被覆部22に、配線23の一部が露出するように、開口部221を形成する。
これにより、インターポーザー25の半導体素子26および電子素子28とを配置するのと反対の面側(下面側)に、配線23の一部が露出する開口部221を備える被覆部22が設けられる。
なお、この開口部221は、後工程[6]において、バンプ21を形成する位置に対応するように形成される。
この開口部221を被覆部22に形成する方法としては、特に限定されないが、例えば、開口部221を形成すべき位置を露出させるレジスト層を、被覆部22に形成した後に、レジスト層をマスクとして用いて、被覆部22の開口部221を形成すべき位置をエッチングする方法が挙げられる。
[1−5]次に、配線23、および、開口部221を備える被覆部22が設けられたシート材25’上に複数の半導体素子26および電子素子28を配置(載置)する(図2(e)参照。)。
シート材25’上に半導体素子26および電子素子28を配置する際、半導体素子26および電子素子28は、シート材25’が備える導体ポストの位置に、それぞれ、半導体素子26および電子素子28が有する電極パッドが対応する位置に配置される。そして、このような配置により、形成すべき半導体装置20が備える半導体素子26および電子素子28が配置されるべき位置に、半導体素子26および電子素子28がシート材25’上において配置されることとなる。
なお、半導体素子26および電子素子28(特に半導体素子26)は、シート材25’上に固定されていても固定されていなくてもよいが、エポキシ系接着剤等の接着剤(アンダーフィル材)により固定されているのが好ましい。これにより、次工程[1−6]において、半導体素子26および電子素子28を封止部27で封止する際に、半導体素子26および電子素子28の位置ずれが生じてしまうのを効果的に防止することができる。
[1−6]次に、シート材25’の上面側、すなわち半導体素子26および電子素子28が配置されている側の面を、シート材25’、半導体素子26および電子素子28を覆うように封止部27を形成する(図2(f)参照。)。
これにより、シート材25’、半導体素子26および電子素子28がシート材25’の上面側で封止部27により封止された電子部品封止連結体270が、その下面側に配線23と被覆部22とが設けられた状態で得ることができる。
封止部27を形成する方法としては、特に限定されないが、例えば、顆粒状のエポキシ樹脂組成物のような熱硬化性樹脂組成物を溶融させた状態で、シート材25’、半導体素子26および電子素子28を覆うようにシート材25’の上面に供給した後、この溶融状態の熱硬化性樹脂組成物を圧縮成形する方法が挙げられる。かかる方法によれば、半導体素子26をシート材25’上において容易かつ高密度に封止部27で封止することができる。
以上のような、工程[1−1]〜[1−6]により、配線23と被覆部22とが設けられた電子部品封止連結体270が用意される。
以上のように、後述する電子部品封止体290にではなく、電子部品封止連結体270に対して、一括して、配線23および被覆部22を形成されていることとなるため、配線23および被覆部22を形成する際の工程の簡略化が図られ、時間と手間が省かれることから、結果として、製造される半導体装置20の生産性の向上が図られる。
なお、本実施形態では、電子部品封止連結体270の形成に先立って、シート材25’の下面側に、配線23、および、開口部221を備える被覆部22を形成する場合について説明したが、この場合に限定されず、例えば、電子部品封止連結体270を形成した後に、シート材25’の下面側に、配線23、および、開口部221を備える被覆部22を形成してもよい。
さらに、前記工程[1−4]における、被覆部22に対する開口部221の形成を省略して、後工程[6]におけるバンプ21の形成に先立って、被覆部22に開口部221を形成するようにしてもよい。
[2]次に、基材4と、基材4に積層された粘着層2とを有する粘着テープ100を用意し、図2(g)に示すように、電子部品封止連結体270に形成された被覆部22の電子部品封止連結体270と反対側(下面側)で、粘着テープ100を、粘着層2を電子部品封止連結体270側にして、被覆部22に積層(貼付)する。
すなわち、本工程[2]により、次工程[3](切断工程)に先立って、電子部品封止連結体270に形成された被覆部22の下面側に、粘着テープ100(第1粘着テープ)を、粘着層2(第1粘着層)を電子部品封止連結体270側にして貼付する第1貼付工程が構成される。
この電子部品封止連結体270に形成された被覆部22への粘着テープ100の貼付は、例えば、図示しないダイサーテーブルの上に、粘着テープ100を設置し、被覆部22の電子部品封止連結体270と反対側の面を、粘着層2の上に置き、軽く押圧することにより行うことができる。なお、粘着テープ100に電子部品封止連結体270に設けられた被覆部22を予め貼着した後に、ダイサーテーブルに設置しても良い。
粘着テープ100(ダイシングテープ)は、粘着層2(第1粘着層)を介して基材4(第1基材)により、配線23および被覆部22が設けられた電子部品封止連結体270を支持するとともに、粘着層2にエネルギーを付与することで、粘着層2の電子部品封止連結体270に設けられた被覆部22に対する粘着性が低下する機能を有するものである。
かかる構成の粘着テープ100において、基材4は、主として樹脂材料から成り、粘着層2を介して基材4上に貼付された電子部品封止連結体270を支持し得る程度の硬度を有するものが用いられ、この樹脂材料としては、例えば、ポリエチレン、ポリプロピレン、ポリオレフィン系樹脂、アイオノマー、オレフィン系共重合体、ポリエステル系樹脂、ポリエーテルケトン等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
粘着層2は、次工程[3]において、電子部品封止連結体270をダイシングして個片化することで電子部品封止体290を得る際に、電子部品封止連結体270(電子部品封止体290)に粘着して支持する機能を有している。また、この粘着層2は、このものに対するエネルギーの付与により電子部品封止体290に設けられた被覆部22への粘着性が低下し、これにより、粘着層2と被覆部22との間で容易に剥離を生じさせ得る状態となるものである。
かかる機能を備える粘着層2は、例えば、(1)粘着性を有するベース樹脂と、(2)粘着層2を硬化させる硬化性樹脂とを主材料として含有する樹脂組成物で構成される。
このようなベース樹脂(1)としては、例えば、アクリル系樹脂(粘着剤)、シリコーン系樹脂(粘着剤)、ポリエステル系樹脂(粘着剤)、ポリ酢酸ビニル系樹脂(粘着剤)、ポリビニルエーテル系樹脂(粘着剤)またはウレタン系樹脂(粘着剤)のような粘着層成分として用いられる公知のものが挙げられる。
また、硬化性樹脂(2)は、例えば、エネルギーの付与により硬化する硬化性を備えるものである。この硬化によってベース樹脂が硬化性樹脂の架橋構造に取り込まれた結果、粘着層2の粘着力が低下する。
このような硬化性樹脂としては、例えば、紫外線、電子線等のエネルギー線の照射によって三次元架橋可能な重合性炭素−炭素二重結合を、官能基として少なくとも2個以上分子内に有する低分子量化合物が用いられる。
また、粘着層2を構成する樹脂組成物には、上述した各成分(1)、(2)の他に他の成分として、光重合開始剤、架橋剤、帯電防止剤、粘着付与剤、老化防止剤、粘着調整剤、充填材、着色剤、難燃剤、軟化剤、酸化防止剤、可塑剤、界面活性剤等のうちの少なくとも1種が含まれていてもよい。
[3]次に、粘着テープ100が貼付された電子部品封止連結体270を、例えば、ウエハリング等を用いて固定し、その後、ダイシングソー(ブレード)を用いて、形成すべき半導体装置20(電子部品封止体290)毎に対応する位置、すなわち、半導体装置20が備えるべき1つの半導体素子26と2つの電子素子28とが封止部27で封止される領域毎に対応して、電子部品封止連結体270を厚さ方向に切断(ダイシング)して、電子部品封止体290の側面が露出するように、凹部62を形成する(切断工程(ダイシング工程);図3(a)参照)。
これにより、電子部品封止連結体270が、1つの半導体素子26と2つの電子素子28との組み合わせ毎に対応して個片化された電子部品封止体290が、配線23および被覆部22を介して、粘着テープ100上に貼付された状態で得られる。
この際、粘着テープ100は、緩衝作用を有しており、電子部品封止連結体270を切断する際に、電子部品封止連結体270、さらには、配線23および被覆部22に割れ、欠け等が生じるのを、抑制または防止する機能を発揮する。
また、ブレードを用いた電子部品封止連結体270の切断は、本実施形態では、図3(a)に示すように、被覆部22の厚さ方向に、配線23に対応する厚さを貫通する位置に到達するように、被覆部22の途中まで至るように実施される。これにより、電子部品封止連結体270の個片化を確実に実施することができる。また、電子部品封止体290を配線23および被覆部22を介して粘着テープ100上に貼付させた状態で、個片化により形成される電子部品封止体290(封止部27およびインターポーザー25)の側面、さらには、被覆部22の側面の一部を凹部62において確実に露出させることができる。
[4]次に、電子部品封止体290の上面および側面、ならびに、被覆部22の側面の一部を被覆するノイズ抑制層3を形成する(ノイズ抑制層形成工程)。
このノイズ抑制層3は、例えば、下記工程[4−1]および下記工程[4−2]を経ることにより形成される。
[4−1]まず、剥離層1(絶縁層)と、剥離層1に積層されたノイズ抑制層3とを有する電磁波シールド用フィルム300を用意し、個片化で得られた電子部品封止体290の封止部27が形成されている面側(上面側)で、電子部品封止体290に電磁波シールド用フィルム300を、ノイズ抑制層3を電子部品封止体290側にして、積層(貼付)する(貼付工程)。
この電子部品封止体290に電磁波シールド用フィルム300を貼付する方法としては、特に限定されないが、例えば、真空圧空成形またはプレス成型法が挙げられる。
真空圧空成形とは、例えば、真空加圧式ラミネーターを用いて、電磁波シールド用フィルム300で、個片化で得られた電子部品封止体290の上面および側面を被覆する方法であり、まず、図3(b)に示すように、真空雰囲気下とし得る閉空間内に、電子部品封止体290の粘着テープ100と反対側の面と、電磁波シールド用フィルム300のノイズ抑制層3側の面とが対向するように、電子部品封止体290と電磁波シールド用フィルム300とを重ね合わせた状態でセットし、その後、これらを加熱下において、電磁波シールド用フィルム300側から均一に電磁波シールド用フィルム300と電子部品封止体290とが互いに接近するように、前記閉空間を真空雰囲気下にし、その後加圧することにより実施される。
このように、電磁波シールド用フィルム300側から均一に加圧しつつ、前記閉空間を真空雰囲気下とすることで、剥離層1が凹部62の形状に対応してノイズ抑制層3を押し込み、この押し込みに併せて、剥離層1よりも電子部品封止体290側に位置する、ノイズ抑制層3が凹部62の形状に対応して変形する。これにより、図3(c)に示すように、凹部62の形状に対応してノイズ抑制層3が押し込まれた状態で、ノイズ抑制層3により電子部品封止体290の上面および側面、ならびに、被覆部22の側面の一部が被覆される。
このように、ノイズ抑制層3により、電子部品封止体290の上面および側面を被覆することで、得られる半導体装置20に電磁波シールド(遮断)性を付与することができる。また、ノイズ抑制層3により、被覆部22の側面の一部を被覆することで、被覆部22の側面側において、配線23の一部(図示せず)が露出しているため、配線23とノイズ抑制層3とを電気的に接続することができ、その結果、ノイズ抑制層3が配線23を介して電気的に接地される。
なお、ノイズ抑制層3の電気的な接地が必要ない場合には、被覆部22の側面に対するノイズ抑制層3の形成は、省略することができる。この場合、凹部62の形成、すなわち、電子部品封止連結体270の切断は、被覆部22の途中まで至るように実施する必要はなく、インターポーザー25を貫通するまで実施すればよい。
このような貼付工程において、貼付する温度は、特に限定されないが、15℃以上220℃以下であることが好ましく、より好ましくは20℃以上210℃以下である。
また、貼付する圧力は、特に限定されないが、0.1MPa以上20.0MPa以下であることが好ましく、より好ましくは0.5MPa以上15.0MPa以下である。
さらに、貼付する時間は、特に限定されないが、5秒以上90分以下であることが好ましく、より好ましくは30秒以上10分以下である。
貼付工程における条件を上記範囲内に設定することにより、隣接する電子部品封止体290同士間の凹部62に対してノイズ抑制層3を押し込んだ状態で、このノイズ抑制層3により電子部品封止体290の上面および側面、ならびに、被覆部22の側面の一部を確実に被覆することができる。
電磁波シールド用フィルム300は、本工程において、隣接する電子部品封止体290同士間の凹部62に対してノイズ抑制層3を押し込んだ状態で、ノイズ抑制層3により電子部品封止体290および被覆部22を被覆するために用いられる。
また、プレス成型法とは、例えば、粘着テープ100上に貼付された電子部品封止体290上に電磁波シールド用フィルム300を配置し、さらに、この電磁波シールド用フィルム300上に、クッション材を配置した状態で、これらを、その上面側および下面側から、2つの平板で挾持し、その後、2つの平板を接近させて、加圧することにより実施される。
このように、電磁波シールド用フィルム300上に、クッション材を配置した状態で、電磁波シールド用フィルム300と電子部品封止体290とを接近させることによっても、剥離層1が凹部62の形状に対応してノイズ抑制層3を押し込み、この押し込みに併せて、剥離層1よりも電子部品封止体290側に位置する、ノイズ抑制層3を凹部62の形状に対応して変形させることができる。そのため、図3(c)に示すように、凹部62の形状に対応してノイズ抑制層3が押し込まれた状態で、ノイズ抑制層3により電子部品封止体290の上面および側面、ならびに、被覆部22の側面を被覆することができる。
この電磁波シールド用フィルム300において、剥離層1は、凹部62の形状に追従してノイズ抑制層3を押し込むことで、電子部品封止体290の上面および側面、ならびに、被覆部22の側面を被覆する際に、押し込まれたノイズ抑制層3が破断するのを防止する保護(緩衝)材として機能するものである。また、次工程[4−2]において、ノイズ抑制層3から剥離されるものである。
この剥離層1の構成材料としては、特に限定されず、例えば、シンジオタクチックポリスチレン、ポリメチルペンテン、ポリブチレンテレフタレート、ポリエチレンテレフタレート、無軸延伸ポリプロピレンおよび二軸延伸ポリプロピレン等のポリプロピレン、環状オレフィンポリマー、シリコーン、スチレンエラストマー樹脂、スチレンブタジエンゴム、アクリルゴム、エポキシ樹脂、ポリフェノール、ポリウレタンのような樹脂材料が挙げられる。これらの中でも、無軸延伸ポリプロピレンを用いることが好ましい。これにより、剥離層1のノイズ抑制層3に対する押込み性、さらには耐熱性を向上させることができる。
また、剥離層1の100℃における貯蔵弾性率は、1.0E+04Pa以上1.0E+11Pa以下であるのが好ましく、1.0E+05Pa以上1.0E+10Pa以下であるのがより好ましく、1.0E+06Pa以上5.0E+09Pa以下であるのがさらに好ましい。このように、剥離層1の100℃における貯蔵弾性率を、前記範囲内に設定することにより、剥離層1は可撓性を有するものであると言うことができ、電磁波シールド用フィルム300を用いて、電子部品封止体290の上面および側面を被覆する際に、ノイズ抑制層3に破断を生じさせることなくノイズ抑制層3を凹部62の形状に対応した状態で押し込むことができる。これにより、凹部62の形状に対応してノイズ抑制層3が押し込まれた状態で、ノイズ抑制層3により電子部品封止体290の上面および側面が被覆される。その結果、電子部品封止体290の上面および側面が、破断の発生が防止されたノイズ抑制層3をもって、被覆されるようになるため、このノイズ抑制層3による電磁波シールド(遮断)性が向上することとなる。
剥離層1の厚さは、特に限定されないが、20μm以上1000μm以下であることが好ましく、70μm以上500μm以下であることがより好ましい。剥離層1の厚みが前記下限値未満である場合、剥離層1ひいてはノイズ抑制層3が破断し、その電磁波シールド性が低下するおそれがある。また、剥離層1の厚みが前記上限値を超える場合、剥離層1からノイズ抑制層3に対する押し込む力が十分に伝達されず、ノイズ抑制層3の凹部62に対する押し込み性が十分に得られないおそれがある。
ノイズ抑制層3は、電子部品封止体290が備える半導体素子26および電子素子28と、このノイズ抑制層3を介して、電子部品封止体290と反対側に位置する他の電子部品等とを、これら少なくとも一方から生じる電磁波を遮断(シールド)する機能を有する。
このノイズ抑制層3(電磁波遮断層)は、特に限定されず、如何なる形態で電磁波を遮断するものであってもよく、例えば、ノイズ抑制層3に入射した電磁波を反射させることにより遮断(遮蔽)する反射層と、ノイズ抑制層3に入射した電磁波を吸収することにより遮断(遮蔽)する吸収層とが挙げられる。
以下、反射層および吸収層について、それぞれ、説明する。
反射層は、反射層に入射した電磁波を反射させることにより遮断するものである。
この反射層としては、例えば、導電性接着剤層、金属薄膜層、金属メッシュ、ITOなどの導電性材料の表面処理等が挙げられる。これらを単独あるいは併用してもよい。これらの中でも、導電性接着剤層を用いることが好ましい。導電性接着剤層は、その膜厚(厚み)を比較的薄く設定したとしても、優れた電磁波シールド性を発揮するため、反射層として好ましく用いられる。
前記導電性接着剤層としては、金属粉とバインダー樹脂とを含んで構成され、金属粉は例えば、金、銀、銅または銀コート銅、ニッケル等が挙げられる。これらの中でも、電磁波シールド性に優れているという理由から、銀を用いることが好ましい。
前記導電性接着剤層における金属粉とバインダー樹脂との含有比率は、特に制限されないが、重量比で40:60〜95:5であることが好ましく、50:50〜90:10であることがより好ましい。
前記導電性接着剤層は、前記金属粉とバインダー樹脂との他に、さらに難燃剤、レベリング剤、粘度調整剤等を含有しても良い。
反射層の厚みT(E1)は、特に限定されないが、100nm以上100μm以下であることが好ましく、1μm以上20μm以下であることがより好ましい。
吸収層は、吸収層に入射した電磁波を吸収し、熱エネルギーに変換することにより遮断するものである。
この吸収層としては、例えば、金属粉および導電性高分子材料等の導電吸収材料を主材料として構成される導電吸収層、炭素系材料および導電性高分子材料等の誘電吸収材料を主材料として構成される誘電吸収層、軟磁性金属等の磁性吸収材料を主材料として構成される磁性吸収層等が挙げられ、これらを単独あるいは併用してもよい。
なお、導電吸収層は、電界を印加した際に材料内部に流れる電流により、電磁エネルギーを熱エネルギーに変換することで、電磁波を吸収し、誘電吸収層は、電磁波を誘電損失により熱エネルギーに変換することで、電磁波を吸収し、磁性吸収層は、過電流損、ヒステレス損、磁気共鳴等の磁性損失により、電磁波のエネルギーを熱に変換して消費することで、電磁波を吸収する。
これらの中でも、誘電吸収層、導電吸収層を用いることが好ましい。誘電吸収層および導電吸収層は、その膜厚(厚み)を比較的薄く設定したとしても、特に優れた電磁波シールド性を発揮するため、吸収層として好ましく用いられる。また、その層中に含まれる材料の粒子径が小さいことやその添加量も少なくできることから、その膜厚を比較的容易に薄く設定することができ、また軽量化も可能である。
なお、導電吸収材料としては、例えば、導電性高分子、ATO等の金属酸化物、導電性セラミックス等が挙げられる。
また、導電性高分子としては、例えば、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)、PEDOT/PSS、ポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
誘電吸収材料としては、炭素系材料、導電性高分子、セラミック材料等が挙げられる。
また、炭素系材料としては、例えば、単層カーボンナノチューブ、多層カーボンナノチューブのようなカーボンナノチューブ、カーボンナノファイバー、CNナノチューブ、CNナノファイバー、BCNナノチューブ、BCNナノファイバー、グラフェンや、カーボンマイクロコイル、カーボンナノコイル、カーボンナノホーン、カーボンナノウォールのような炭素等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
セラミック材料としては、チタン酸バリウム、ペロブスカイト型チタン酸ジルコン酸バリウムカルシウム結晶粒子、チタニア、アルミナ、ジルコニア、炭化ケイ素および窒化アルミニウム等が挙げられこれらのうちの1種または2種以上を組み合わせて用いることができる。
さらに、磁性吸収材料としては、例えば、鉄、ケイ素鋼、磁性ステンレス(Fe−Cr−Al−Si合金)、センダスト(Fe−Si−Al合金)、パーマロイ(Fe−Ni合金)、ケイ素銅(Fe−Cu−Si合金)、Fe−Si合金、Fe−Si−B(−Cu−Nb)合金のような軟磁性金属、フェライト等が挙げられる。
吸収層の厚みT(E2)は、特に限定されないが、1μm以上300μm以下であることが好ましく、2μm以上100μm以下であることがより好ましい。
[4−2]次に、図3(d)に示すように、電子部品封止体290に貼付された電磁波シールド用フィルム300から、剥離層1(絶縁層)を剥離する。
すなわち、電磁波シールド用フィルム300を用いたノイズ抑制層3の形成の後、剥離層1をノイズ抑制層3から剥離させる。
この剥離層1の剥離では、電磁波シールド用フィルム300における剥離層1とノイズ抑制層3との界面において、剥離が生じ、その結果、ノイズ抑制層3から剥離層1が剥離される。これにより、ノイズ抑制層3から剥離層1を剥離した状態で、ノイズ抑制層3により電子部品封止体290の上面および側面、ならびに、被覆部22の側面の一部が被覆される。
したがって、被覆部22および配線23を介して粘着テープ100上に貼付された状態で、ノイズ抑制層3が上面および側面に設けられた電子部品封止体290が一括して複数形成される。
また、剥離層1を剥離する方法としては、特に限定されないが、例えば、手作業による剥離が好ましい。
この手作業による剥離では、例えば、まず、剥離層1の一方の端部を把持し、この把持した端部から剥離層1をノイズ抑制層3から引き剥がし、次いで、この端部から中央部へさらには他方の端部へと順次剥離層1を引き剥がすことにより、ノイズ抑制層3から剥離層1が剥離される。
剥離する温度は、180℃以下であることが好ましく、より好ましくは165℃以下、さらに好ましくは150℃以下である。
以上のような工程[4−1]および工程[4−2]を経ることにより、ノイズ抑制層3から剥離層1を剥離した状態で、ノイズ抑制層3により電子部品封止体290の上面および側面、ならびに、被覆部22の側面の一部を被覆することができる。
このノイズ抑制層3の形成は、上述したような電磁波シールド用フィルム300を用いる方法の他、ノイズ抑制層3および剥離層1がそれぞれ別体のフィルムとして形成されたフィルムセットを電磁波シールド用フィルム300に代えて用い、ノイズ抑制層3のフィルムを電子部品封止体290側にして、ノイズ抑制層3のフィルムと剥離層1のフィルムとを重ね合わせた状態で、前記と同様の工程[4−1]および工程[4−2]を経る方法によっても実施し得る。さらに、電磁波シールド用フィルム300または前記フィルムセットを用いることなく、スパッタリング法のような気相成膜法を用いてノイズ抑制層3を形成してもよい。ただし、電磁波シールド用フィルム300または前記フィルムセットを用いる方法によれば、スパッタリング法のような気相成膜法を用いる場合のように、用いる装置の操作が煩雑となったり、装置が高価となることなく、上述したような比較的容易な方法で電子部品封止体290にノイズ抑制層3を設けることができる。
[5]次に、図3(e)に示すように、電子部品封止体290の下面側に形成された被覆部22から粘着テープ100を剥離する(第1剥離工程)。
この第1剥離工程では、粘着テープ100が備える粘着層2にエネルギーを付与することで、粘着層2の被覆部22に対する粘着性を低下させて、粘着層2と被覆部22との間で剥離が生じる状態とした後、被覆部22から粘着テープ100を剥離する。
粘着層2にエネルギーを付与する方法としては、特に限定されないが、例えば、粘着層2にエネルギー線を照射する方法、粘着層2を加熱する方法等が挙げられるが、中でも、粘着層2にエネルギー線を粘着テープ100の基材4側から照射する方法を用いるのが好ましい。
かかる方法は、半導体素子26および電子素子28が不要な熱履歴を経る必要がなく、また、粘着層2に対して比較的簡単に効率よくエネルギーを付与することができるので、エネルギーを付与する方法として好適に用いられる。
また、エネルギー線としては、例えば、紫外線、電子線、イオンビームのような粒子線等や、またはこれらのエネルギー線を2種以上組み合わせたものが挙げられる。これらの中でも、特に、紫外線を用いるのが好ましい。紫外線によれば、粘着層2の電子部品封止体290に対する粘着性を効率よく低下させることができる。
なお、本工程[5]における、被覆部22から粘着テープ100の剥離(第1剥離工程)は、次工程[6]におけるバンプ21の形成に先立って行われていればよく、本工程[5]において実施する場合の他、前記工程[4−1]または前記工程[4−2]に先立って行うようにしてもよい。
[6]次に、図4(a)に示すように、被覆部22の開口部221から露出する配線23に電気的に接続するようにバンプ21を形成する(バンプ形成工程)。
ここで、本実施形態のように、導体ポストとバンプ21との接続を、配線23を介して行う構成とすることにより、バンプ21を、インターポーザー25の面方向において、導体ポストとは異なる位置に配置することができる。換言すれば、バンプ21と導体ポストとの中心部が重ならないように、これらを配置することができる。したがって、得られる半導体装置20における下面の所望の位置にバンプ21を形成することができる。
このバンプ21を配線23に接合する方法としては、特に限定されないが、例えば、バンプ21と配線23との間に、粘性を有するフラックスを介在させることにより行われる。
また、バンプ21の構成材料としては、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材等が挙げられる。
以上のような工程[6]によるバンプ21の形成では、凹部62が被覆部22の途中まで到達するように形成されており、各電子部品封止体290に対応して設けられた被覆部22は、互いに連結した状態となっている。このように互いに連結した状態の被覆部22に対して、一括して、開口部221に対して、一括して、バンプ21を形成することから、電子部品封止体290毎にこれらを形成する場合と比較して、バンプ21を形成する際の工程の簡略化が図られ、時間と手間が省かれることから、結果として、製造される半導体装置20の生産性の向上が図られる。
[7]次に、前記工程[2]で説明したのと同様の粘着テープ100を用意し、図4(b)に示すように、電子部品封止体290に形成されたノイズ抑制層3側(上面側)で、粘着テープ100を、粘着層2を電子部品封止体290側にして、ノイズ抑制層3に積層(貼付)する(第2貼付工程)。
すなわち、本工程[7]により、次工程[8](個片化工程)に先立って、電子部品封止体290に形成されたノイズ抑制層3の上面側に、基材4(第2基材)と粘着層2(第2粘着層)とを有する粘着テープ100(第2粘着テープ)を、粘着層2(第2粘着層)を電子部品封止体290側にして貼付する第2貼付工程が構成される。
この電子部品封止体290に形成されたノイズ抑制層3への粘着テープ100の貼付は、例えば、前記工程[2]で説明した、被覆部22への粘着テープ100の貼付と同様の方法を用いて実施され、ノイズ抑制層3に貼付される粘着テープ100としても、前記工程[2]で説明したのと同様のものを用いることができる。なお、前記工程[2]で用いる粘着テープ100と、本工程[7]で用いる粘着テープ100とは、ともに前記工程[2]で説明したものに含まれていればよく、これら同士は、互いに同一のものまたは異なるものの何れであってもよい。
なお、本工程[7]では、粘着テープ100の貼付を、電子部品封止体290に形成されたノイズ抑制層3に対して実施する場合について説明したが、この場合に限定されず、電子部品封止体290に形成された被覆部22に対して実施するようにしても良い。
[8]次に、粘着テープ100がノイズ抑制層3を介して貼付された電子部品封止体290を、例えば、ウエハリング等を用いて固定し、その後、ダイシングソー(ブレード)を用いて、形成すべき半導体装置20毎に対応する位置、すなわち、半導体装置20が備えるべき1つの半導体素子26と2つの電子素子28とが封止部27で封止される領域毎に対応して形成された凹部62を、厚さ方向に切断(ダイシング)して、被覆部22を貫通させる(個片化工程;図4(c)参照)。
これにより、電子部品封止連結体270が、1つの半導体素子26と2つの電子素子28との組み合わせ毎に対応して個片化された電子部品封止体290を備える半導体装置20が粘着テープ100上に貼付された状態で得られる。すなわち、被覆部22を切断することにより、個片化された半導体装置20を、粘着テープ100上に貼付された状態で得ることができる。
[9]次に、図4(d)に示すように、半導体装置20から粘着テープ100(第2粘着テープ)を剥離する(第2剥離工程)。
この第2剥離工程では、粘着テープ100が備える粘着層2にエネルギーを付与することで、粘着層2の半導体装置20に対する粘着性を低下させて、粘着層2と半導体装置20との間で剥離が生じる状態とした後、半導体装置20から粘着テープ100を剥離する。
これにより、半導体装置20を一括して複数形成することができることから、半導体装置20の生産性の向上が図られる。
以上のような工程を経て、半導体装置20が製造される。
なお、本発明の電子装置の製造方法を適用して製造される半導体装置20は、例えば、携帯電話、医療機器、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、プリンタ等に広く用いることができる。
以上、本発明の電子装置の製造方法について説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、上述した構成の半導体装置20の製造に、本発明の電子装置の製造方法を適用する場合について説明したが、かかる構成の装置の製造に適用されるばかりでなく、例えば、CSP(Chip Size Package)型の半導体装置、コンデンサー、コイルのような電子部品を単独で備える電子装置等の製造に適用することができる。
また、本発明の電子装置の製造方法には、任意の目的の工程が1または2以上追加されてもよい。
1 剥離層
2 粘着層
3 ノイズ抑制層
4 基材
20 半導体装置
21 バンプ
22 被覆部
23 配線
25 インターポーザー
25’ シート材
26 半導体素子
27 封止部
28 電子素子
62 凹部
100 粘着テープ
221 開口部
270 電子部品封止連結体
290 電子部品封止体
300 電磁波シールド用フィルム

Claims (7)

  1. 基板と、該基板上に配置された電子部品と、前記電子部品を封止する封止部とを備える電子部品封止体、前記基板の下面側に形成された配線、前記基板の下面側に前記配線の一部が露出するように形成された、開口部を備える被覆部、および、前記開口部で露出する前記配線に電気的に接続されたバンプを備え、前記封止部の上面および側面を被覆するノイズ抑制層が設けられた電子装置の製造方法であって、
    平板状をなすシート材と、該シート材上に配置された複数の前記電子部品と、前記電子部品が配置されている上面側に、前記シート材と前記電子部品とを覆うように封止して形成された前記封止部とを有し、前記シート材の下面側に形成された前記配線と、前記シート材の下面側に形成され、前記シート材および前記配線を覆う被覆部とが設けられた電子部品封止連結体を準備する準備工程と、
    形成すべき前記電子部品封止体毎に対応するように、前記電子部品封止連結体を厚さ方向に切断して、前記電子部品封止体の前記側面が露出する凹部を設けることで、前記電子部品封止体を形成する切断工程と、
    前記電子部品封止体の前記上面および前記側面を被覆する前記ノイズ抑制層を形成するノイズ抑制層形成工程と、
    前記被覆部が備える前記開口部で露出する前記配線に電気的に接続された前記バンプを形成するバンプ形成工程と、
    前記凹部を厚さ方向に切断して、前記被覆部を貫通させて前記電子装置に個片化することで、複数の前記電子装置を一括して得る個片化工程とを有することを特徴とする電子装置の製造方法。
  2. 前記ノイズ抑制層形成工程において、前記電子部品封止体の上面側に、絶縁層と、前記絶縁層に積層された前記ノイズ抑制層とを有する電磁波シールド用フィルムを、前記ノイズ抑制層を前記電子部品封止体側にして貼付した後、前記凹部の形状に対応して前記ノイズ抑制層を押し込むことで、前記電子部品封止体の前記上面および前記側面を被覆する前記ノイズ抑制層を形成する請求項1に記載の電子装置の製造方法。
  3. 前記ノイズ抑制層形成工程において、前記電磁波シールド用フィルムを用いた前記ノイズ抑制層の形成の後、前記絶縁層を前記ノイズ抑制層から剥離させる請求項2に記載の電子装置の製造方法。
  4. 前記切断工程に先立って、前記電子部品封止連結体に形成された前記被覆部の下面側に、第1基材と、前記第1基材に積層された第1粘着層とを有する第1粘着テープを、前記第1粘着層を前記電子部品封止連結体側にして貼付する第1貼付工程と、
    前記バンプ形成工程に先立って、前記被覆部から前記第1粘着テープを剥離させる第1剥離工程とを有する請求項1ないし3のいずれか1項に記載の電子装置の製造方法。
  5. 前記個片化工程に先立って、前記電子部品封止体に形成された前記ノイズ抑制層の上面側に、第2基材と、前記第2基材に積層された第2粘着層とを有する第2粘着テープを、前記第2粘着層を前記電子部品封止体側にして貼付する第2貼付工程と、
    前記個片化工程において、前記個片化により得られた複数の前記電子装置から前記第2粘着テープを剥離させる第2剥離工程とを有する請求項1ないし4のいずれか1項に記載の電子装置の製造方法。
  6. 前記切断工程において、前記配線に対応する厚さを貫通するまで、前記被覆部の一部を前記厚さ方向に切断して、前記凹部を形成する請求項1ないし5のいずれか1項に記載の電子装置の製造方法。
  7. 前記ノイズ抑制層形成工程において、さらに、前記凹部で露出する前記被覆部の一部の側面に前記ノイズ抑制層を形成する請求項6に記載の電子装置の製造方法。
JP2017214795A 2017-11-07 2017-11-07 電子装置の製造方法 Pending JP2019087638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017214795A JP2019087638A (ja) 2017-11-07 2017-11-07 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017214795A JP2019087638A (ja) 2017-11-07 2017-11-07 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019087638A true JP2019087638A (ja) 2019-06-06

Family

ID=66764315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017214795A Pending JP2019087638A (ja) 2017-11-07 2017-11-07 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019087638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364444A (zh) * 2019-08-01 2019-10-22 合肥矽迈微电子科技有限公司 三面附金属包封封装结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20060274517A1 (en) * 2005-04-21 2006-12-07 Stmicroelectronics Sa Electronic circuit protection device
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013074289A (ja) * 2011-09-26 2013-04-22 Sae Magnetics(H K )Ltd 電子部品モジュール及びその製造方法
US20160351509A1 (en) * 2015-06-01 2016-12-01 Rf Micro Devices, Inc. Wafer level fan-out with electromagnetic shielding
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20060274517A1 (en) * 2005-04-21 2006-12-07 Stmicroelectronics Sa Electronic circuit protection device
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013074289A (ja) * 2011-09-26 2013-04-22 Sae Magnetics(H K )Ltd 電子部品モジュール及びその製造方法
US20160351509A1 (en) * 2015-06-01 2016-12-01 Rf Micro Devices, Inc. Wafer level fan-out with electromagnetic shielding
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364444A (zh) * 2019-08-01 2019-10-22 合肥矽迈微电子科技有限公司 三面附金属包封封装结构及其制备方法

Similar Documents

Publication Publication Date Title
JP2017143210A (ja) 電子部品封止体の製造方法、電子装置の製造方法
JP6361709B2 (ja) 半導体装置の製造方法
KR100999754B1 (ko) 반도체장치 및 그 제조방법
JP4842812B2 (ja) 半導体装置用基板の製造方法
JP4180206B2 (ja) 半導体装置の製造方法
WO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2007287937A (ja) 樹脂封止型半導体装置及びその製造方法
WO2015151514A1 (ja) 中空部を有する回路部材および実装構造体、ならびに実装構造体の製造方法
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
JP6017398B2 (ja) 半導体装置の製造方法
JP6711423B2 (ja) 電磁波シールド用フィルム
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
KR102477543B1 (ko) 전자파 차폐 시트 및 전자부품 탑재 기판
TW201036118A (en) Semiconductor device and manufacturing method thereof
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP2012089812A (ja) 埋め込み印刷回路基板の製造方法
TW201232731A (en) Ball grid array semiconductor package and method of manufacturing the same
JP2019087638A (ja) 電子装置の製造方法
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
JP2019029550A (ja) 電子部品封止体の製造方法、電子装置の製造方法
JP2019029549A (ja) フィルムセット
JP2008244095A (ja) 半導体装置製造用接着フィルム
JP2019087639A (ja) 電子装置の製造方法
JP2019131746A (ja) 粘着テープ
JP2020088288A (ja) 樹脂構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220301