CN110364444A - 三面附金属包封封装结构及其制备方法 - Google Patents

三面附金属包封封装结构及其制备方法 Download PDF

Info

Publication number
CN110364444A
CN110364444A CN201910707656.XA CN201910707656A CN110364444A CN 110364444 A CN110364444 A CN 110364444A CN 201910707656 A CN201910707656 A CN 201910707656A CN 110364444 A CN110364444 A CN 110364444A
Authority
CN
China
Prior art keywords
plastic
sealed body
pin
encapsulating structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910707656.XA
Other languages
English (en)
Inventor
姚兰忠
谭小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co Ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co Ltd filed Critical Hefei Silicon Microelectronics Technology Co Ltd
Priority to CN201910707656.XA priority Critical patent/CN110364444A/zh
Publication of CN110364444A publication Critical patent/CN110364444A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种三面附金属包封封装结构及其制备方法，利用半切、电镀、全切、防氧化等工艺，所形成的封装结构三面被电镀的金属包封，可以使得封装结构实现内部信号的多向屏蔽及单向传输，并提高封装结构散热性、封装的气密性，进而提高产品性能。

Description

三面附金属包封封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种三面附金属包封封装结构及其制备方法。
背景技术
随着电子产品的发展，半导体科技已广泛地应用于制造内存、中央处理器(CPU)、液晶显示装置(LCD)、发光二极管(LED)、激光二极管以及其它装置或芯片组等。由于半导体组件、微机电组件(MEMS)或光电组件等电子组件具有微小精细的电路及构造，因此为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需通过封装技术来提供上述电子组件有关电能传送(Power Distribution)、信号传送(Signal Distribution)、热量散失(Heat Dissipation)，以及保护与支持(Protectionand Support)等功能。
半导体芯片在被封装形成封装结构之后，根据使用情况的不同，该封装结构还要与其它电器元件连接或组装。但是现有的封装结构散热性、封装的气密性都较差，且无法实现内部信号的多向屏蔽及单向传输，进而影响产品的性能。
因此，亟需一种新型的封装结构，克服上述封装结构的缺点。
发明内容
本发明的目的在于，提供一种三面附金属包封封装结构及其制备方法，其能够提高封装结构散热性、封装的气密性，且可以实现内部信号的多向屏蔽及单向传输，提高产品性能。
为了实现上述目的，本发明提供了一种三面附金属包封封装结构的制备方法，包括如下步骤：(1)提供一待处理塑封产品，所述待处理塑封产品包括一载体，在所述载体上设有塑封体，所述塑封体内塑封有至少一电子组件，所述电子组件靠近所述载体的一面具有至少一引脚；(2)从远离所述引脚的一侧对所述塑封体进行第一方向的半切；(3)对所述待处理塑封产品进行电镀，以在半切的切口两侧面分别生成金属墙体，及在所述塑封体的第一表面生成金属盖体；(4)采用填充物填充所述切口；(5)移除所述载体，并对所述塑封体的第二表面进行处理，将所述引脚的顶端暴露于所述塑封体，所述第二表面与所述第一表面相对；(6)对所述塑封体进行第二方向的全切，所述第二方向垂直所述第一方向；(7)去除所述填充物，获取至少一个三面附金属包封封装结构。
为了实现上述目的，本发明还提供一种三面附金属包封封装结构，包括：一塑封体，所述塑封体的第一表面包覆有金属盖体，所述塑封体的相对的两侧面包覆有金属墙体；至少一电子组件，塑封于所述塑封体内，所述电子组件远离所述金属盖体的一面具有至少一引脚，所述引脚的顶端暴露于所述塑封体的第二表面，所述第二表面与所述第一表面相对。
本发明的优点在于：本发明三面附金属包封封装结构制备方法，利用半切、电镀、全切，防氧化等工艺，所形成封装结构三面被电镀的金属包封，可以使得封装结构实现内部信号的多向屏蔽及单向传输，并提高封装结构散热性、封装的气密性，进而提高产品性能。
附图说明
为了更清楚地说明本发明实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1，本发明三面附金属包封封装结构的制备方法的步骤示意图；
图2～图9，本发明三面附金属包封封装结构制备方法的一实施方式的工艺流程图；
图10A-10B，本发明三面附金属包封封装结构一实施方式的立体图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本发明所提到的方向用语，例如：上、下、左、右、前、后、内、外、侧面等，仅是参考附图的方向。以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其它工艺的应用和/或其它材料的使用。
请参阅图1，为本发明三面附金属包封封装结构的制备方法的步骤示意图。所述制备方法包括如下步骤：S11：提供一待处理塑封产品，所述待处理塑封产品包括一载体，在所述载体上设有塑封体，所述塑封体内塑封有至少一电子组件，所述电子组件靠近所述载体的一面具有至少一引脚；S12：从远离所述引脚的一侧对所述塑封体进行第一方向的半切；S13：对所述待处理塑封产品进行电镀，以在半切的切口两侧面分别生成金属墙体，及在所述塑封体的第一表面生成金属盖体；S14：采用填充物填充所述切口；S15：移除所述载体，并对所述塑封体的第二表面进行处理，将所述引脚的顶端暴露于所述塑封体；S16：对所述塑封体进行第二方向的全切；以及S17：去除所述填充物，获取至少一个三面附金属包封封装结构。以下接合附图及实施方式对上述步骤进行详细说明。
请一并参阅图1及图2～图9，其中，图2～图9为本发明三面附金属包封封装结构制备方法的一实施方式的工艺流程图。
关于步骤S11：提供一待处理塑封产品，所述待处理塑封产品包括一载体，在所述载体上设有塑封体，所述塑封体内塑封有至少一电子组件，所述电子组件靠近所述载体的一面具有至少一引脚，请一并参考图1以及图2，其中图2为本实施方式提供的待处理塑封产品的剖视图。本实施方式中，所述待处理塑封产品包括一载体21，在所述载体21上设有塑封体22，所述塑封体22内塑封有4个电子组件222(图中示意出其中的两个电子组件，另外两个电子组件在该视角下被示出的两个电子组件遮挡)；所述电子组件222可以为芯片或其它器件，例如电感、电容、电阻等。每一所述电子组件222的正面(靠近所述载体21的一面)具有6个外引脚223(out lead)(图中示意出其中的两个外引脚，其余外引脚在该视角下被示出的两个外引脚遮挡)，所述外引脚223采用铜材料制成，但本发明对此不做限定。
所述待处理塑封产品可以为经贴片重布线层(RDL)技术以及外引脚(Out Lead)电镀和塑封后的产品。所述塑封体22可以为本领域公知的结构。
在本实施方式中，为了清楚说明本发明技术方案，在所述塑封体22内设置有4个电子组件222，在其它实施方式中，所述塑封体22内可以塑封有一个、两个或多个电子组件222，每一所述电子组件222具有一个或多个外引脚223或一般引脚(pin)，本发明对塑封体22内的电子组件数量以及电子组件上引脚数量及形状不进行限制。
关于步骤S12：从远离所述引脚的一侧对所述塑封体进行第一方向的半切，请一并参考图1以及图3A-3B，其中图3A为本实施方式提供的对塑封体进行半切的剖视图，图3B为图3A对应的俯视图。其中，图3B示意第一切割刀31切割的所述第一方向为纵向，切割线位于横向相邻的两电子组件222间。在其它实施方式中，第一切割刀31切割的所述第一方向也可以为横向(图中虚线所示)。因所述电子组件222以及所述外引脚223被塑封材料(例如树脂)塑封在所述塑封体22内，在俯视视角下是看不到的，因而用虚线示意。
进一步的实施方式中，对塑封体22进行半切的第一切割刀31厚度与横向相邻的两电子组件222的间距相适配，从而可以一次切割成型。
进一步的实施方式中，可以采用第一切割刀31沿所述外引脚223的外侧对所述塑封体22进行第一方向的半切，深度切至所述外引脚223的顶端与所述载体21之间。半切所采用的切割刀的厚度及数量可以根据需求进行调整，本发明不做特殊限定。半切操作后，在横向相邻的两电子组件222间以及电子组件222的外侧形成半切切口，从而方便在后续进行电镀操作。半切切口底部位于所述外引脚223的顶端与所述载体21之间，且半切深度自所述外引脚223的顶端向与所述载体21延伸一距离，从而在后续移除载体21并暴露所述外引脚223的顶端工艺中，切口底部电镀的金属也被去除。
优选地，所述制备方法进一步包括：对所述待处理塑封产品进行表面导电化处理，在半切的切口两侧面及所述塑封体的第一表面形成导电薄膜的步骤。关于此步骤，请参考图4，本实施方式提供的对待处理塑封产品进行表面导电化处理后的剖视图。对半切后的待处理塑封产品进行表面导电化处理，在半切的切口两侧面及所述塑封体22的第一表面形成导电薄膜41，可以使得半切的切口两侧面及所述塑封体22的第一表面具有导电性，并利于后续电镀操作的进行。所述表面导电化处理可以通过采用等离子粗化、玻璃蚀刻、化铜的处理方式，也可以通过采用溅镀(sputter)铜、锡或镍金合金的处理方式，以在半切的切口两侧面及所述塑封体22的第一表面形成导电薄膜41。等离子粗化、玻璃蚀刻、化铜工艺可以为本领域公知的工艺，其所采用的工具及材料可以根据需求进行调整，本发明不做特殊限定。溅镀工艺可以为本领域公知的工艺，其所采用的工具及材料可以根据需求进行调整，本发明不做特殊限定。
关于步骤S13：对所述待处理塑封产品进行电镀，以在半切的切口两侧面分别生成金属墙体，及在所述塑封体的第一表面生成金属盖体，请一并参考图1以及图5A-5B，其中图5A为本实施方式提供的对待处理塑封产品进行电镀后的剖视图，图5B为图5A对应的俯视图。其中，所述塑封体22的第一表面为远离所述外引脚223的一侧表面。在半切的切口两侧面分别生成的金属墙体51，及在所述塑封体22的第一表面生成的金属盖体52，可以使后续制成的封装结构实现内部信号的多向屏蔽及单向传输，并提高封装结构散热性、封装的气密性，进而提高产品性能。电镀采用的金属可以为铜或镍金合金。电镀工艺可以为本领域公知的工艺，其所采用的工具及材料可以根据需求进行调整，本发明不做特殊限定。
进一步的实施例中，通过光刻、曝光、显影，使得所述电子组件222在与半切的切口方向同向的两侧的塑封体22暴露于所述金属盖体52。图5B中用虚线示意所述电子组件222以及所述外引脚223，因所述电子组件222以及所述外引脚223被塑封材料(例如树脂)塑封在所述塑封体22内，所述塑封体22的第一表面电镀生成的金属盖体52，因而在俯视视角下所述金属盖体52下方的所述电子组件222、所述外引脚223以及所述塑封体22是；而所述电子组件222在Y方向上两侧的塑封体22上方无所述金属盖体52覆盖。
关于步骤S14：采用填充物填充所述切口，请一并参考图1以及图6，其中图6为本实施方式提供的切口填充后的剖视图。通过填充物61将电镀后的切口填平，可以在后续载体21移除制程、表面机械研磨制程以及形成单个封装结构的切割制程中，使得电子组件222间保持连接，并起到支撑作用。所述填充物61为可溶性物质或可熔性物质，以在后续制程中通过溶解或熔化制程被移除。
进一步的实施方式中，所述填充物61可以为水凝胶(Hydrogel)、热解胶或光解胶。水凝胶是具有网状交联结构的水溶性高分子中引入一部分疏水基团和亲水残基，亲水残基与水分子结合将水分子连接在网状内部，而疏水残基遇水膨胀的交联聚合物。其以水为分散介质，性质柔软，能保持一定的形状，能吸收大量的水；水凝胶可以通过置于水中并加热的方式去除。热解胶为溶剂型胶粘剂，在常温下有一定的粘合力，可以起到定位、支撑的作用；只要把温度加热到设定的温度后粘合力就会消失，能实现简单剥离，残留物较少，不污染被粘物。光解胶有一定的粘合力，可以起到定位、支撑的作用；经光照后会发生光分解反应变为水溶性，能实现简单剥离。
关于步骤S15：移除所述载体，并对所述塑封体的第二表面进行处理，将所述引脚的顶端暴露于所述塑封体，请一并参考图1以及图7，其中图7为本实施方式提供的载体移除并对塑封体的第二表面进行处理后的剖视图。其中，所述第二表面与所述第一表面相对。移除所述载体21后，通过对所述塑封体22的第二表面进行处理，使得所述外引脚223的顶端暴露于所述塑封体22，所述外引脚223暴露出的部分可以作为后续形成的封装结构与外部构件进行固定连接时的接触面。同时，半切切口底部的电镀金属也被去除，暴露出内部的填充物61。
进一步的实施方式中，可以对所述塑封体22的第二表面进行表面机械研磨处理，将所述塑封体22的第二表面研磨减薄，从而将所述外引脚223的顶端暴露于所述塑封体22的第二表面。即将铜质外引脚的上表面暴露于所述塑封体22的第二表面，以作为后续形成的封装结构与外部构件进行固定连接时的接触面。
关于步骤S16：对所述塑封体进行第二方向的全切，请一并参考图1以及图8，其中图8为本实施方式提供的对塑封体进行全切的俯视图。全切所采用的切割刀的厚度及数量可以根据需求进行调整，本发明不做特殊限定。其中，所述第二方向垂直所述第一方向，在图3B示意所述第一方向为纵向时，所述第二方向为横向，切割线位于纵向相邻的两电子组件222间。
进一步的实施方式中，对塑封体22进行全切的第二切割刀81厚度与纵向相邻的两电子组件222的间距相适配，从而可以一次切割成型。第二切割刀81厚度与第一切割刀31厚度可以相同或不同。
进一步的实施方式中，可以采用第二切割刀81沿所述外引脚223的外侧对所述塑封体22进行第二方向的全切。全切操作后，纵向相邻的两电子组件222间的塑封体22被切穿，形成纵向独立的塑封体(横向相邻的两电子组件222间填充有填充物61)。
关于步骤S17：去除所述填充物，获取至少一个三面附金属包封封装结构，请一并参考图1以及图9，其中图9为本实施方式提供的去除填充物后的塑封体的剖视图。
对于采用水凝胶作为填充物的塑封体22，可以将塑封体22置于水中并加热，去除填充的水凝胶，从而得到一个一个独立的三面附金属包封封装结构的产品。对于采用其它填充物的塑封体22，可以采用相应的溶解或熔化工艺去除填充物，例如，热解胶可以通过加热的方式去除，光解胶可以通过光照的方式去除。
优选地，步骤S17之后进一步包括：对所述金属盖体、所述金属墙体以及所述引脚的顶端进行表面防氧化处理。可以采用化锡或化镍金合金等表面防氧化处理方式，防止形成的三面附金属包封封装结构中暴露出的金属表面被氧化，同时可以使得三面附金属包封封装结构的外引脚与外部构件连接时更好的为SMT(Surface Mount Technology，表面贴装技术)锡融合。
本发明三面附金属包封封装结构制备方法，利用半切、电镀、全切、防氧化等工艺，所形成的封装结构三面被电镀的金属包封，可以使得封装结构实现内部信号的多向屏蔽及单向传输，并提高封装结构散热性、封装的气密性，进而提高产品性能。
请参阅图10A-10B，本发明三面附金属包封封装结构一实施方式的立体图。本发明所述三面附金属包封封装结构100包括：一塑封体101以及至少一塑封于所述塑封体101内的电子组件(内部结构，未示于图上)。所述塑封体101的第一表面包覆有金属盖体103，所述塑封体101的相对的两侧面包覆有金属墙体104。所述电子组件的远离所述金属盖体103的一面具有至少一引脚102，所述引脚102的顶端暴露于所述塑封体101的第二表面；其中，所述第二表面与所述第一表面相对。
进一步的实施方式中，所述金属盖体103及所述金属墙体104通过从远离所述引脚102的一侧对所述塑封体101进行半切并进行电镀的方式制备而成。所述金属盖体103及所述金属墙体104的材料可以为铜或镍金合金等。
进一步的实施方式中，所述塑封体101的第一表面与所述金属盖体103之间具有导电薄膜(未示于图上)，所述塑封体101的相对的两侧面与所述金属墙体104之间具有导电薄膜。即所述塑封体的第一表面与相对的两侧面，在电镀形成金属盖体与金属墙体之前经过导电化处理。
进一步的实施方式中，所述金属盖体103、所述金属墙体104以及所述引脚102的顶端经过表面防氧化处理。可以采用化锡或化镍金合金等表面防氧化处理方式，防止所述三面附金属包封封装结构100中暴露出的金属表面被氧化，同时可以使得所述三面附金属包封封装结构100的所述引脚102与外部构件连接时更好的为SMT锡融合。
在本实施方式中，为了清楚说明本发明技术方案，所述电子组件上具有6个引脚102。所述引脚102为所述电子组件的外引脚(out lead)，用于与外部构件(未示于图中)连接，所述引脚102采用铜材料制成。在其它实施方式中，所述电子组件上可以具有一个、两个或多个引脚102，所述引脚102可以为所述电子组件的外引脚(out lead)或一般引脚(pin)，本发明对电子组件上引脚数量、材料及形状不进行限制。
本发明三面附金属包封封装结构三面被电镀的金属包封，可以使得封装结构实现内部信号的多向屏蔽及单向传输，并提高封装结构散热性、封装的气密性，进而提高产品性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种三面附金属包封封装结构的制备方法，其特征在于，包括如下步骤：
(1)提供一待处理塑封产品，所述待处理塑封产品包括一载体，在所述载体上设有塑封体，所述塑封体内塑封有至少一电子组件，所述电子组件的靠近所述载体的一面具有至少一引脚；
(2)从远离所述引脚的一侧对所述塑封体进行第一方向的半切；
(3)对所述待处理塑封产品进行电镀，以在半切的切口两侧面分别生成金属墙体，及在所述塑封体的第一表面生成金属盖体，所述塑封体的第一表面为远离所述引脚的一侧表面；
(4)采用填充物填充所述切口；
(5)移除所述载体，并对所述塑封体的第二表面进行处理，将所述引脚的顶端暴露于所述塑封体，所述第二表面与所述第一表面相对；
(6)对所述塑封体进行第二方向的全切，所述第二方向垂直所述第一方向；
(7)去除所述填充物，获取至少一个三面附金属包封封装结构。
2.根据权利要求1所述的制备方法，其特征在于，步骤(2)进一步包括：沿所述引脚的外侧对所述塑封体进行第一方向的半切，深度切至所述引脚的顶端与所述载体之间。
3.根据权利要求1所述的制备方法，其特征在于，步骤(3)之前进一步包括：对所述待处理塑封产品进行表面导电化处理，在半切的切口两侧面及所述塑封体的第一表面形成导电薄膜的步骤。
4.根据权利要求3所述的制备方法，其特征在于，所述表面导电化处理进一步采用等离子粗化、玻璃蚀刻、化铜的处理方式；或采用溅镀铜、锡或镍金合金的处理方式。
5.根据权利要求1所述的制备方法，其特征在于，步骤(4)中填充采用的填充物为水凝胶、热解胶或光解胶。
6.根据权利要求1所述的制备方法，其特征在于，步骤(5)进一步包括：对所述塑封体的第二表面进行表面机械研磨处理，从而将所述引脚的顶端暴露于所述塑封体。
7.根据权利要求1所述的制备方法，其特征在于，步骤(7)之后进一步包括：对所述金属盖体、所述金属墙体以及所述引脚的顶端进行表面防氧化处理。
8.一种三面附金属包封封装结构，其特征在于，包括：
一塑封体，所述塑封体的第一表面包覆有金属盖体，所述塑封体的相对的两侧面包覆有金属墙体；
至少一电子组件，塑封于所述塑封体内，所述电子组件远离所述金属盖体的一面具有至少一引脚，所述引脚的顶端暴露于所述塑封体的第二表面，所述第二表面与所述第一表面相对。
9.根据权利要求8所述的三面附金属包封封装结构，其特征在于，所述金属盖体及所述金属墙体通过从远离所述引脚的一侧对所述塑封体进行半切并进行电镀的方式制备而成。
10.根据权利要求8所述的三面附金属包封封装结构，其特征在于，所述塑封体的第一表面与所述金属盖体之间具有导电薄膜，所述塑封体的相对的两侧面与所述金属墙体之间具有导电薄膜。
11.根据权利要求8所述的三面附金属包封封装结构，其特征在于，所述金属盖体、所述金属墙体以及所述引脚的顶端经过表面防氧化处理。
CN201910707656.XA 2019-08-01 2019-08-01 三面附金属包封封装结构及其制备方法 Pending CN110364444A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910707656.XA CN110364444A (zh) 2019-08-01 2019-08-01 三面附金属包封封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910707656.XA CN110364444A (zh) 2019-08-01 2019-08-01 三面附金属包封封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110364444A true CN110364444A (zh) 2019-10-22

Family

ID=68221832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910707656.XA Pending CN110364444A (zh) 2019-08-01 2019-08-01 三面附金属包封封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110364444A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295430A (zh) * 2022-10-10 2022-11-04 合肥矽迈微电子科技有限公司 一种倒装焊表面包封结构、工艺及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
US20090256244A1 (en) * 2008-02-05 2009-10-15 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
JP2019087638A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
CN210272261U (zh) * 2019-08-01 2020-04-07 合肥矽迈微电子科技有限公司 三面附金属包封封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
US20090256244A1 (en) * 2008-02-05 2009-10-15 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
JP2019087638A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
CN210272261U (zh) * 2019-08-01 2020-04-07 合肥矽迈微电子科技有限公司 三面附金属包封封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295430A (zh) * 2022-10-10 2022-11-04 合肥矽迈微电子科技有限公司 一种倒装焊表面包封结构、工艺及半导体器件

Similar Documents

Publication Publication Date Title
US10276753B2 (en) LED flip-chip package substrate and LED package structure
JP3994346B2 (ja) 発光ダイオードの表面実装方法
JP2006173605A (ja) パッケージングされた電子デバイス及びその製作方法
CN102376852A (zh) 发光二极管封装的基板结构及其制造方法
CN108538971A (zh) 转移方法以及显示装置
CN101452895A (zh) 半导体装置及其制造中使用的树脂粘接材料
CN105070667A (zh) 图像传感芯片封装方法
CN110473795B (zh) 一种大尺寸芯片的分层隔离封装结构及工艺
CN110556343B (zh) 一种预防分层的封装结构及封装工艺
CN107833836A (zh) 一种单摄像头模组及其加工方法
CN102237471B (zh) 发光二极管封装结构及其制造方法
CN105161436B (zh) 倒装芯片的封装方法
CN110364444A (zh) 三面附金属包封封装结构及其制备方法
TW201931625A (zh) 用於板上晶片發光二極體的系統和方法
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
CN103165794B (zh) 光学半导体装置用基台、其制造方法以及光学半导体装置
CN107995392A (zh) 一种多摄像头模组及其加工方法
CN110517962A (zh) 五面附金属包封封装结构及其制备方法
CN107123721B (zh) 一种带透镜式led封装结构及封装方法
CN210156364U (zh) 一种大尺寸芯片的分层隔离封装结构
CN210272261U (zh) 三面附金属包封封装结构
US20130000712A1 (en) Solar cell device and packaging method thereof
CN116454033A (zh) 一种芯片封装结构及其制备方法
CN210182335U (zh) 五面附金属包封封装结构
CN108598046A (zh) 芯片的封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination