CN108598046A - 芯片的封装结构及其封装方法 - Google Patents

芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN108598046A
CN108598046A CN201810355876.6A CN201810355876A CN108598046A CN 108598046 A CN108598046 A CN 108598046A CN 201810355876 A CN201810355876 A CN 201810355876A CN 108598046 A CN108598046 A CN 108598046A
Authority
CN
China
Prior art keywords
chip
face
salient point
packaging method
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810355876.6A
Other languages
English (en)
Other versions
CN108598046B (zh
Inventor
邱原
陈传兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Original Assignee
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tong Fu Chaowei Semiconductor Co Ltd filed Critical Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority to CN201810355876.6A priority Critical patent/CN108598046B/zh
Publication of CN108598046A publication Critical patent/CN108598046A/zh
Application granted granted Critical
Publication of CN108598046B publication Critical patent/CN108598046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates

Abstract

一种芯片的封装方法及其封装结构，其中封装方法包括：提供载板，所述载板表面具有贴装膜，所述贴装膜表面贴装有第一芯片，所述第一芯片包括相对的第一面和第二面，所述第二面与贴装膜的表面贴合；提供若干个第二芯片，所述第二芯片包括第三面，所述第二芯片包括第一区；使第三面朝向第一面贴装第二芯片，所述第二芯片的第一区与部分第一芯片重叠，且所述第一面与第一区第三面之间具有凸点；贴装所述第二芯片之后，熔融所述凸点，使第二芯片与第一芯片电连接。所述方法形成的封装结构性能较好。

Description

芯片的封装结构及其封装方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种封装结构及其形成方法。
背景技术
随着集成电路封装的密度不断增大、芯片的尺寸不断减小，I/O端子数不断增加，而在有效尺寸的芯片上要求的功能却越来越多，同时为了避免高密度下二维封装所带来的问题，可考虑在Z方向上进行3D封装。采用3D封装技术可增大封装密度、提高产品性能、降低功耗，减小噪声，实现电子设备的多功能化和小型化。
然而，现有3D封装工艺形成的封装结构的性能较差。
发明内容
本发明解决的技术问题是提供一种芯片的封装结构及其封装方法，以提高封装结构的性能。
为解决上述技术问题，本发明提供一种芯片的封装方法，包括：提供载板，所述载板表面具有贴装膜，所述贴装膜表面贴装有第一芯片，所述第一芯片包括相对的第一面和第二面，所述第二面与贴装膜的表面贴合；提供若干个第二芯片，所述第二芯片包括第三面，所述第二芯片包括第一区；使第三面朝向第一面贴装第二芯片，所述第二芯片的第一区与部分第一芯片重叠，且所述第一面与第一区第三面之间具有凸点；贴装所述第二芯片之后，熔融所述凸点，使第二芯片与第一芯片电连接。
可选的，所述凸点仅位于部分第一面；或者，所述凸点仅位于第三面；或者所述第一面和第三面均具有凸点，且贴装第二芯片之后，位于第一面的凸点与位于第一区第三面的凸点一一对应。
可选的，所述凸点的材料包括：铜、锡、锡银合金、锡银铜合金或者锡铅合金。
可选的，所述凸点的高度为：10微米～300微米。
可选的，第一芯片的厚度为：20微米～900微米。
可选的，所述第二芯片还包括第二区，在所述第二区第三面还具有输出柱。
可选的，所述第二芯片还包括与第三面相对的第四面；贴装若干所述第二芯片之后，所述封装方法还包括：对第一芯片和第二芯片进行塑封处理，形成塑封膜；形成所述塑封膜之后，去除载版和贴装膜，暴露出第一芯片第二面；暴露出第一芯片第二面之后，对所述塑封膜进行减薄处理，直至暴露出第二芯片的第四面；暴露出第二芯片的第四面之后，在输出柱顶部形成焊球。
可选的，当电信号输出柱的高度大于或者等于第一芯片的厚度与凸点的高度之和时，所述贴装膜为弹性材料。
可选的，当输出柱的高度小于第一芯片的厚度与凸点的高度之和时，所述封装方法还包括：在第二区第三面形成支撑结构，所述支撑结构的高度大于或者等于第一芯片的厚度和凸点的高度；所述贴装膜为弹性材料或者非弹性材料。
可选的，所述支撑结构包括支撑柱和位于支撑柱底部的补偿层；在熔融凸点的过程中，所述补偿层处于熔融状态。
可选的，所述补偿层的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金；所述补偿层的形成工艺包括：溅射工艺、化学气相沉积工艺或者物理气相沉积工艺。
可选的，所述支撑柱沿平行于于第二芯片表面方向上的尺寸为30微米～1000微米。
可选的，在熔融凸点的过程中，所述支撑结构处于熔融状态；所述支撑结构的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金。
可选的，同一个第一芯片上依次贴装若干个第二芯片；同一第一芯片上贴装第二芯片的个数为2个或者4个。
可选的，熔融所述凸点的工艺包括：热压焊工艺或者回流焊工艺；所述热压焊工艺的参数包括：压力为0克～800克，凸点熔融前后的高度值差为0微米～50微米，温度为150摄氏度～390摄氏度。
相应的，本发明还提供一种芯片的封装结构，包括：载板，所述载板表面具有贴装膜，所述贴装膜表面贴装有第一芯片，所述第一芯片包括相对的第一面和第二面，所述第二面与贴装膜的表面贴合；第二芯片，所述第二芯片包括第三面，所述第二芯片包括第一区，所述第三面朝向第一面，且所述第一面和第一区第三面之间具有凸点。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的芯片的封装方法中，在贴装第二芯片之后，熔融凸点，使得凸点具有流动性，流动性的凸点能够补偿第一芯片和第二芯片之间的偏差，使得第一芯片和第二芯片仍能电连接，有利于防止第一芯片和第二芯片之间发生开路，从而有利于提高芯片封装结构的性能。
进一步，当输出柱的高度大于或者等于第一芯片的厚度与凸点的高度之和时，所述输出柱能够作为支撑结构，使得无需额外形成支撑结构，则形成的输出柱的数量较多，有利于后续更好地将第二芯片的电信号输出。
进一步，在熔融凸点的过程中，所述支撑结构也熔融，熔融的支撑结构能够补偿支撑结构高度与第一芯片厚度和熔融凸点高度之和的差异，使得贴装第二芯片之后，第二芯片仍水平，有利于提高封装结构的性能。
进一步，所述支撑结构包括支撑柱和位于支撑柱底部的补偿层，在熔融凸点的过程中，所述补偿层能够熔融。熔融的补偿层能够补偿支撑结构高度与第一芯片厚度和熔融凸点高度之和的差异，使得贴装第二芯片之后，第二芯片仍水平，有利于提高封装结构的性能。
进一步，所述支撑柱沿平行于第二芯片表面方向上的尺寸相对较大，但不至于过大，使得用于形成电信号输出柱的空间较多，则形成的电信号输出柱的个数较多，有利于后续更好地将第二芯片的电信号输出。
附图说明
图1是一种芯片封装结构的结构示意图；
图2至图10是本发明一实施例芯片封装结构的形成方法的各步骤的结构示意图；
图11是本发明另一实施例芯片封装结构的形成方法的各步骤的结构示意；
图12是本发明再一实施例芯片封装结构的形成方法的各步骤的结构示意。
具体实施方式
正如背景技术所述，现有3D封装工艺形成的封装结构的性能较差。
图1是一种芯片封装结构的结构示意图。
请参考图1，提供载板100，所述载板100表面具有贴装膜101；在所述贴装膜101表面贴装有相互分立的第一芯片102和第二芯片103，所述第一芯片102和第二芯片103顶部具有第一连接柱104；提供第三芯片105，所述第三芯片105顶部具有第二连接柱106；贴装所述第三芯片105，使第二连接柱106与第一连接柱104接触。
上述芯片的封装方法中，所述载板100表面具有识别第一芯片102的第一识别点，然而，第一芯片102的实际贴装位置与第一识别点难以完全一致，即：第一芯片102的实际贴装位置相对于第一识别点具有第一偏差Δ1。同样的，所述载板100表面具有识别第二芯片103的第二识别点，然而，第二芯片103的实际贴装位置与第二识别点难以完全一致，即：第二芯片103的实际贴装位置相对于第二识别点具有第一偏差Δ2。当第一芯片102和第二芯片103向相反的方向发生偏差时，第一芯片102和第二芯片103作为整体的偏差为(Δ1+Δ2)，即：第一芯片102和第二芯片103作为整体的偏差较大，则后续第三芯片105顶部第二连接柱106与第一芯片102和第二芯片103顶部的第一连接柱104同时电连接的难度较大，则第三芯片105与第一芯片102和第二芯片103之间易发生开路，不利于提高封装结构的性能。
为解决所述技术问题，本发明提供了一种芯片的封装方法，包括：所述第二芯片包括第三面，所述第二芯片包括第一区；贴装所述第二芯片，使第三面朝向第一面，且所述第一面与第一区第三面之间具有凸点；贴装第二芯片之后，熔融凸点，使第二芯片与第一芯片电连接。所述方法形成的封装结构性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明一实施例芯片封装结构的形成方法的各步骤的结构示意图。
请参考图2，提供载板200，所述载板200表面具有贴装膜201；在所述贴装膜201表面装置第一芯片202，所述第一芯片202包括相对的第一面1和第二面2，所述第二面2与贴装膜201的表面贴合。
所述载板200包括玻璃板。载板200用于为后续工艺提供工作平台。
所述贴装膜201的材料包括：聚酰亚胺或者玻璃。所述贴装膜201的材料为弹性材料或者非弹性材料。当所述贴装膜201为弹性材料时，后续容纳凸点203时，所述贴装膜201能够补偿后续支撑结构高度与第一芯片201的厚度和凸点203高度之和之间的差值，使得贴装第二芯片之后，第二芯片的顶部表面较为平坦，有利于提高封装结构的性能。
所述第一芯片202的材料包括硅。所述第一芯片202的个数为1个。
所述第一芯片202的厚度为：20微米～900微米，所述第一芯片202的厚度与凸点203的高度决定后续支撑结构的高度。
部分所述第一芯片202第一面1与后续第二芯片第三面相对，有利于在第一面1和第三面之间形成凸点。
在本实施例中，所述凸点203仅位于部分第一面1。
在其他实施例中，所述凸点仅位于后续第二芯片第三面；或者，所述分第一面和第三面均具有凸点，且后续贴装第二芯片之后，位于第一面的凸点与位于第一区第三面的凸点一一对应。
所述凸点203的形成方法包括：在所述贴装膜201表面、以及第一芯片202的侧壁和顶部表面形成凸点材料膜，所述凸点材料膜表面具有第一掩膜层，所述第一掩膜层暴露出第一芯片202顶部的部分凸点材料膜；以所述第一掩膜层为掩膜，刻蚀所述凸点材料膜，直至暴露出贴装膜201和第一芯片202的顶部表面，形成所述凸点203。
所述凸点材料膜的材料为熔融材料，相应的，所述凸点203的材料也为熔融材料，则后续熔融凸点203，使得凸点203具有流动性，即使第一芯片202与后续第二芯片之间发生偏差，流动的凸点203能够用于补偿所述偏差，使得第一芯片202仍能够与第二芯片实现电连接，有利于提高封装结构的性能。
在本实施例中，所述凸点材料膜的材料为：铜。在其他实施例中，所述凸点材料膜的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金。
所述凸点材料膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
所述凸点203的高度为：10微米～300微米，选择所述凸点203高度的意义在于：若所述凸点203的高度小于10微米，使得第一芯片202发生翘曲或水平度控制的不好时，部分凸点203容易发生焊接开路；若所述凸点203的高度大于300微米，使得后续支撑结构的补偿层的高度较大，则后续去除补偿层的难度较大。
所述第一掩膜层的材料包括氮化硅或者氮化钛。所述第一掩膜层用于定于凸点203的位置和尺寸。
以所述第一掩膜层为掩膜，刻蚀所述凸点材料膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述凸点203用于实现第一芯片202与后续第二芯片之间的电连接。
后续在同一第一芯片202第一面1依次贴装若干个第二芯片。
请参考图3，提供一个第二芯片204a，所述第二芯片204a包括相对的第三面3和第四面4，所述第二芯片204a包括第一区A和第二区B；在所述第二区B第三面3形成若干相互分立的输出柱205和支撑结构(图中未标出)，所述输出柱205的高度小于第一芯片202的厚度和凸点203的高度，所述支撑结构的高度大于或者等于第一芯片202的厚度和凸点203的高度；在相邻输出柱205之间、以及输出柱205和支撑结构之间形成填充层250，所述填充层250顶部暴露出输出柱205顶部表面。
所述输出柱205顶部后续形成焊球，因此，所述输出柱205用于将第二芯片204a内的电信号输出。所述支撑结构包括支撑柱206和位于支撑柱206底部的补偿层207。所述支撑结构的高度为：30微米～1200微米。
在本实施例中，所述支撑柱206和输出柱205同时形成；所述支撑柱206和输出柱205的形成方法包括：在所述第三面3形成材料膜，所述材料膜顶部表面具有第二掩膜层，所述第二掩膜层暴露出部分材料膜的顶部表面；以所述第二掩膜层为掩膜，刻蚀所述材料膜，形成所述支撑柱206和输出柱205。
所述材料膜的材料包括：铜，所述材料膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
所述第二掩膜层的材料包括氮化硅或者氮化钛，所述第二掩膜层用于定于电信号输出柱205和支撑柱206的位置和尺寸。
以所述第二掩膜层为掩膜，刻蚀所述材料膜的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，沿平行于第二芯片204a表面方向上，支撑柱206的尺寸大于电信号输出柱205的尺寸。
在其他实施例中，沿垂直于第二芯片204a侧壁方向上，支撑柱206的尺寸等于输出柱205的尺寸。
在本实施例中，支撑柱206沿平行于第二芯片204a表面方向上尺寸为：30微米～1000微米，选择支撑柱206沿平行于第二芯片204a表面方向上尺寸大于输出柱205尺寸的意义在于：若所述支撑柱206沿平行于第二芯片204a表面方向上尺寸小于30微米，则位于支撑柱206底部的补偿层207的较少，则后续熔融凸点203的过程中，补偿层207补偿支撑结构与第一芯片202厚度和熔融凸点203高度之间的差异能力较弱，使得后续贴装第二芯片204a之后，第二芯片204a的顶部表面不够平整，不利于提高封装结构的性能；若所述支撑柱206沿平行于第二芯片204a表面方向上尺寸大于1000微米，使得用于形成输出柱205的空间较小，则形成的输出柱205的个数较少，不利于后续将第二芯片204的电信号输出。
在本实施例中，所述支撑结构的个数为两个。在其他实施例中，所述支撑结构的个数还可以为一个或者两个以上。
所述支撑结构用于支撑第二芯片204a，使贴装第二芯片204a之后，第二芯片204a顶部仍水平。
在本实施例中，两个所述支撑结构分别位于输出柱205的两侧，有利于更好的平衡支撑结构的高度与第一芯片202厚度和凸点203高度之间的差异，使得后续贴装第二芯片204a之后，第二芯片204a顶部表面仍平整，有利于提高封装结构的性能。
所述补偿层207的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金，所述补偿层207的形成方法包括：溅射工艺、化学气相沉积工艺或者物理气相沉积工艺。
在熔融凸点203时，所述补偿层207也处于熔融状态，因此，熔融的补偿层207能够补偿熔融凸点203的高度和第一芯片202的厚度之和与支撑结构之间的高度差，使得贴装第二芯片204a之后，第二芯片204a顶部表面仍水平。
所述填充层250的形成方法包括：在相邻输出柱205之间、以及输出柱205和支撑柱206之间、以及输出柱205和支撑柱206顶部表面形成填充膜；平坦化所述填充膜，直至暴露出输出柱205和支撑柱206的顶部表面，形成所述填充层250。
所述填充膜的材料包括：树脂，聚酰亚胺或者二氧化硅，所述填充膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
请参考图4，使第三面3朝向第一面1贴装第二芯片204a，所述第二芯片204a的第一区A与部分第一芯片202重叠；贴装第二芯片204a之后，熔融凸点203，使第二芯片204a与第一芯片202电连接。
在本实施例中，熔融凸点203的工艺包括：热压焊工艺，所述热压焊工艺的参数包括：压力为0克～800克，凸点203熔融前后高度差为0微米～50微米，温度为150摄氏度～390摄氏度。
在其他实施例中，熔融凸点的工艺包括回流焊工艺，所述回流焊工艺的参数包括：温度为120摄氏度～260摄氏度。
即使第二芯片204a的实际贴装位置与凸点203的位置存在偏差，由于后续熔融凸点203，使凸点203具有流动性，则流动的凸点203能够补偿第二芯片204a与凸点203之间的偏差，使得第二芯片204a与第一芯片202之间仍易发生电连接，有利于防止第二芯片204a与第一芯片202之间发生开路，有利于提高封装结构的性能。
在熔融凸点203的过程中，补偿层207也发生熔融，因此，尽管熔融的凸点203使得凸点203高度与第一芯片202厚度之和减小，但是，熔融的补偿层207能够平衡支撑结构与熔融凸点203高度与第一芯片202厚度之和之间的差异，使得贴装第二芯片204a之后，第二芯片204a顶部仍水平，有利于提高封装结构。
请参考图5，提供另一个第二芯片204b，所述第二芯片204b包括相对的第三面3和第四面4，所述第二芯片204b包括第一区A和第二区B；在所述第二芯片204b第三面3形成若干相互分立的输出柱205和支撑结构(图中未标出)；在相邻输出柱205之间、以及输出柱205和支撑结构之间形成填充层250，所述填充层250顶部暴露出输出柱205顶部表面。
输出柱205的材料、形成方法和作用，在此不做赘述。
所述支撑结构的组成、材料、形成方法和作用在此不作赘述。
填充层250的材料、形成方法和作用，在此不作赘述。
请参考图6，贴装第二芯片204b，使第三面3朝向第一面1；贴装所述第二芯片204b之后，熔融凸点203，使第二芯片204b与第一芯片202电连接。
即使第二芯片204b的实际贴装位置与凸点203的位置存在偏差，后续熔融凸点203，使凸点203具有流动性，则流动的凸点203能够补偿第二芯片204b与凸点203之间的偏差，使得第二芯片204b与第一芯片202之间仍易发生电连接，有利于防止第二芯片204b与第一芯片202之间发生开路，有利于提高封装结构的性能。
在熔融凸点203的过程中，补偿层207也发生熔融，熔融的补偿层207能够平衡支撑结构与熔融凸点203高度与第一芯片202厚度之和之间的差异，使得贴装第二芯片204b之后，第二芯片204b顶部仍水平，有利于提高封装结构。
在本实施例中，同一个第一芯片202上贴装所述第二芯片204的个数为两个。在其他实施例中，同一个第一芯片202上贴装所述第二芯片的个数为4个。
请参考图7，贴装第二芯片204a和第二芯片204b之后，进行塑封处理，形成塑封膜212。
所述塑封膜212的材料为塑封材料。在本实施例中，所述塑封膜212的材料为环氧树脂。由于所述环氧树脂的密封性能好，塑型容易，因此，塑封膜212对第一芯片202和第二芯片204的塑封效果较好。
在其他实施例中，所述塑封膜的材料包括聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇。
在本实施例中，所述塑封膜212的形成工艺为注塑工艺(injection molding)。在其他实施例中，所述塑封膜的形成工艺包括：转塑工艺(transfer molding)或丝网印刷工艺。
采用注塑工艺形成塑封膜212的方法包括：提供模具；在所述模具中填充塑封材料，使所述塑封材料包覆所述第一芯片202和第二芯片204；对所述塑封材料进行升温固化，形成塑封膜212。
所述塑封膜212既能够保护第一芯片202和第二芯片204，又可作为后续工艺的承载体。
请参考图8，形成所述塑封膜212之后，去除所述载板200和贴装膜201，暴露出支撑结构顶部表面以及第一芯片202的第二面2。
去除所述载板200和贴装膜201的方法包括：使用紫外光的照射，使得贴装膜201与第一芯片202第二面2的粘性大幅度下降，有利于载板200和贴装膜201的去除。
请参考图9，去除所述载板200和贴装膜201之后，对塑封膜212进行磨平处理，直至暴露出第二芯片204的第四面4。
对塑封膜212进行磨平处理，有利于暴露出第二芯片204的第四面4。
请参考图10，暴露出第二芯片204的第四面4之后，对第一芯片202第二面2、塑封膜212和支撑结构进行磨平处理，直至暴露出输出柱205顶部表面；在所述输出柱205顶部形成焊球213。
对第一芯片202第二面2、塑封膜212和支撑结构进行磨平处理，有利于暴露出输出柱205顶部表面，则有利于后续在输出柱205表面形成焊球213。
本实施例中，所述焊球213的形成步骤包括：在所述输出柱205表面印刷锡膏；对所述锡膏进行高温回流，在表面张力作用下，形成焊球213。在其他实施例中，还能够先在电信号输出柱的表面印刷助焊剂和焊球颗粒，再高温回流形成焊球；或者，在所述电信号输出柱的表面电镀锡柱，再高温回流形成焊球。
所述焊球213的材料包括锡。
相应的，本发明还提供一种芯片的封装结构，请参考图6，包括：
载板200，所述载板200表面具有贴装膜201，所述贴装膜201表面具有第一芯片202，所述第一芯片202包括相对的第一面1和第二面2，所述第二面2与贴装膜202的表面贴合；
第二芯片204，所述第二芯片204包括第三面3，所述第二芯片204包括第一区A，所述第三面3朝向第一面1，且所述第三面3与第一面1之间具有凸点203。
图11是本发明另一实施例芯片封装结构的形成方法的各步骤的结构示意。
本实施例与上述实施例相同的部分，不做赘述，不同点在于：支撑结构不同。
在本实施例中，形成高度较高的输出柱300，所述输出柱300的高度等于或者大于第一芯片202厚度和凸点203的高度之和。所述贴装膜201为弹性材料，则后续容纳凸点203时，弹性的贴装膜201能够平衡支撑结构的高度与第一芯片202的厚度与熔融凸点203高度之间的差异，使得贴装第二芯片204之后，第二芯片204仍处于水平，有利于提高封装结构的性能。
在贴装第二芯片204的过程中，输出柱300作为所述支撑结构，因此，无需额外形成支撑结构，使得输出柱300的个数较多，则有利于后续更好地将第二芯片204内的电信号输出。
图12是本发明再一实施例芯片封装结构的形成方法的各步骤的结构示意。
本实施例与上述实施例相同的部分，不做赘述，不同点在于：支撑结构不同。
在本实施例中，在熔融凸点203的过程中，支撑结构400能够熔融。
所述支撑结构的形成步骤包括：植球工艺；植球工艺之后的回流焊。所述支撑结构呈球形，由于支撑结构用于支撑第二芯片204，而第一芯片202的厚度和凸点203的高度之和较大，使得球形的直径较大。
熔融凸点203的过程中，所述支撑结构400也熔融，则熔融的支撑结构400能够平衡支撑结构400高度与第一芯片202的厚度和熔融凸点203高度之和之间的差异，使得贴装第二芯片204之后，第二芯片204仍水平，有利于提高封装结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种芯片的封装方法，其特征在于，包括：
提供载板，所述载板表面具有贴装膜，所述贴装膜表面贴装有第一芯片，所述第一芯片包括相对的第一面和第二面，所述第二面与贴装膜的表面贴合；
提供若干个第二芯片，所述第二芯片包括第三面，所述第二芯片包括第一区；
使第三面朝向第一面贴装第二芯片，所述第二芯片的第一区与部分第一芯片重叠，且所述第一面与第一区第三面之间具有凸点；
贴装所述第二芯片之后，熔融所述凸点，使第二芯片与第一芯片电连接。
2.如权利要求1所述的芯片的封装方法，其特征在于，所述凸点仅位于部分第一面；或者，所述凸点仅位于第三面；或者所述第一面和第三面均具有凸点，且贴装第二芯片之后，位于第一面的凸点与位于第一区第三面的凸点一一对应。
3.如权利要求1所述的芯片的封装方法，其特征在于，所述凸点的材料包括：铜、锡、锡银合金、锡银铜合金或者锡铅合金。
4.如权利要求1所述的芯片的封装方法，其特征在于，所述凸点的高度为：10微米～300微米。
5.如权利要求1所述的芯片的封装方法，其特征在于，第一芯片的厚度为：20微米～900微米。
6.如权利要求1所述的芯片的封装方法，其特征在于，所述第二芯片还包括第二区，所述第二区第三面还具有输出柱。
7.如权利要求6所述的芯片的封装方法，其特征在于，所述第二芯片还包括与第三面相对的第四面；贴装若干所述第二芯片之后，所述封装方法还包括：对第一芯片和第二芯片进行塑封处理，形成塑封膜；形成所述塑封膜之后，去除载板和贴装膜，暴露出第一芯片第二面；暴露出第一芯片第二面之后，对所述塑封膜进行减薄处理，直至暴露出第二芯片的第四面；暴露出第二芯片的第四面之后，在输出柱顶部形成焊球。
8.如权利要求7所述的芯片的封装方法，其特征在于，当输出柱的高度大于或者等于第一芯片的厚度与凸点的高度之和时，所述贴装膜为弹性材料。
9.如权利要求7所述的芯片的封装方法，其特征在于，当输出柱的高度小于第一芯片的厚度与凸点的高度之和时，所述封装方法还包括：在第二区第三面形成支撑结构，所述支撑结构的高度大于或者等于第一芯片的厚度和凸点的高度；所述贴装膜为弹性材料或者非弹性材料。
10.如权利要求9所述的芯片的封装方法，其特征在于，所述支撑结构包括支撑柱和位于支撑柱底部的补偿层；所述补偿层在熔融凸点的过程中处于熔融状态。
11.如权利要求10所述的芯片的封装方法，其特征在于，所述补偿层的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金；所述补偿层的形成工艺包括：溅射工艺、化学气相沉积工艺或者物理气相沉积工艺。
12.如权利要求10所述的芯片的封装方法，其特征在于，所述支撑柱沿平行于第二芯片表面方向上的尺寸为30微米～1000微米。
13.如权利要求9所述的芯片的封装方法，其特征在于，在熔融凸点的过程中所述支撑结构处于熔融状态；所述支撑结构的材料包括：锡、锡银合金、锡银铜合金或者锡铅合金。
14.如权利要求1所述的芯片的封装方法，其特征在于，同一个第一芯片上依次贴装若干个第二芯片；同一个第一芯片上贴装第二芯片的个数为2个～4个。
15.如权利要求1所述的芯片的封装方法，其特征在于，熔融所述凸点的工艺包括：热压焊工艺或者回流焊工艺；所述热压焊工艺的参数包括：压力为0克～800克，凸点熔融前后的高度差为0微米～50微米，温度为150摄氏度～390摄氏度。
16.一种如权利要求1至权利要求15任一项方法所形成的芯片的封装结构，其特征在于，包括：
载板，所述载板表面具有贴装膜，所述贴装膜表面贴装有第一芯片，所述第一芯片包括相对的第一面和第二面，所述第二面与贴装膜的表面贴合；
若干个第二芯片，所述第二芯片包括第三面，所述第二芯片包括第一区，所述第三面朝向第一面，且所述第一面与第一区第三面之间具有凸点。
CN201810355876.6A 2018-04-19 2018-04-19 芯片的封装结构及其封装方法 Active CN108598046B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810355876.6A CN108598046B (zh) 2018-04-19 2018-04-19 芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810355876.6A CN108598046B (zh) 2018-04-19 2018-04-19 芯片的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN108598046A true CN108598046A (zh) 2018-09-28
CN108598046B CN108598046B (zh) 2020-03-27

Family

ID=63613293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810355876.6A Active CN108598046B (zh) 2018-04-19 2018-04-19 芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN108598046B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335859A (zh) * 2019-07-29 2019-10-15 上海先方半导体有限公司 一种基于tsv的多芯片的封装结构及其制备方法
CN111592832A (zh) * 2020-05-29 2020-08-28 南通通富微电子有限公司 Daf膜及其制备方法、芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1098820A (zh) * 1993-04-27 1995-02-15 日立化成工业株式会社 用于进行电测试的布线基板及其制造方法
TW200427018A (en) * 2003-05-22 2004-12-01 Advanced Semiconductor Eng Face-to-face flip chip package with a dummy chip
CN101989587A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 电路板的电性连接结构及电路板装置
CN104900626A (zh) * 2014-03-05 2015-09-09 英特尔公司 管芯到管芯接合以及相关联的封装构造
US20150380392A1 (en) * 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
US20170309572A1 (en) * 2010-05-24 2017-10-26 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Ultra Thin Multi-Die Face-to-Face WLCSP
CN207250493U (zh) * 2017-09-29 2018-04-17 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1098820A (zh) * 1993-04-27 1995-02-15 日立化成工业株式会社 用于进行电测试的布线基板及其制造方法
TW200427018A (en) * 2003-05-22 2004-12-01 Advanced Semiconductor Eng Face-to-face flip chip package with a dummy chip
CN101989587A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 电路板的电性连接结构及电路板装置
US20170309572A1 (en) * 2010-05-24 2017-10-26 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Ultra Thin Multi-Die Face-to-Face WLCSP
CN104900626A (zh) * 2014-03-05 2015-09-09 英特尔公司 管芯到管芯接合以及相关联的封装构造
US20150380392A1 (en) * 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
CN207250493U (zh) * 2017-09-29 2018-04-17 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335859A (zh) * 2019-07-29 2019-10-15 上海先方半导体有限公司 一种基于tsv的多芯片的封装结构及其制备方法
CN110335859B (zh) * 2019-07-29 2024-04-05 上海先方半导体有限公司 一种基于tsv的多芯片的封装结构及其制备方法
CN111592832A (zh) * 2020-05-29 2020-08-28 南通通富微电子有限公司 Daf膜及其制备方法、芯片封装结构

Also Published As

Publication number Publication date
CN108598046B (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US8334591B2 (en) Semiconductor device and method of manufacturing the same
CN103022021B (zh) 半导体装置及其制造方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
TWI296151B (en) Methods and apparatuses for providing stacked-die devices
CN107408547A (zh) 扇出型系统级封装件及其形成方法
TWI414049B (zh) 半導體裝置之製造方法
TWI704660B (zh) 用以致能多晶片覆晶封裝之基體、總成及技術
US20080284047A1 (en) Chip Package with Stiffener Ring
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
TWI704658B (zh) 封裝基板
US7498199B2 (en) Method for fabricating semiconductor package
US20230369149A1 (en) Package structure with protective lid
CN110571201A (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN108598046A (zh) 芯片的封装结构及其封装方法
CN207517662U (zh) 扇出型封装结构
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
CN112928035A (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN110137157A (zh) 半导体封装结构及其制备方法
CN109037082A (zh) 封装结构及其形成方法
TWI614814B (zh) 基於薄膜之扇出及多晶粒封裝平台
CN115966522A (zh) 一种带围坝内埋式芯片封装结构及封装方法
CN214123863U (zh) 一种板级倒装芯片封装结构
CN108962766A (zh) 封装结构及其形成方法
CN111106013A (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN214588747U (zh) 一种板级三维芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant