CN112928035A - 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法 - Google Patents

具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN112928035A
CN112928035A CN202110126376.7A CN202110126376A CN112928035A CN 112928035 A CN112928035 A CN 112928035A CN 202110126376 A CN202110126376 A CN 202110126376A CN 112928035 A CN112928035 A CN 112928035A
Authority
CN
China
Prior art keywords
layer
chip
packaging
substrate
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110126376.7A
Other languages
English (en)
Other versions
CN112928035B (zh
Inventor
崔成强
杨斌
罗绍根
匡自亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202110126376.7A priority Critical patent/CN112928035B/zh
Publication of CN112928035A publication Critical patent/CN112928035A/zh
Application granted granted Critical
Publication of CN112928035B publication Critical patent/CN112928035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，包括：制备芯片封装用基底，使其一侧具有外露的第一重布线层；提供若干芯片组，将其倒装于第一重布线层上并进行塑封；对塑封层开孔，形成位于每相邻两个芯片组之间的锥形槽以及位于其中一芯片组远离另一芯片组一侧的若干过孔，并使锥形槽和过孔分别延伸至第一重布线层；在塑封层表面、锥形槽槽壁及过孔孔壁制作第二重布线层；提供若干金属凸块，将其植入第二重布线层的焊盘区；在芯片封装用基底远离第一重布线层的一侧制作金属屏蔽层。本发明便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通；可释放应力、降低翘曲，使其具备电磁屏蔽功能。

Description

具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本、智能穿戴设备等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
在封装过程中，由于塑胶、硅及金属等材料的热膨胀系数的差别，导致这几种材料的体积变化不同步，从而产生应力并导致翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料冷却过程中产生的应力是封装技术中翘曲产生的最主要原因。
此外，在芯片扇出型封装过程中，通常需要对包覆的倒装芯片的塑封层钻孔处理再电镀制作导电柱，从而实现将倒转芯片电性引出。然而，采用该工艺方法时不利于芯片封装结构的四周拓展及后续三维结构的导通。
发明内容
本发明的目的在于提供一种具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法，采用该制备方法有利于板级倒装芯片封装结构的四周拓展及后续三维结构的导通，并且可以有效降低翘曲，且该板级倒装芯片封装结构具有良好的电磁屏蔽功能。
为达此目的，本发明采用以下技术方案：
一方面，提供一种具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，包括以下步骤：
制备芯片封装用基底，并使所述芯片封装用基底的一侧具有外露的第一重布线层；
提供若干芯片组，将所述芯片组倒装于所述第一重布线层上并进行塑封，形成塑封层；
对所述塑封层进行开孔处理，形成位于每相邻两个所述芯片组之间的锥形槽以及位于其中一个所述芯片组远离另一个所述芯片组一侧的若干过孔，并使所述锥形槽和所述过孔分别延伸至所述第一重布线层；
在所述塑封层表面、所述锥形槽的槽壁以及所述过孔孔壁制作第二重布线层；
提供若干金属凸块，将所述金属凸块植入所述第二重布线层的焊盘区；
在所述芯片封装用基底远离所述第一重布线层的一侧制作金属屏蔽层。
本发明通过对包覆倒装于第一重布线层上的芯片组的塑封层进行开孔处理，形成位于每相邻两个所述芯片组之间的锥形槽以及位于其中一个所述芯片组远离另一个所述芯片组一侧的若干过孔，并在锥形槽的两侧槽壁、所述过孔的孔壁以及塑封层上制作第二重布线层，使第二重布线层直接与第一重布线层电连接，便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通；同时，锥形槽的开设有利于释放应力、降低翘曲；在芯片封装用基底的背面制作的金属屏蔽层，可以使板级倒装芯片封装结构具备良好的电磁屏蔽功能，且金属屏蔽层位于芯片封装用基底的背面，不会影响板级倒装芯片封装结构的内部的芯片的封装。
作为具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法的一种优选方案，提供玻璃载板，于所述玻璃载板的一侧贴覆临时键合胶，并在所述临时键合胶上制作第一种子层和第一重布线层，制得所述芯片封装用基底；
将所述芯片组沾上纳米金属粉末并倒装于所述第一重布线层上之后，采用激光由所述玻璃载板远离所述芯片组的一面进行烧结，形成使所述芯片组的I/O口与所述第一重布线层固定连接的金属连接层，然后再进行塑封；
在所述玻璃载板远离所述第一重布线层的一侧制作金属屏蔽层。
本发明采用玻璃载板制作芯片封装用基底，后续无需拆键合去除玻璃载板，进一步降低了倒装芯片封装结构的翘曲现象；同时，采用玻璃载板的另一个目的在于可以利用玻璃载板的特性从玻璃载板的背面进行烧结，使沾上纳米金属粉末的芯片组倒装于第一重布线层上之后稳定地固定于第一重布线层上，避免芯片组在后续塑封过程中发生偏移而影响封装效果，并且芯片烧结固定过程中不会损伤第一重布线层，提高了产品良率。
进一步地，在玻璃载板远离所述第一重布线层的一侧开设若干凹槽，并使凹槽的深度不大于玻璃载板的厚度，然后通过电镀或者真空溅射在玻璃载板的背面制作金属屏蔽层，从而可以使金属屏蔽层部分嵌入至凹槽内，提高了金属屏蔽层的结构稳定性，并且凸出至凹槽内的金属屏蔽层可以进一步提高板级倒装芯片封装结构的电磁屏蔽效果。
其中，第一种子层可以采用真空溅射法制备，第一种子层可以为单一金属层例如铜金属层或者钛金属层上覆盖一层铜金属层；第一重布线层可以采用电镀制备；第一种子层和第一重布线层的制备方法均为本领域常规技术，具体不再赘述。
作为具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法的一种优选方案，在所述塑封层和所述第二重布线层上制作阻焊层，使所述阻焊层的上表面为一平面，然后在所述阻焊层的上表面开设孔位，使所述第二重布线层的焊盘区外露，再植入所述金属凸块。
进一步地，为了提高第二重布线层的线路稳定性，在制作第二重布线层之前还需要先制作第二种子层。具体地，通过真空溅射法在塑封层表面、锥形槽的槽壁以及过孔的孔壁制作第二种子层，然后再在第二种子层上制作第二重布线层，具体不再赘述。
其中，塑封层会填充满锥形槽及过孔，使其表面为一平面。
另一方面，提供一种采用所述的制备方法制得的具有电磁屏蔽功能的板级倒装芯片封装结构，包括：
芯片封装用基底，所述芯片封装用基底的一侧具有外露的第一重布线层；
若干芯片组，倒装于所述芯片封装用基底上并与所述第一重布线层电连接；
塑封层，位于所述芯片封装用基底的一侧并包覆所述芯片组，所述塑封层上且位于每相邻两个芯片组之间开设有一道延伸至所述第一重布线层的锥形槽，且所述塑封层上邻近相邻两个所述芯片组的外周间隔开设有若干延伸至所述第一重布线层的过孔；
第二重布线层，位于所述塑封层上并延伸至所述锥形槽的槽壁和所述过孔的孔壁与所述第一重布线层电连接；
若干金属凸块，与所述第二重布线层的焊盘区电连接；
金属屏蔽层，位于所述芯片封装用基底远离所述第一重布线层的一侧。
本发明中，锥形槽的开设可以有效降低具有电磁屏蔽功能的板级倒装芯片封装结构的翘曲现象，并且有利于芯片封装结构的四周拓展及后续三维结构的导通。
其中，所述芯片封装用基底包括玻璃载板、贴于所述玻璃载板一侧的临时键合胶和位于所述临时键合胶上的所述第一重布线层，所述金属屏蔽层位于所述玻璃载板远离所述第一重布线层的一侧。利用玻璃载板的特性，可以采用激光从玻璃载板的背面对倒装于第一重布线层上的沾有纳米金属粉末的芯片组进行烧结固定，避免将芯片组的I/O口直接焊接于第一重布线层上而损伤第一重布线层。同时采用玻璃载板还可以有效降低具有电磁屏蔽功能的板级倒装芯片封装结构的翘曲。
其中，纳米金属粉末可以为纳米铜粉末或者纳米钛合金粉末等，优选为纳米铜粉末，纳米金属粉末可以通过静电吸附于芯片I/O口上，激光烧结过程中纳米金属粉末熔融后填充于芯片I/O口与第一重布线层之间，从而实现芯片组的倒装固定。
进一步地，所述芯片封装用基底还包括第一种子层，所述第一种子层位于所述第一重布线层靠近所述临时键合胶的一侧。其中，第一种子层为铜金属层，或者第一种子层包括靠近玻璃载板一侧的钛金属层和靠近第一重布线层一侧的铜金属层，通过第一种子层可以提高第一重布线层的附着力。
进一步地，还包括金属连接层，所述金属连接层位于所述芯片的I/O口与所述第一重布线层之间，用以电连接所述芯片的I/O口与所述第一重布线层。该金属连接层为沾于芯片I/O 口上的纳米金属粉末经玻璃载板背面的激光烧结而成。
其中，金属连接层为铜材质或者钛合金材质，优选为铜材质。
其中，具有电磁屏蔽功能的板级倒装芯片封装结构还包括位于所述第二重布线层靠近所述塑封层一侧以及所述锥形槽的槽壁和所述过孔的孔壁的第二种子层。第二种子层于第一种子层类似，制备方法也相同，具体不再赘述。
其中，具有电磁屏蔽功能的板级倒装芯片封装结构还包括阻焊层，所述阻焊层位于所述塑封层上并覆盖所述第二重布线层，且所述阻焊层开设有使所述第二重布线层的焊盘区外露的孔位，所述金属凸块植入所述孔位内与所述焊盘区电连接。金属凸块为锡焊料、银焊料或者金锡合金焊料，优选为锡焊料制成的锡球。
本发明中，所述过孔为圆柱形孔或者锥形孔，或者所述过孔靠近所述芯片组的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面，便于制作第二种子层和第二重布线层。
本发明的有益效果：本发明通过对包覆倒装于第一重布线层上的芯片组的塑封层进行开孔处理，形成位于每相邻两个所述芯片组之间的锥形槽以及位于其中一个所述芯片组远离另一个所述芯片组一侧的若干过孔，并在锥形槽的两侧槽壁、过孔的孔壁以及塑封层上制作第二重布线层，使第二重布线层直接与第一重布线层电连接以及通过导电柱与第二重布线层间接电连接，便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通；同时，锥形槽的开设有利于释放应力、降低翘曲；在芯片封装用基底的背面制作的金属屏蔽层，可以使板级倒装芯片封装结构具备良好的电磁屏蔽功能，且金属屏蔽层位于芯片封装用基底的背面，不会影响板级倒装芯片封装结构的内部的芯片的封装。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例所述的临时键合胶贴于玻璃载板上的剖视示意图。
图2是本发明实施例所述的芯片封装用基底的剖视示意图。
图3是本发明实施例所述的芯片组倒装于芯片封装用基底上的剖视示意图。
图4是本发明实施例所述的芯片组塑封后的剖视示意图。
图5是本发明实施例所述的塑封层开设锥形槽和孔位后的剖视示意图。
图6是本发明实施例所述的制作第二重布线层和导电柱后的剖视示意图。
图7是本发明实施例所述的制作阻焊层和植入金属凸块后的剖视示意图。
图8是本发明实施例所述的制作金属屏蔽层后制得的具有电磁屏蔽功能的板级倒装芯片封装结构的剖视示意图。
图中：
10、芯片封装用基底；11、玻璃载板；12、临时键合胶；13、第一重布线层；20、芯片组；30、塑封层；31、锥形槽；22、过孔；40、第二重布线层；50、金属凸块；60、阻焊层； 70、金属屏蔽层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本实施例提供一种具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，包括以下步骤：
S10、制备如图2所示的芯片封装用基底10，并使芯片封装用基底10的一侧具有外露的第一重布线层13；
S20、提供若干芯片组20，将芯片组20倒装于第一重布线层13上(参考图3)并进行塑封，形成塑封层30，参考图4；
S30、对塑封层30进行开孔处理，形成位于每相邻两个芯片组20之间的锥形槽31以及位于其中一个芯片组20远离另一个芯片组20一侧的若干过孔32，并使锥形槽31和过孔32分别延伸至第一重布线层13，参考图5；其中，对塑封层30进行开孔处理的开孔形式不限，只要能形成相应的锥形槽31和过孔32即可，具体不再赘述；
S40、通过电镀在塑封层30表面、锥形槽31的槽壁以及过孔32的孔壁制作第二重布线层40，参考图6；
S50、提供若干金属凸块50，将金属凸块50植入第二重布线层40的焊盘区，参考图7；
S50、在芯片封装用基底10的背面制作金属屏蔽层70，参考图8。
本实施例通过在塑封层30上开设锥形槽31以及过孔32，并在塑封层30表面、锥形槽 31的槽壁过孔32的孔壁制作第二重布线层40，用以将倒装于第一重布线层上的芯片组电性引出，便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通。其中，锥形槽31的开设有利于释放应力、降低翘曲；芯片封装用基底10背面的金属屏蔽层70 可以使板级倒装芯片封装结构具备良好的电磁屏蔽功能。
进一步地，步骤S10具体包括以下步骤：
S10a、如图1所示，提供玻璃载板11，于玻璃载板11沿其厚度方向的一侧贴覆临时键合胶12；
S10b、通过真空溅射在临时键合胶12上依次制作钛金属层和铜金属层，钛金属层和铜金属层形成第一种子层；
S10c、在第一种子层上制作感光干膜，并对感光油墨进行曝光显影处理，形成图形化孔；
S10d、通过电镀在图形化孔内制作第一重布线层13；
S10e、去除残留的感光干膜，并蚀刻掉外露的第一种子层，制得如图2所示的芯片封装用基底10；
其中，第一重布线层13为金属铜材料。
进一步地，步骤S20具体包括以下步骤：
S20a、如图3，提供若干芯片组20，每个芯片组20包括三个芯片，将芯片组20的I/O口沾上纳米铜粉末，然后倒装于第一重布线层13上；
S20b、采用激光由玻璃载板11远离芯片组20的一面进行烧结，使芯片组20的I/O口与第一重布线层13之间形成金属连接层，以使芯片组20固定于第一重布线层13上；
S20c、如图4，采用EMC塑封料对芯片组20进行塑封，形成塑封层30。
其中，每个芯片组20所包含的芯片的数量不限于三个，在其他实施例中也可以根据实际情况进行设计。
进一步地，锥形槽31内的第二重布线层40直接与第一重布线层13电连接，第二重布线层40的厚度以相对的两个侧壁上的第二重布线层40不产生重复堆叠为宜。
进一步地，步骤S50具体包括以下步骤：
S50a、在塑封层30和制作有第二重布线层40的锥形槽31内过孔32内涂覆阻焊油墨，固化后形成阻焊层60，并使阻焊层60的上表面为一平面；
S50b、在阻焊层60的上表面开设孔位，使第二重布线层40的焊盘区外露；
S50c、如图7，提供锡球(金属凸块50)，将锡球植入第二重布线层40的焊盘区。
具体地，步骤S50为：在玻璃载板11远离所述第一重布线层13的一侧制作金属屏蔽层 70。
采用上述实施例制得的具有电磁屏蔽功能的板级倒装芯片封装结构如图7所示，该具有电磁屏蔽功能的板级倒装芯片封装结构包括：
芯片封装用基底10，芯片封装用基底10的一侧具有外露的第一重布线层13；
若干芯片组20，倒装于芯片封装用基底10上并与第一重布线层13电连接；
塑封层30，位于芯片封装用基底10的一侧并包覆芯片组20，塑封层30上且位于每相邻两个芯片组20之间开设有一道延伸至第一重布线层13的锥形槽31，且塑封层30上邻近相邻两个芯片组20的外周间隔开设有若干延伸至第一重布线层13的过孔32；
第二重布线层40，位于塑封层30上延伸至锥形槽31的槽壁和过孔32的孔壁与第一重布线层13电连接；
若干金属凸块50，与第二重布线层40的焊盘区电连接；
金属屏蔽层70，位于芯片封装用基底10远离第一重布线层13的一侧。
其中，芯片封装用基底10包括玻璃载板11、贴于玻璃载板11一侧的临时键合胶12和位于临时键合胶12上的第一重布线层13。
其中，芯片封装用基底10还包括第一种子层，第一种子层位于第一重布线层13靠近临时键合胶12的一侧。具体地，该第一种子层为单一金属层或者第一种子层包括通过真空溅射制作于临时键合胶上的钛金属层和位于钛金属层上的铜金属层，通过钛金属层以提高第一重布线层13的附着力。
具体地，金属屏蔽层70位于玻璃载板11远离所述第一重布线层13的一侧。
进一步地，具有电磁屏蔽功能的板级倒装芯片封装结构还包括金属连接层，金属连接层位于芯片的I/O口与第一重布线层13之间，用以电连接芯片的I/O口与第一重布线层13。
其中，具有电磁屏蔽功能的板级倒装芯片封装结构包括位于第二重布线层40靠近塑封层 30一侧以及锥形槽31的槽壁和过孔32的孔壁的第二种子层，第二种子层的结构和第一种子层的解耦股类似，具体不再赘述。
其中，具有电磁屏蔽功能的板级倒装芯片封装结构还包括阻焊层60，阻焊层60位于塑封层30上并覆盖第二重布线层40，且阻焊层60开设有使第二重布线层40的焊盘区外露的孔位，金属凸块50植入孔位内与焊盘区电连接。
本实施例中，过孔32靠近芯片组20的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面，即相对的另一面的横截面为弧形结构，采用该结构设计可以便于制作第二种子层和第二重布线层40。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (10)

1.一种具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，其特征在于，包括以下步骤：
制备芯片封装用基底，并使所述芯片封装用基底的一侧具有外露的第一重布线层；
提供若干芯片组，将所述芯片组倒装于所述第一重布线层上并进行塑封，形成塑封层；
对所述塑封层进行开孔处理，形成位于每相邻两个所述芯片组之间的锥形槽以及位于其中一个所述芯片组远离另一个所述芯片组一侧的若干过孔，并使所述锥形槽和所述过孔分别延伸至所述第一重布线层；
在所述塑封层表面、所述锥形槽的槽壁及所述过孔孔壁制作第二重布线层；
提供若干金属凸块，将所述金属凸块植入所述第二重布线层的焊盘区；
在所述芯片封装用基底远离所述第一重布线层的一侧制作金属屏蔽层。
2.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，其特征在于，提供玻璃载板，于所述玻璃载板的一侧贴覆临时键合胶，并在所述临时键合胶上制作第一种子层和第一重布线层，制得所述芯片封装用基底；
将所述芯片组沾上纳米金属粉末并倒装于所述第一重布线层上之后，采用激光由所述玻璃载板远离所述芯片组的一面进行烧结，形成使所述芯片组的I/O口与所述第一重布线层固定连接的金属连接层，然后再进行塑封；
在所述玻璃载板远离所述第一重布线层的一侧制作金属屏蔽层。
3.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构的制备方法，其特征在于，在所述塑封层和所述第二重布线层上制作阻焊层，使所述阻焊层的上表面为一平面，然后在所述阻焊层的上表面开设孔位，使所述第二重布线层的焊盘区外露，再植入所述金属凸块。
4.一种采用权利要求1至3任一项所述的制备方法制得的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，包括：
芯片封装用基底，所述芯片封装用基底的一侧具有外露的第一重布线层；
若干芯片组，倒装于所述芯片封装用基底上并与所述第一重布线层电连接；
塑封层，位于所述芯片封装用基底的一侧并包覆所述芯片组，所述塑封层上且位于每相邻两个芯片组之间开设有一道延伸至所述第一重布线层的锥形槽，且所述塑封层上邻近相邻两个所述芯片组的外周间隔开设有若干延伸至所述第一重布线层的过孔；
第二重布线层，位于所述塑封层上并延伸至所述锥形槽的槽壁和所述过孔的孔壁与所述第一重布线层电连接；
若干金属凸块，与所述第二重布线层的焊盘区电连接；
金属屏蔽层，位于所述芯片封装用基底远离所述第一重布线层的一侧。
5.根据权利要求4所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，所述芯片封装用基底包括玻璃载板、贴于所述玻璃载板一侧的临时键合胶和位于所述临时键合胶上的所述第一重布线层，所述金属屏蔽层位于所述玻璃载板远离所述第一重布线层的一侧。
6.根据权利要求5所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，所述芯片封装用基底还包括第一种子层，所述第一种子层位于所述第一重布线层靠近所述临时键合胶的一侧。
7.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，还包括金属连接层，所述金属连接层位于所述芯片的I/O口与所述第一重布线层之间，用以电连接所述芯片的I/O口与所述第一重布线层。
8.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，还包括位于所述第二重布线层靠近所述塑封层一侧以及所述锥形槽的槽壁和所述过孔的孔壁的第二种子层。
9.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，还包括阻焊层，所述阻焊层位于所述塑封层上并覆盖所述第二重布线层，且所述阻焊层开设有使所述第二重布线层的焊盘区外露的孔位，所述金属凸块植入所述孔位内与所述焊盘区电连接。
10.根据权利要求1所述的具有电磁屏蔽功能的板级倒装芯片封装结构，其特征在于，所述过孔为圆柱形孔或者锥形孔或者所述过孔靠近所述芯片组的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面。
CN202110126376.7A 2021-01-29 2021-01-29 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法 Active CN112928035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110126376.7A CN112928035B (zh) 2021-01-29 2021-01-29 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110126376.7A CN112928035B (zh) 2021-01-29 2021-01-29 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112928035A true CN112928035A (zh) 2021-06-08
CN112928035B CN112928035B (zh) 2023-11-17

Family

ID=76168552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110126376.7A Active CN112928035B (zh) 2021-01-29 2021-01-29 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112928035B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299569A (zh) * 2021-06-11 2021-08-24 广东佛智芯微电子技术研究有限公司 大板级扇出基板倒装芯片封装结构的制备方法
WO2023093854A1 (zh) * 2021-11-25 2023-06-01 青岛歌尔微电子研究院有限公司 电子封装结构、电子封装结构的制作方法以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151371A (ja) * 2000-11-16 2002-05-24 Sony Corp チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
US20150279789A1 (en) * 2014-03-28 2015-10-01 Ravindranath V. Mahajan Electromagnetic interference shield for semiconductor chip packages
CN107777889A (zh) * 2017-11-01 2018-03-09 信利（惠州）智能显示有限公司 玻璃料、显示装置和显示屏
US20190013302A1 (en) * 2017-07-07 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging method and package structure for fingerprint recognition chip and drive chip
US20190333880A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151371A (ja) * 2000-11-16 2002-05-24 Sony Corp チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
US20150279789A1 (en) * 2014-03-28 2015-10-01 Ravindranath V. Mahajan Electromagnetic interference shield for semiconductor chip packages
US20190013302A1 (en) * 2017-07-07 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging method and package structure for fingerprint recognition chip and drive chip
US20190333880A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
CN107777889A (zh) * 2017-11-01 2018-03-09 信利（惠州）智能显示有限公司 玻璃料、显示装置和显示屏

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299569A (zh) * 2021-06-11 2021-08-24 广东佛智芯微电子技术研究有限公司 大板级扇出基板倒装芯片封装结构的制备方法
WO2023093854A1 (zh) * 2021-11-25 2023-06-01 青岛歌尔微电子研究院有限公司 电子封装结构、电子封装结构的制作方法以及电子设备

Also Published As

Publication number Publication date
CN112928035B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US8674514B2 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
EP3748672A1 (en) Chip and packaging method
EP1356520B1 (en) Microelectronic substrate with integrated devices
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
EP3422398A1 (en) Silicon substrate embedded, fan-out, 3d package structure
US11721678B2 (en) Semiconductor device package including stress buffering layer
EP2798675B1 (en) Method for a substrate core layer
TW201209991A (en) Stackable molded microelectronic packages with area array unit connectors
TW200915451A (en) Through silicon via dies and packages
CN102376687A (zh) 半导体元件封装结构及其制造方法
JP2008251912A (ja) 半導体装置及びその製造方法
US10177114B2 (en) Hybrid 3D/2.5D interposer
US11469186B2 (en) Semiconductor device package and method for manufacturing the same
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
TWI578421B (zh) 可堆疊半導體封裝構造及其製造方法
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
CN113053866A (zh) 半导体器件及其制造方法
CN214123863U (zh) 一种板级倒装芯片封装结构
CN112802757B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
WO2022182465A1 (en) Nested interposer with through-silicon via bridge die
CN112635335B (zh) 芯片封装方法及芯片封装结构
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN214588747U (zh) 一种板级三维芯片封装结构
CN214588740U (zh) 具有屏蔽功能的芯片封装结构
CN110299328B (zh) 一种堆叠封装器件及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230413

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant