CN214123863U - 一种板级倒装芯片封装结构 - Google Patents
一种板级倒装芯片封装结构 Download PDFInfo
- Publication number
- CN214123863U CN214123863U CN202120285979.7U CN202120285979U CN214123863U CN 214123863 U CN214123863 U CN 214123863U CN 202120285979 U CN202120285979 U CN 202120285979U CN 214123863 U CN214123863 U CN 214123863U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packaging
- substrate
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000004033 plastic Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000011521 glass Substances 0.000 claims description 16
- 239000003292 glue Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 210000002421 cell wall Anatomy 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开一种板级倒装芯片封装结构，包括：芯片封装用基底，其一侧具有外露的第一重布线层；若干芯片组，倒装于芯片封装用基底上并与第一重布线层电连接；塑封层，位于芯片封装用基底的一侧并包裹芯片组，塑封层上且位于每相邻两个芯片组之间开设有一道延伸至第一重布线层的锥形槽，且塑封层上邻近相邻两个芯片组的外周间隔开设有若干延伸至第一重布线层的过孔；第二重布线层，位于塑封层上并延伸至锥形槽的槽壁和过孔的孔壁与第一重布线层电连接；若干金属凸块，与第二重布线层的焊盘区电连接。本实用新型便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通；同时，锥形槽的开设有利于释放应力、降低翘曲。
Description
技术领域
本实用新型涉及集成电路封装技术领域，具体涉及一种板级倒装芯片封装结构。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本、智能穿戴设备等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
在封装过程中，由于塑胶、硅及金属等材料的热膨胀系数的差别，导致这几种材料的体积变化不同步，从而产生应力并导致翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料冷却过程中产生的应力是封装技术中翘曲产生的最主要原因。
此外，在芯片扇出型封装过程中，通常需要对包覆的倒装芯片的塑封层钻孔处理再电镀制作导电柱，从而实现将倒转芯片电性引出。然而，采用该工艺方法时不利于芯片封装结构的四周拓展及后续三维结构的导通。
实用新型内容
本实用新型的目的在于提供一种板级倒装芯片封装结构，有利于四周拓展及后续三维结构的导通，并且可以有效降低翘曲。
为达此目的，本实用新型采用以下技术方案：
提供一种板级倒装芯片封装结构，包括：
芯片封装用基底，所述芯片封装用基底的一侧具有外露的第一重布线层；
若干芯片组，倒装于所述芯片封装用基底上并与所述第一重布线层电连接；
塑封层，位于所述芯片封装用基底的一侧并包裹所述芯片组，所述塑封层上且位于每相邻两个芯片组之间开设有一道延伸至所述第一重布线层的锥形槽，且所述塑封层上邻近相邻两个所述芯片组的外周间隔开设有若干延伸至所述第一重布线层的过孔；
第二重布线层，位于所述塑封层上并延伸至所述锥形槽的槽壁和所述过孔的孔壁与所述第一重布线层电连接；
若干金属凸块，与所述第二重布线层的焊盘区电连接。
本实用新型中，锥形槽的开设可以有效降低板级倒装芯片封装结构的翘曲现象，并且有利于芯片封装结构的四周拓展及后续三维结构的导通。
其中，所述芯片封装用基底包括玻璃载板、贴于所述玻璃载板一侧的临时键合胶和位于所述临时键合胶上的所述第一重布线层。利用玻璃载板的特性，可以采用激光从玻璃载板的背面对倒装于第一重布线层上的沾有纳米金属粉末的芯片组进行烧结固定，避免直接将芯片组的I/O口直接焊接于第一重布线层上而损伤第一重布线层。同时采用玻璃载板还可以有效降低板级倒装芯片封装结构的翘曲。
其中，纳米金属粉末可以为纳米铜粉末或者纳米钛合金粉末等，优选为纳米铜粉末，纳米金属粉末可以通过静电吸附于芯片I/O口上，激光烧结过程中纳米金属粉末熔融后填充于芯片I/O口与第一重布线层之间，从而实现芯片组的倒装固定。
进一步地，所述芯片封装用基底还包括第一种子层，所述第一种子层位于所述第一重布线层靠近所述临时键合胶的一侧。其中，第一种子层为铜金属层，或者第一种子层包括靠近玻璃载板一侧的钛金属层和靠近第一重布线层一侧的铜金属层，通过第一种子层可以提高第一重布线层的附着力。
进一步地，还包括金属连接层，所述金属连接层位于所述芯片的I/O口与所述第一重布线层之间，用以电连接所述芯片的I/O口与所述第一重布线层。该金属连接层为沾于芯片I/O口上的纳米金属粉末经玻璃载板背面的激光烧结而成。
其中，金属连接层为铜材质或者钛合金材质，优选为铜材质。
其中，板级倒装芯片封装结构还包括位于所述第二重布线层靠近所述塑封层一侧以及所述锥形槽的槽壁和所述过孔的孔壁的第二种子层。第二种子层于第一种子层类似，制备方法也相同，具体不再赘述。
其中，板级倒装芯片封装结构还包括阻焊层，所述阻焊层位于所述塑封层上并覆盖所述第二重布线层，且所述阻焊层开设有使所述第二重布线层的焊盘区外露的孔位，所述金属凸块植入所述孔位内与所述焊盘区电连接。金属凸块为锡焊料、银焊料或者金锡合金焊料，优选为锡焊料制成的锡球。
本实用新型中，所述过孔为圆柱形孔或者锥形孔，或者所述过孔靠近所述芯片组的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面，便于制作第二种子层和第二重布线层。
本实用新型的有益效果：本实用新型通过对包覆倒装于第一重布线层上的芯片组的塑封层进行开孔处理，形成位于每相邻两个所述芯片组之间的锥形槽以及位于其中一个所述芯片组远离另一个所述芯片组一侧的若干过孔，并在锥形槽的两侧槽壁、过孔孔壁以及塑封层上制作第二重布线层，使第二重布线层直接与第一重布线层电连接，便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通；同时，锥形槽的开设有利于释放应力、降低翘曲。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例所述的临时键合胶贴于玻璃载板上的剖视示意图。
图2是本实用新型实施例所述的芯片封装用基底的剖视示意图。
图3是本实用新型实施例所述的芯片组倒装于芯片封装用基底上的剖视示意图。
图4是本实用新型实施例所述的芯片组塑封后的剖视示意图。
图5是本实用新型实施例所述的塑封层开设锥形槽和孔位后的剖视示意图。
图6是本实用新型实施例所述的制作第二重布线层后的剖视示意图。
图7是本实用新型实施例所述的制作阻焊层和植入金属凸块后制得的板级倒装芯片封装结构的剖视示意图。
图中：
10、芯片封装用基底；11、玻璃载板；12、临时键合胶；13、第一重布线层；20、芯片组；30、塑封层；31、锥形槽；22、过孔；40、第二重布线层；50、金属凸块；60、阻焊层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
本实施例提供一种板级倒装芯片封装结构的制备方法，包括以下步骤：
S10、制备如图2所示的芯片封装用基底10，并使芯片封装用基底10的一侧具有外露的第一重布线层13；
S20、提供若干芯片组20，将芯片组20倒装于第一重布线层13上(参考图3)并进行塑封，形成塑封层30，参考图4；
S30、对塑封层30进行开孔处理，形成位于每相邻两个芯片组20之间的锥形槽31以及位于其中一个芯片组20远离另一个芯片组20一侧的若干过孔32，并使锥形槽31和过孔32分别延伸至第一重布线层13，参考图5；其中，对塑封层30进行开孔处理的开孔形式不限，只要能形成相应的锥形槽31和过孔32即可，具体不再赘述；
S40、通过电镀在塑封层30表面、锥形槽31的槽壁以及过孔32的孔壁制作第二重布线层40，参考图6；
S50、提供若干金属凸块50，将金属凸块50植入第二重布线层40的焊盘区，参考图7。
本实施例通过在塑封层30上开设锥形槽31以及过孔32，并在塑封层30表面、锥形槽31的槽壁以及过孔32的孔壁制作第二重布线层40，用以将倒装于第一重布线层上的芯片组电性引出，便于倒装芯片封装结构的四周拓展及后续根据实际需要对其进行三维结构的导通。其中，锥形槽31的开设有利于释放应力、降低翘曲。
进一步地，步骤S10具体包括以下步骤：
S10a、如图1所示，提供玻璃载板11，于玻璃载板11沿其厚度方向的一侧贴覆临时键合胶12；
S10b、通过真空溅射在临时键合胶12上依次制作钛金属层和铜金属层，钛金属层和铜金属层形成第一种子层；
S10c、在第一种子层上制作感光干膜，并对感光油墨进行曝光显影处理，形成图形化孔；
S10d、通过电镀在图形化孔内制作第一重布线层13；
S10e、去除残留的感光干膜，并蚀刻掉外露的第一种子层，制得如图2所示的芯片封装用基底10；
其中，第一重布线层13为金属铜材料。
进一步地，步骤S20具体包括以下步骤：
S20a、如图3，提供若干芯片组20，每个芯片组20包括三个芯片，将芯片组20的I/O口沾上纳米铜粉末，然后倒装于第一重布线层13上；
S20b、采用激光由玻璃载板11远离芯片组20的一面进行烧结，使芯片组20的I/O口与第一重布线层13之间形成金属连接层，以使芯片组20固定于第一重布线层13上；
S20c、如图4，采用EMC塑封料对芯片组20进行塑封，形成塑封层30。
其中，每个芯片组20所包含的芯片的数量不限于三个，在其他实施例中也可以根据实际情况进行设计。
进一步地，锥形槽31内的第二重布线层40直接与第一重布线层13电连接，第二重布线层40的厚度以相对的两个侧壁上的第二重布线层40不产生重复堆叠为宜。
进一步地，步骤S50具体包括以下步骤：
S50a、在塑封层30和制作有第二重布线层40的锥形槽31内以及过孔32内涂覆阻焊油墨，固化后形成阻焊层60，并使阻焊层60的上表面为一平面；
S50b、在阻焊层60的上表面开设孔位，使第二重布线层40的焊盘区外露；
S50c、如图7，提供锡球(金属凸块50)，将锡球植入第二重布线层40的焊盘区。
采用上述实施例制得的板级倒装芯片封装结构如图7所示，该板级倒装芯片封装结构包括：
芯片封装用基底10，芯片封装用基底10的一侧具有外露的第一重布线层13；
若干芯片组20，倒装于芯片封装用基底10上并与第一重布线层13电连接；
塑封层30，位于芯片封装用基底10的一侧并包裹芯片组20，塑封层30上且位于每相邻两个芯片组20之间开设有一道延伸至第一重布线层13的锥形槽31，且塑封层30上邻近相邻两个芯片组20的外周间隔开设有若干延伸至第一重布线层13的过孔32；
第二重布线层40，位于塑封层30上并延伸至锥形槽31的槽壁及过孔32的孔壁与第一重布线层13电连接；
若干金属凸块50，与第二重布线层40的焊盘区电连接。
其中，芯片封装用基底10包括玻璃载板11、贴于玻璃载板11一侧的临时键合胶12和位于临时键合胶12上的第一重布线层13。
其中，芯片封装用基底10还包括第一种子层，第一种子层位于第一重布线层13靠近临时键合胶12的一侧。具体地，该第一种子层为单一金属层或者第一种子层包括通过真空溅射制作于临时键合胶上的钛金属层和位于钛金属层上的铜金属层，通过钛金属层以提高第一重布线层13的附着力。
进一步地，板级倒装芯片封装结构还包括金属连接层，金属连接层位于芯片的I/O口与第一重布线层13之间，用以电连接芯片的I/O口与第一重布线层13。
其中，板级倒装芯片封装结构包括位于第二重布线层40靠近塑封层30一侧以及锥形槽31的槽壁和过孔32的孔壁的第二种子层，第二种子层的结构和第一种子层的解耦股类似，具体不再赘述。
其中，板级倒装芯片封装结构还包括阻焊层60，阻焊层60位于塑封层30上并覆盖第二重布线层40，且阻焊70层开设有使第二重布线层40的焊盘区外露的孔位，金属凸块50植入孔位内与焊盘区电连接。
本实施例中，过孔32靠近芯片组20的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面，即相对的另一面的横截面为弧形结构，采用该结构设计可以便于制作第二种子层和第二重布线层40。
需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。
Claims (7)
1.一种板级倒装芯片封装结构，其特征在于，包括：
芯片封装用基底，所述芯片封装用基底的一侧具有外露的第一重布线层；
若干芯片组，倒装于所述芯片封装用基底上并与所述第一重布线层电连接；
塑封层，位于所述芯片封装用基底的一侧并包裹所述芯片组，所述塑封层上且位于每相邻两个芯片组之间开设有一道延伸至所述第一重布线层的锥形槽，且所述塑封层上邻近相邻两个所述芯片组的外周间隔开设有若干延伸至所述第一重布线层的过孔；
第二重布线层，位于所述塑封层上并延伸至所述锥形槽的槽壁和所述过孔的孔壁与所述第一重布线层电连接；
若干金属凸块，与所述第二重布线层的焊盘区电连接。
2.根据权利要求1所述的板级倒装芯片封装结构，其特征在于，所述芯片封装用基底包括玻璃载板、贴于所述玻璃载板一侧的临时键合胶和位于所述临时键合胶上的所述第一重布线层。
3.根据权利要求2所述的板级倒装芯片封装结构，其特征在于，所述芯片封装用基底还包括第一种子层，所述第一种子层位于所述第一重布线层靠近所述临时键合胶的一侧。
4.根据权利要求1所述的板级倒装芯片封装结构，其特征在于，还包括金属连接层，所述金属连接层位于所述芯片的I/O口与所述第一重布线层之间，用以电连接所述芯片的I/O口与所述第一重布线层。
5.根据权利要求1所述的板级倒装芯片封装结构，其特征在于，还包括位于所述第二重布线层靠近所述塑封层一侧以及所述锥形槽的槽壁和所述过孔的孔壁的第二种子层。
6.根据权利要求1所述的板级倒装芯片封装结构，其特征在于，还包括阻焊层，所述阻焊层位于所述塑封层上并覆盖所述第二重布线层，且所述阻焊层开设有使所述第二重布线层的焊盘区外露的孔位，所述金属凸块植入所述孔位内与所述焊盘区电连接。
7.根据权利要求1所述的板级倒装芯片封装结构，其特征在于，所述过孔为圆柱形孔或者锥形孔或者所述过孔靠近所述芯片组的一侧为斜面，相对的另一面为沿竖直方向延伸的弧形面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120285979.7U CN214123863U (zh) | 2021-01-29 | 2021-01-29 | 一种板级倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120285979.7U CN214123863U (zh) | 2021-01-29 | 2021-01-29 | 一种板级倒装芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214123863U true CN214123863U (zh) | 2021-09-03 |
Family
ID=77496224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120285979.7U Active CN214123863U (zh) | 2021-01-29 | 2021-01-29 | 一种板级倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214123863U (zh) |
-
2021
- 2021-01-29 CN CN202120285979.7U patent/CN214123863U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8674514B2 (en) | Wiring board, manufacturing method of the wiring board, and semiconductor package | |
| EP3748672A1 (en) | Chip and packaging method | |
| EP1356520B1 (en) | Microelectronic substrate with integrated devices | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| JP2019512168A (ja) | シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造 | |
| TW201041103A (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
| KR20040014476A (ko) | 마이크로일렉트로닉 패키지의 제조를 위한 투여 프로세스 | |
| KR20000005670A (ko) | 칩-온-칩패키지및그제조방법 | |
| CN112802757B (zh) | 基板制备方法及基板结构、芯片封装方法及芯片封装结构 | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| TW201803073A (zh) | 電氣互連橋接技術 | |
| CN110571201B (zh) | 一种高散热扇出型三维异构双面塑封结构及其制备方法 | |
| CN114141727B (zh) | 一种多芯片三维集成扇出型封装结构及其制作方法 | |
| CN112928035B (zh) | 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法 | |
| TWI578421B (zh) | 可堆疊半導體封裝構造及其製造方法 | |
| WO2024153008A1 (zh) | 芯片封装结构、电子设备和芯片封装结构的制作方法 | |
| CN112768364A (zh) | 一种板级三维芯片封装结构及其制备方法 | |
| CN110299328B (zh) | 一种堆叠封装器件及其封装方法 | |
| CN113053866A (zh) | 半导体器件及其制造方法 | |
| CN214123863U (zh) | 一种板级倒装芯片封装结构 | |
| CN107845610A (zh) | 基板结构及其制作方法 | |
| CN108598046A (zh) | 芯片的封装结构及其封装方法 | |
| CN214588747U (zh) | 一种板级三维芯片封装结构 | |
| CN112687549A (zh) | 具有屏蔽功能的芯片封装结构及其封装方法 | |
| CN210575902U (zh) | 一种高散热扇出型三维异构双面塑封结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A board level flip chip packaging structure Effective date of registration: 20211229 Granted publication date: 20210903 Pledgee: Guangdong Shunde Rural Commercial Bank Co.,Ltd. science and technology innovation sub branch Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd. Registration number: Y2021980016930 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231113 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd. Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |