JP2002151371A - チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法 - Google Patents

チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法

Info

Publication number
JP2002151371A
JP2002151371A JP2000349201A JP2000349201A JP2002151371A JP 2002151371 A JP2002151371 A JP 2002151371A JP 2000349201 A JP2000349201 A JP 2000349201A JP 2000349201 A JP2000349201 A JP 2000349201A JP 2002151371 A JP2002151371 A JP 2002151371A
Authority
JP
Japan
Prior art keywords
chip
manufacturing
preventing means
pseudo wafer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000349201A
Other languages
English (en)
Inventor
Yuji Takaoka
裕二 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000349201A priority Critical patent/JP2002151371A/ja
Publication of JP2002151371A publication Critical patent/JP2002151371A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(57)【要約】 【課題】 チップ部品を樹脂材料で覆うことで構成する
疑似ウエーハの反りを防止すること。 【解決手段】 本発明は、複数のチップ部品１０の表面
が略同一面上に並べられた状態で、これらチップ部品１
０の表面のみを露出させるように各チップ部品１０間お
よび裏面側を樹脂材料で覆うよう形成された疑似ウエー
ハにおいて、この樹脂材料に反り防止手段を設けたもの
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のチップ部品
を組み合わせて構成するチップ状電子部品の製造に好適
な疑似ウエーハおよびその製造方法ならびにチップ状電
子部品の製造方法に関する。
【０００２】
【従来の技術】近年、コンピュータや電子機器の小型
化、高機能化が進むなか、内部部品の実装密度を高める
要求が益々強くなってきている。この要求を実現する技
術として、別々の工程で製造したチップ部品を組み合わ
せて一つのパッケージに収納するマルチチップモジュー
ル化が考えられている。
【０００３】マルチチップモジュールは、ベース基板上
に複数のチップ部品を実装し、各チップ部品間を配線し
て一つのパッケージ部品として構成するもので、良品の
チップ部品を選択して実装することにより、小型、高機
能のパッケージ部品を歩留まり良く製造できる。
【０００４】このようなマルチチップモジュールでは、
ベース基板上の複数のチップ部品間で配線を行うにあた
り、チップ部品間の段差が配線形成時のフォトリソグラ
フィ等に悪影響を与える問題を解消するため、配線を行
う両チップ部品の高さを合わせたり、チップ部品間の隙
間を埋める工夫が成されている。
【０００５】例えば、複数のチップ部品の表面を下にし
て平坦な基板上に配置し、各チップ部品の隙間や裏面側
を覆う状態で樹脂材料をウエーハ形状に塗布し、この樹
脂材料を硬化させた状態で基板から剥がして疑似ウエー
ハを構成することが考えられている。
【０００６】このような疑似ウエーハを形成することに
より、樹脂材料の基板側の面に各チップ部品の表面のみ
が露出する状態となり、各チップ部品の表面高さを揃え
ることができる。疑似ウエーハを用いると、この後の各
チップ部品間の配線形成でフォトリソグラフィ等の処理
を精度良く行うことができ、チップ部品間の配線を正確
に形成することが可能となる。また、チップ状電子部品
を構成する複数のチップ部品の組みを１枚の疑似ウエー
ハ内に配置することで、配線が終了した後に疑似ウエー
ハを分割し、チップ状電子部品を歩留まり良く製造でき
る。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな疑似ウエーハおよびこれを用いたチップ状電子部品
の製造方法には次のような問題がある。すなわち、上記
疑似ウエーハを構成するにあたり、平坦基板上に配置し
た複数のチップ部品の隙間や裏面を覆う状態に樹脂材料
を塗布し、これを硬化させて疑似ウエーハとしている
が、この樹脂材料の一方面にチップ部品が偏って配置さ
れていることから、樹脂材料が硬化する際に表裏で硬化
収縮量が異なり、その結果、完成された疑似ウエーハに
反りが発生してしまう。
【０００８】この反りが大きいと、後の工程で使用する
装置で疑似ウエーハを搬入、搬出する際に対応できなく
なったり、フォトリソグラフィ工程で露光の焦点ずれが
発生するという問題が起こることになる。
【０００９】
【課題を解決するための手段】本発明はこのような課題
を解決するために成されたものである。すなわち、本発
明は、複数のチップ部品の表面が略同一面上に並べられ
た状態で、これらチップ部品の表面のみを露出させるよ
うに各チップ部品間および裏面側を樹脂材料で覆うよう
形成された疑似ウエーハにおいて、この樹脂材料に反り
防止手段を設けたものである。
【００１０】このような本発明の疑似ウエーハでは、チ
ップ部品を覆う樹脂材料に反り防止手段が設けられてい
ることから、樹脂材料が硬化する際の表裏の硬化収縮量
の差を反り防止手段で吸収することができ、疑似ウエー
ハの反りを防止できるようになる。
【００１１】また、本発明は、一方金型に複数のチップ
部品を配置する工程と、一方金型と他方金型とを合わせ
ることで構成されるキャビティ内に前記複数のチップ部
品を納める工程と、キャビティ内に樹脂を注入すること
でキャビティの形状を樹脂に転写し、この転写によって
樹脂に反り防止手段を形成する工程とを備える疑似ウエ
ーハの製造方法でもある。
【００１２】このような本発明に係る疑似ウエーハの製
造方法では、金型のキャビティ内に樹脂を注入し、複数
のチップ部品を覆う疑似ウエーハを生産性良く製造でき
るとともに、金型のキャビティ形状を転写することによ
り樹脂に反り防止手段を形成するため、疑似ウエーハの
完成と同時に樹脂に反り防止手段を設けることができる
ようになる。
【００１３】また、本発明に係るチップ状電子部品の製
造方法は、一方金型に複数のチップ部品を配置する工程
と、一方金型と他方金型とを合わせることで構成される
キャビティ内に複数のチップ部品を納める工程と、キャ
ビティ内に樹脂を注入することでキャビティの形状を樹
脂に転写し、この転写によって樹脂に反り防止手段が形
成された疑似ウエーハを構成する工程と、疑似ウエーハ
を用いて複数のチップ部品間の配線を施した後、疑似ウ
エーハを分割してチップ状電子部品を形成する工程とを
備えている。
【００１４】このような本発明に係るチップ状電子部品
の製造方法では、金型のキャビティ内に樹脂を注入し、
複数のチップ部品を覆う疑似ウエーハを生産性良く製造
できるとともに、金型のキャビティ形状を転写すること
により樹脂に反り防止手段を形成するため、疑似ウエー
ハの完成と同時に樹脂に反り防止手段を設けることがで
きるようになる。このため、疑似ウエーハを用いた複数
のチップ部品間の配線を正確に行うことができ、疑似ウ
エーハを分割して形成するチップ状部品の歩留まりを向
上できるようになる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１から図６は、本実施形態に係る
チップ状電子部品の製造方法を説明する図である。な
お、このチップ状電子部品を製造するにあたり、良品の
チップ部品を複数収容したウエーハ形状の疑似ウエーハ
を用いており、この疑似ウエーハおよびその製造方法も
本発明の特徴部分となっている。
【００１６】先ず、図１（ａ）に示すように、下金型１
にチップ部品を配置、位置決めするための窪み１ａを設
けておく。この窪み１ａの深さは１０μｍから数１０μ
ｍ程度あればよく、なるべく少ない方が望ましい。
【００１７】次に、図１（ｂ）に示すように、下金型１
の窪み１ａに合わせてチップ部品１０を配置する。この
チップ部品１０は、例えばシリコンウエーハを用いて予
め別プロセスで形成された記憶素子やロジック等から成
るもので、チップ状に分割されており、各々良品だけが
抽出されている。
【００１８】なお、下金型１に配置したチップ部品１０
の位置ずれを防止するため、下金型１の窪み１ａに接着
剤を塗布しておいたり、真空吸着機構を用いて固定して
おくことが望ましい。
【００１９】次に、図１（ｃ）に示すように、複数のチ
ップ部品１０が配置された下金型１に合わせて上金型２
を重ね合わせる。これにより、金型間で構成されるキャ
ビティＣ内にチップ部品１０が収容される状態となる。
１つのキャビティＣは１つのパッケージ形状に対応して
おり、本実施形態では、１つのキャビティＣ内に２つの
チップ部品１０が配置されている。
【００２０】また、上金型２には凸部２ａが設けられて
いる。この凸部２ａは、各パッケージを構成するキャビ
ティＣの間に設けられており、これが後に反り防止手段
の形成位置に対応することになる。
【００２１】次に、図２（ａ）に示すように、下金型１
と上金型２との間に構成されるキャビティＣに樹脂材料
３を注入する。この樹脂材料３としては、疑似ウエーハ
として後工程で用いる際の耐熱性（数百℃）や成形性等
を考慮して、本実施形態では液晶ポリマー（ＬＣＰ）を
用いている。また、本実施形態では、液晶ポリマーを樹
脂材料３として、射出成形技術によってキャビティＣ内
に充填している。
【００２２】キャビティＣ内に樹脂材料３が注入された
後は、この樹脂材料３を硬化して、下金型２と上金型３
とを分離する。これにより、図２（ｂ）に示すような樹
脂材料３によって複数のチップ部品１０が収容された疑
似ウエーハ１００が完成する。
【００２３】この疑似ウエーハ１００では、図中下面側
から各チップ部品１０の表面が露出する状態となる。ま
た、疑似ウエーハ１００の図中上面側（チップ部品の表
面が露出する側と反対側）に上金型２の凸部２ａ（図１
（ｃ）参照）の形状が転写された溝状の凹部から成る反
り防止手段３ａが形成されることになる。
【００２４】図３は、疑似ウエーハの模式平面図であ
る。この例では、２つのチップ部品１０で１つのパッケ
ージが構成され、各パッケージの周辺位置、すなわち後
の工程で分割（ダイシング）する位置に合わせて反り防
止手段３である溝状の凹部が形成されている。
【００２５】疑似ウエーハ１００の成形では、ウエーハ
形状を構成する樹脂材料３を金型に注入した後、硬化さ
せている。この硬化の際、樹脂材料３の表裏で収縮量の
差が発生するが、このような溝状の凹部から成る反り防
止手段３が形成されていることによりこの収縮量の差を
吸収でき、疑似ウエーハ１００全体の反りを防止するこ
とが可能となる。
【００２６】この反り防止手段３である溝状の凹部の深
さや幅は、用いる樹脂材料３の特性や疑似ウエーハ１０
０の厚さ等に応じて決定する。
【００２７】なお、図３に示す例では、疑似ウエーハ１
００の形状として略円形（ウエーハ形状）にしている
が、これ以外の形状（例えば、略四角形）であってもよ
く、後の工程で用いる装置に合わせて適宜形状を決めれ
ばよい。
【００２８】次に、この疑似ウエーハ１００を用いた配
線プロセスへ移行する。疑似ウエーハ１００は、通常の
チップ部品形成プロセスと同じ製造装置を用いてシリコ
ン等のウエーハと同様に取り扱うことができる。したが
って、疑似ウエーハ１００の製造装置への搬入、位置合
わせ、膜形成処理、搬出、カセットへの収納など、全て
通常のウエーハと同じにすることができる。
【００２９】特に、本実施形態では、疑似ウエーハ１０
０に反り防止手段３ａが設けられていることから、例え
ばカセットに対する出し入れ、製造装置への搬入、搬
出、また露光プロセスでの正確な焦点合わせなど、通常
のウエーハプロセスと同様に円滑に処理を進めることが
できる。
【００３０】図４は、疑似ウエーハを用いた配線プロセ
スの状態を説明する模式断面図である。この例では、１
つのパッケージ内に収容される２つのチップ部品１０間
の配線１１や、外部との導通を得るためのバンプ１２を
形成している。また、絶縁性の保護膜１３、１３’も形
成されている。いずれの形成処理でも、疑似ウエーハ１
００の状態で通常のウエーハ処理装置を用いて行うこと
ができる。
【００３１】次に、図５に示すように。疑似ウエーハ１
００をダイシングによって分割し、各チップ部品Ａに分
ける処理を行う。このダイシングは、図中一点鎖線で示
す位置、すなわち反り防止手段３ａの位置に沿って行わ
れる。反り防止手段３ａをダイシングラインに対応して
形成しておくことで、チップ状電子部品Ａに分割した後
で反り防止手段３ａを残さずに済むようになる。
【００３２】次いで、図６に示すように、疑似ウエーハ
から分割して形成されたチップ状電子部品Ａをマウント
基板Ｂ上に実装する。チップ状電子部品Ａは、疑似ウエ
ーハ状態で形成されたバンプ１２を下にして接続するフ
ェースダウンによりマウント基板Ｂ上に実装される。
【００３３】このように形成されたチップ状電子部品Ａ
では、予め良品のチップ部品１０同士を疑似ウエーハに
収容して構成されるため、非常に高い歩留まりを実現す
ることができる。また、疑似ウエーハを構成した際、反
り防止手段によって疑似ウエーハの反りを防止できるた
め、その後のプロセスを精度良くしかも円滑に進めるこ
とができ、配線や各種膜を高精度に形成できるようにな
る。
【００３４】なお、上記の実施形態では、疑似ウエーハ
１００の樹脂材料３に設けた反り防止手段３ａとして、
溝状の凹部から成るものを例としてが、本発明はこれに
限定されず、例えば穴状の凹部であったり、Ｖ溝状の凹
部など、他の形状であってもよい。また、反り防止手段
３ａの形成として、金型成形による一括形成を例とした
が、例えば、平らに形成した樹脂材料３ａの表面におけ
る所定位置にハーフダイシング技術によって溝を掘って
反り防止手段３ａとしてもよい。
【００３５】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。すなわち、本発明の疑似ウエーハ
では、チップ部品を覆う樹脂材料に反り防止手段が設け
られていることから、樹脂材料が硬化した際の表裏の硬
化収縮量の差を反り防止手段で吸収することができ、疑
似ウエーハの反りを防止することが可能となる。これに
より、疑似ウエーハを用いた各種プロセスの精度向上、
処理の円滑性を高めることができ、疑似ウエーハから分
割されるチップ状電子部品の生産性および信頼性を向上
させることが可能となる。
【図面の簡単な説明】
【図１】チップ状電子部品の製造方法を説明する模式図
（その１）である。
【図２】チップ状電子部品の製造方法を説明する模式図
（その２）である。
【図３】疑似ウエーハの模式平面図である。
【図４】疑似ウエーハを用いた配線プロセスの状態を説
明する模式断面図である。
【図５】疑似ウエーハのダイシングを説明する模式断面
図である。
【図６】チップ状電子部品の実装状態を説明する模式断
面図である。
【符号の説明】
１…下金型、２…上金型、３…樹脂材料、３ａ…反り防
止手段、１０…チップ部品、１００…疑似ウエーハ、Ａ
…チップ状電子部品
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０１Ｌ 25/04 Ｚ 25/18

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップ部品の表面が略同一面上に
    並べられた状態で、これらチップ部品の表面のみを露出
    させるように各チップ部品間および裏面側を樹脂材料で
    覆うよう形成された疑似ウエーハにおいて、 前記樹脂材料には、反り防止手段が設けられていること
    を特徴とするチップ状電子部品の製造に用いる疑似ウエ
    ーハ。
  2. 【請求項２】 前記反り防止手段は、凹状の溝から成る
    ことを特徴とする請求項１記載のチップ状電子部品の製
    造に用いる疑似ウエーハ。
  3. 【請求項３】 前記反り防止手段は、前記樹脂材料にお
    ける前記チップ部品の表面が露出する面と反対側の面に
    設けられていることを特徴とする請求項１記載のチップ
    状電子部品の製造に用いる疑似ウエーハ。
  4. 【請求項４】 前記反り防止手段は、前記複数のチップ
    部品の間に対応して設けられていることを特徴とする請
    求項１記載のチップ状電子部品の製造に用いる疑似ウエ
    ーハ。
  5. 【請求項５】 前記反り防止手段は、前記樹脂材料の分
    割位置に対応して設けられていることを特徴とする請求
    項１記載のチップ状電子部品の製造に用いる疑似ウエー
    ハ。
  6. 【請求項６】 一方金型に複数のチップ部品を配置する
    工程と、 前記一方金型と他方金型とを合わせることで構成される
    キャビティ内に前記複数のチップ部品を納める工程と、 前記キャビティ内に樹脂を注入することでキャビティの
    形状を樹脂に転写し、この転写によって樹脂に反り防止
    手段を形成する工程とを備えることを特徴とする疑似ウ
    エーハの製造方法。
  7. 【請求項７】 前記反り防止手段は、凹状の溝から成る
    ことを特徴とする請求項６記載の疑似ウエーハの製造方
    法。
  8. 【請求項８】 前記他方金型に、前記反り防止手段を形
    成するための転写形状が設けられていることを特徴とす
    る請求項６記載の疑似ウエーハの製造方法。
  9. 【請求項９】 前記反り防止手段を前記複数のチップ部
    品の間に対応して設けることを特徴とする請求項６記載
    の疑似ウエーハの製造方法。
  10. 【請求項１０】 前記反り防止手段を前記樹脂材料の分
    割位置に対応して設けることを特徴とする請求項６記載
    の疑似ウエーハの製造方法。
  11. 【請求項１１】 前記一方金型における前記複数のチッ
    プ部品の配置位置に前記複数のチップ部品を位置決めす
    る凹部が設けられていることを特徴とする請求項６記載
    の疑似ウエーハの製造方法。
  12. 【請求項１２】 一方金型に複数のチップ部品を配置す
    る工程と、 前記一方金型と他方金型とを合わせることで、金型間に
    構成されるキャビティ内に前記複数のチップ部品を納め
    る工程と、 前記キャビティ内に樹脂を注入することでキャビティの
    形状を樹脂に転写し、この転写によって樹脂に反り防止
    手段が形成された疑似ウエーハを構成する工程と、 前記疑似ウエーハを用いて前記複数のチップ部品間の配
    線を施した後、前記疑似ウエーハを分割してチップ状電
    子部品を形成する工程とを備えることを特徴とするチッ
    プ状電子部品の製造方法。
  13. 【請求項１３】 前記反り防止手段は、凹状の溝から成
    ることを特徴とする請求項１２記載のチップ状電子部品
    の製造方法。
  14. 【請求項１４】 前記他方金型に、前記反り防止手段を
    形成するための転写形状が設けられていることを特徴と
    する請求項１２記載のチップ状電子部品の製造方法。
  15. 【請求項１５】 前記反り防止手段を前記複数のチップ
    部品の間に対応して設けることを特徴とする請求項１２
    記載のチップ状電子部品の製造方法。
  16. 【請求項１６】 前記反り防止手段を前記樹脂材料の分
    割位置に対応して設けることを特徴とする請求項１２記
    載のチップ状電子部品の製造方法。
  17. 【請求項１７】 前記疑似ウエーハを分割するにあた
    り、前記凹状の溝に沿って切断することを特徴とする請
    求項１２記載のチップ状電子部品の製造方法。
JP2000349201A 2000-11-16 2000-11-16 チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法 Pending JP2002151371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349201A JP2002151371A (ja) 2000-11-16 2000-11-16 チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349201A JP2002151371A (ja) 2000-11-16 2000-11-16 チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2002151371A true JP2002151371A (ja) 2002-05-24

Family

ID=18822650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349201A Pending JP2002151371A (ja) 2000-11-16 2000-11-16 チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2002151371A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
CN112928035A (zh) * 2021-01-29 2021-06-08 广东佛智芯微电子技术研究有限公司 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
CN112928035A (zh) * 2021-01-29 2021-06-08 广东佛智芯微电子技术研究有限公司 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN112928035B (zh) * 2021-01-29 2023-11-17 广东佛智芯微电子技术研究有限公司 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Similar Documents

Publication Publication Date Title
KR100907232B1 (ko) 반도체 장치 및 그 제조 방법
JP4856328B2 (ja) 半導体装置の製造方法
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
TWI512848B (zh) 封裝結構性元件
KR100517075B1 (ko) 반도체 소자 제조 방법
EP1154474A1 (en) Semiconductor device and method of manufacture thereof
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
US20070065653A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
KR20080082545A (ko) 반도체 디바이스 패키지 구조 및 그 방법
JP2004071998A (ja) 半導体装置およびその製造方法
US20180130760A1 (en) Chip package and chip packaging method
TW201839867A (zh) 晶片封裝體的形成方法
CN109887890B (zh) 一种扇出型倒置封装结构及其制备方法
TW202203336A (zh) 包含底膠的半導體封裝及其製造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
US11094625B2 (en) Semiconductor package with improved interposer structure
JP3291289B2 (ja) 電子部品の製造方法
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
US20040158978A1 (en) Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US20210035877A1 (en) Warpage Control of Packages Using Embedded Core Frame
JP2002151371A (ja) チップ状電子部品の製造に用いる疑似ウエーハおよびその製造方法ならびにチップ状電子部品の製造方法
TWI803805B (zh) 用於積體半導體晶圓裝置之安裝方法及能用於該方法之安裝裝置
CN112117202B (zh) 芯片封装结构的制作方法
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法