CN115966522A - 一种带围坝内埋式芯片封装结构及封装方法 - Google Patents

Abstract

本发明公开了一种带围坝内埋式芯片封装结构及封装方法，一种带围坝内埋式芯片封装结构，包括基板，该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝之内形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层；通过倒扣封装、钻孔并粘合围坝、填料热压合的步骤封装芯片；因此，封装稳固性更好，并且提升了工艺效率，芯片封装高密度，整体结构更小巧规整。

Description

一种带围坝内埋式芯片封装结构及封装方法

技术领域

本发明属于半导体封装技术领域，具体涉及一种带围坝内埋式芯片封装结构及封装方法。

背景技术

安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁—芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装是集成电路不可缺少的重要组成部分，对集成电路的工作以及功能和性能起着决定性的影响。

现有技术1：板上芯片(ChipOnBoard,COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊/球焊的方法在硅片和基底之间直接建立电气连接。芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度不佳。

现有技术2：Flip chip又称倒装芯片，是在I/O pad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合此技术替换常规打线接合；接着通过模具注塑的方式将其封装；但因其需要借助模具，会有溢料产生，需增加清除溢料工艺；并且其注塑材料与基板的结合粘合程度受到注塑材料与加工工艺影响而不同，并且对模具温度、注射速度、注射压力和熔体温度要求较高，成型冷却后等稳固性较差。

发明内容

本发明要解决的技术问题是克服现有的缺陷，提供一种带围坝内埋式芯片封装结构及封装方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种带围坝内埋式芯片封装结构，包括基板，该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝之内形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层。

优选的，所述该基板采用双面覆铜线路板、多层线路板或PCB印制电路板。

优选的，所述围坝之内为通孔，通孔形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台。

优选的，所述该胶水采用片状树脂纯胶。

优选的，所述围坝采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板。

优选的，所述介电材料包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。

优选的，所述介电材料水平高度高于围坝。

一种带围坝内埋式芯片封装方法，包括如下步骤：

S1：在基板管脚连接处加入焊接材料制作焊接凸点，将半导体芯片倒扣于基板上，使得焊接凸点与半导体芯片焊点贴合，通过回流焊形成回流焊连接点，形成电路连接；

S2：按照从上到下的顺序将制作围坝的树脂板与纯胶板合并，并依据半导体芯片尺寸、半导体芯片之间间距和数量，钻出均匀分布的通孔，形成带通孔的树脂板与纯胶板；

S3：在基板上布设带通孔的树脂板与纯胶板，使得半导体芯片处于通孔之中，以热压合方式将树脂板通过纯胶板粘贴于基板上，半导体芯片处于通孔内，形成一个腔体；

S4：在腔体之内填入介电材料，再以第二次热压合方式，将介电材料融化填满腔体之内的空间，形成一表面平整的半导体芯片封装体；

S5：使用黑色油墨平整涂布于半导体芯片封装体上表面。

优选的，步骤S1中焊接材料采用锡膏或其他导电焊接材料。

优选的，步骤S4中，介电材料融化填满腔体之内的空间，并高于围坝。

与现有技术相比，本发明提供了一种带围坝内埋式芯片封装结构及封装方法，具备以下有益效果：

1、本发明半导体芯片采用倒扣方式电性连接于基板上，相比于传统的正立封装并用高纯度金线wire bonding(打金线)、铜线或者铝线通过焊接打线连接于基板引脚的方式，操作流程与操作方式更为便捷、节约工序、节约材料成品率更高并且使线路最短化，达到电性最佳，一定程度也降低了功耗。

2、本发明采用倒装半导体芯片更优化更灵活，基板可布线空间更大利用率更高，避免了晶片封装过大，可更好的实现单块或多块芯片封装高密度、整体结构更小巧、生产成本更低、成品合格率更高并且可以满足大板生产需求。

3、本发明采用围坝方式先形成一个规整的外部结构，并且形成一个腔体方便后续注塑填料；相比于传统的模具注塑或是塑盖帽热压成型，本发明成型的溢料较少，一定程度节约后续的去溢料步骤的繁杂程度；成型更为规整强度更高，方便后续的热压合工艺。

4、本发明围坝采用无覆铜片状且含玻璃纤维布树脂板，此材质于基板材质相同或相近，膨胀系数相同或相近，在加工过程或后续使用过程中稳定性更强，不会在冷却过程中产生内应力,而导致开裂或者挤压。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：

图1-2为本发明提出的封装方法中的S1示意图(一颗芯片截面)；

图3为本发明提出的封装方法中的S2示意图(圆柱通孔)；

图4为本发明提出的封装方法中的S3示意图(一颗芯片截面)；

图5为本发明提出的封装方法中的S4示意图(一颗芯片截面)；

图6为本发明提出的封装结构，也是封装方法中的S5示意图(一颗芯片截面)；

图7-8为本发明提出的封装方法中的S1示意图(两颗芯片截面)；

图9为本发明提出的封装方法中的S2示意图(椭圆柱通孔)；

图10为本发明提出的封装方法中的S3示意图(两颗芯片截面)；

图11为本发明提出的封装方法中的S4示意图(两颗芯片截面)；

图12为本发明提出的封装结构，也是封装方法中的S5示意图(两颗芯片截面)；

图中：1.基板 2.半导体芯片 3.焊点 4.通孔 5.胶水 6.围坝 7.腔体 8.介电材料 9.黑色油墨层 10.焊接凸点 11.回流焊连接点 12.树脂板 13.纯胶板

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

<实施例一>

参考图1-图6所示，其中图1、图2、图4、图5和图6所示为单个半导体截面图；图3为产品未切割之前的树脂板12与纯胶板13示意图，树脂板12和纯胶板13与下述围坝6和胶水5对应；

参考图1与图6所示，一种带围坝内埋式芯片封装结构，包括基板1(Substrate)，该基板1上倒扣封装安装一半导体芯片2(Chip)，半导体芯片2的焊点3(Solder bump)结合在该基板1上与该基板1上所布金属导线电性连接，可以连接至需求产品主板上；基板1外围设有胶水5，基板1外围上方四周通过该胶水5固定有高于半导体芯片2的围坝6；围坝6之内形成一个腔体7，腔体7内填有介电材料8(Dielectric material)，围坝6与介电材料8上方设有黑色油墨层9，方便后续印刷芯片标签或其他信息。

优选的，所述该基板1采用双面覆铜线路板、多层线路板或PCB印制电路板，可满足半导体芯片2倒扣封装使用。并且双面覆铜线路板的通道采用激光做出(并非为通孔)方便在后续的热压合步骤中，将胶水5与介电材料8承载于空腔内7不会流出。

优选的，所述围坝6之内为通孔4，通孔4形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台，依据不同产品类型、工艺需求而选择。

优选的，所述该胶水5采用片状树脂纯胶(Film type pure resin)，在加热过程中融化。

优选的，所述围坝6采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板，与基板1膨胀系数相同或相近。

优选的，所述介电材料8包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。

优选的，所述介电材料8水平高度高于围坝6。

一种带围坝内埋式芯片封装方法，包括如下步骤：

参考图1和图2所示，S1：在基板1(Substrate)管脚连接处加入锡膏(Solderpaste)制作锡膏凸点10，将半导体芯片2倒扣于基板1上，使得锡膏凸点10与半导体芯片2(Chip)焊点3(Solder bump)贴合，通过回流焊(Reflow soldering)(现有技术不赘述)形成回流焊连接点11，形成电路连接；

参考图3所示，S2：按照从上到下的顺序将制作围坝6的树脂板12与纯胶板13合并，并依据半导体芯片2尺寸、半导体芯片2之间间距和数量，钻出均匀分布的通孔4，形成带通孔4的树脂板12与纯胶板13；

参考图4所示，S3：在基板1(Substrate)上布设带通孔4的树脂板12与纯胶板13，使得半导体芯片2处于通孔4之中，以热压合(Thermocompression)方式将围坝6板通过纯胶板13粘贴于基板1上，半导体芯片2处于通孔4内，形成一个腔体7；

参考图5所示，S4：在腔体7之内填入介电材料8(Dielectric material)，再以第二次热压合(Thermocompression)方式，将介电材料8融化填满腔体7之内的空间，并高于围坝6，形成一表面平整的半导体芯片2封装体；

参考图6所示，S5：使用黑色油墨平整涂布于半导体芯片2封装体上表面。

再次参考图1-图6所示，半导体芯片2倒扣电性连接于基板1的覆铜上，从而连接至基板1下端的引脚；半导体芯片2外围包裹着介电材料8，介电材料8四周包裹着围坝6与黑色油墨层9；半导体芯片2下方以基板1作为载体，其他方位被严密包裹形成一个封装体。

<实施例二>

参考图7-图12所示，其中图7、图8、图10、图11和图12所示为两个个半导体芯片截面图；图9为产品未切割之前的树脂板12与纯胶板13示意图，树脂板12和纯胶板13与下述围坝6和胶水5对应；

参考图7与图12所示，一种带围坝内埋式芯片封装结构，包括基板1(Substrate)，该基板1上倒扣封装安装两块半导体芯片2(Chip)，半导体芯片2的焊点3(Solder bump)结合在该基板1上与该基板1上所布金属导线电性连接，可以连接至需求产品主板上；基板1外围设有胶水5，基板1外围上方四周通过该胶水5固定有高于半导体芯片2的围坝6；围坝6之内形成一个腔体7，腔体7内填有介电材料8(Dielectric material)，围坝6与介电材料8上方设有黑色油墨层9，方便后续印刷芯片标签或其他信息。

优选的，所述该基板1采用双面覆铜线路板、多层线路板或PCB印制电路板，可满足半导体芯片2倒扣封装使用。并且双面覆铜线路板的通道采用激光做出(并非为通孔)方便在后续的热压合步骤中，将胶水5与介电材料8承载于空腔内7不会流出。

优选的，所述围坝6之内为通孔4，通孔4形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台，依据不同产品类型、工艺需求而选择。

优选的，所述该胶水5采用片状树脂纯胶(Film type pure resin)，在加热过程中融化。

优选的，围坝6采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板，与基板1膨胀系数相同或相近。

优选的，所述介电材料8包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。

优选的，所述介电材料8水平高度高于围坝6。

一种带围坝内埋式芯片封装方法，包括如下步骤：

参考图6和图7所示，S1：在基板1(Substrate)管脚连接处加入锡膏(Solderpaste)制作锡膏凸点10，将半导体芯片2倒扣于基板1上，使得锡膏凸点10与半导体芯片2(Chip)焊点3(Solder bump)贴合，通过回流焊(Reflow soldering)(现有技术不赘述)形成回流焊连接点11，形成电路连接；

参考图9所示，S2：按照从上到下的顺序将制作围坝6的树脂板12与纯胶板13合并，并依据半导体芯片2尺寸、半导体芯片2之间间距和数量，钻出均匀分布的通孔4，形成带通孔4的树脂板12与纯胶板13；

参考图10所示，S3：在基板1(Substrate)上布设带通孔4的树脂板12与纯胶板13，使得半导体芯片2处于通孔4之中，以热压合(Thermocompression)方式将围坝6板通过纯胶板13粘贴于基板1上，半导体芯片2处于通孔4内，形成一个腔体7；

参考图11所示，S4：在腔体7之内填入介电材料8(Dielectric material)，再以第二次热压合(Thermocompression)方式，将介电材料8融化填满腔体7之内的空间，并高于围坝6，形成一表面平整的半导体芯片2封装体；

参考图12所示，S5：使用黑色油墨平整涂布于半导体芯片2封装体上表面。

再次参考图7-图12所示，两块半导体芯片2倒扣电性连接于基板1的金属导线上，从而连接至基板1下端的引脚；半导体芯片2外围包裹着介电材料8，介电材料8四周包裹着围坝6与黑色油墨层9；两块半导体芯片2下方以基板1作为载体，其他方位被严密包裹形成一个封装体。

本发明描述的封装方法的步骤中仅描述封装芯片的方法，未体现后续的切割方法，但不限制于切割方法；也并不限制半导体芯片2的数量与排布方式。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种带围坝内埋式芯片封装结构，包括基板，其特征在于：该基板上倒扣封装安装一颗或复数颗半导体芯片，半导体芯片的焊点结合在该基板上与该基板上所布金属导线电性连接，基板外围设有胶水，基板外围上方四周通过该胶水固定有高于半导体芯片的围坝；围坝之内形成一个腔体，腔体内填有介电材料，围坝与介电材料上方设有黑色油墨层。

2.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述该基板采用双面覆铜线路板、多层线路板或PCB印制电路板。

3.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述围坝之内为通孔，通孔形状为圆柱体、椭圆柱、圆台、椭圆台、多边柱体或多边棱台。

4.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述该胶水采用片状树脂纯胶。

5.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述围坝采用介电绝缘材料，无覆铜片状且含玻璃纤维布树脂板。

6.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述介电材料包括液态或固态介电材料，聚酰亚胺、环氧树脂、双马来酰亚胺三嗪树脂、陶瓷填料、玻璃纤维或它们的组合。

7.根据权利要求1所述的一种带围坝内埋式芯片封装结构，其特征在于：所述介电材料水平高度高于围坝。

8.一种带围坝内埋式芯片封装方法，其特征在于：包括如下步骤：

S1：在基板管脚连接处加入焊接材料制作焊接凸点，将半导体芯片倒扣于基板上，使得焊接凸点与半导体芯片焊点贴合，通过回流焊形成回流焊连接点，形成电路连接；

S2：按照从上到下的顺序将制作围坝的树脂板与纯胶板合并，并依据半导体芯片尺寸、半导体芯片之间间距和数量，钻出均匀分布的通孔，形成带通孔的树脂板与纯胶板；

S3：在基板上布设带通孔的树脂板与纯胶板，使得半导体芯片处于通孔之中，以热压合方式将树脂板通过纯胶板粘贴于基板上，半导体芯片处于通孔内，形成一个腔体；

S4：在腔体之内填入介电材料，再以第二次热压合方式，将介电材料融化填满腔体之内的空间，形成一表面平整的半导体芯片封装体；

S5：使用黑色油墨平整涂布于半导体芯片封装体上表面。

9.根据权利要求8所述的一种带围坝内埋式芯片封装结构，其特征在于：所述步骤S1中，焊接材料采用锡膏或其他导电焊接材料。

10.根据权利要求8所述的一种带围坝内埋式芯片封装结构，其特征在于：所述步骤S4中，介电材料融化填满腔体之内的空间，并高于围坝。

Images