CN101882606A - 散热型半导体封装构造及其制造方法 - Google Patents

散热型半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN101882606A
CN101882606A CN2009100508681A CN200910050868A CN101882606A CN 101882606 A CN101882606 A CN 101882606A CN 2009100508681 A CN2009100508681 A CN 2009100508681A CN 200910050868 A CN200910050868 A CN 200910050868A CN 101882606 A CN101882606 A CN 101882606A
Authority
CN
China
Prior art keywords
chip
substrate
heat
heat radiation
radiation via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100508681A
Other languages
English (en)
Other versions
CN101882606B (zh
Inventor
于睿
锺启生
许宏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Advanced Semiconductor Engineering Shanghai Inc
Advanced Semiconductor Engineering Inc
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN200910050868A priority Critical patent/CN101882606B/zh
Publication of CN101882606A publication Critical patent/CN101882606A/zh
Application granted granted Critical
Publication of CN101882606B publication Critical patent/CN101882606B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种散热型半导体封装构造及其制造方法，所述封装构造包含：一基板、至少一芯片、一封装胶体及至少一散热导通孔。所述基板的一上表面结合所述芯片，及所述基板的一下表面结合数个输出端；所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；所述封装胶体包覆所述芯片及所述连接元件。所述散热导通孔贯穿通过所述基板及所述芯片，以连接所述芯片的有源表面及所述输出端，所述散热导通孔将所述芯片的有源表面产生的热能传导至所述输出端。

Description

散热型半导体封装构造及其制造方法
【技术领域】
本发明是有关于一种散热型半导体封装构造及其制造方法，特别是有关于一种具有散热导通孔的散热型半导体封装构造及其制造方法。
【背景技术】
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的散热型半导体封装构造设计概念常用于架构高密度封装构造，以便及时排除高密度排列的芯片电路所产生的热能，以确保芯片的运作正常。
举例而言，请参照图1所示，其揭示一种现有的散热片型球栅阵列封装构造(heat slug ball grid array，HSBGA)，其包含一基板11、一芯片12、数条导线13、数个锡球14、一散热片15及一封装胶体16，其中所述基板11的上、下表面分别用以结合所述芯片12及锡球14；所述芯片12的有源表面(未标示)朝上并利用所述导线13电性连接至所述基板11上表面的焊垫(未标示)；所述散热片15罩盖在所述芯片12上方，并电性连接至所述基板11上表面的焊垫(未标示)；所述封装胶体16包覆所述芯片12、导线13及散热片15。当电源通过所述基板11及芯片12使其运转时，所述芯片12通常会因为本身电路具备电阻而不可避免的产生热能。此时，即可利用所述散热片15将热能传导至周围大气，或通过所述基板11及锡球14传导至其他电子装置(如主机板)，以进行散热，因此可避免所述芯片12因过热而烧毁。
然而，现有的散热片型球栅阵列封装构造在实际使用上仍具有下述问题，例如：在所述芯片12产生不必要的热能时，大部分的热能是通过所述封装胶体16传导至所述散热片15，虽然所述散热片15是由金属等高导热性材质制成，但所述封装胶体16却是由环氧树脂及填充物等低导热性材质所制成。因此，所述芯片12与散热片15之间通过所述封装胶体16进行散热的传导模式大幅限制了散热效率，当所述芯片12因长时间而产生大量热能时，所述封装胶体16将无法及时传导热能，导致热能滞留于所述芯片12，而造成所述芯片12的有源表面的电路可能烧毁。
故，有必要提供一种改良的散热型半导体封装构造及其制造方法，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种散热型半导体封装构造及其制造方法，其利用散热导通孔贯穿通过基板及芯片，以连接芯片的有源表面及基板的输出端(如锡球)，因此散热导通孔可将芯片的有源表面产生的热能及时传导至输出端，进而提高封装构造的整体散热效率。
本发明的次要目的在于提供一种散热型半导体封装构造及其制造方法，其利用散热导通孔贯穿通过散热片、封装胶体及芯片，以连接芯片的有源表面及散热片，因此散热导通孔可将芯片的有源表面产生的热能及时传导至散热片，进而提高封装构造的整体散热效率。
本发明的另一目的在于提供一种散热型半导体封装构造及其制造方法，其利用散热导通孔贯穿通过整个封装构造，并且散热导通孔内具有一液体通道，因此可通过液体循环流动将芯片的有源表面产生的热能及时传导至外部，进而提高封装构造的整体散热效率。
为达成本发明的前述目的，本发明提供一种散热型半导体封装构造，其包含：一基板、至少一芯片及一封装胶体，其中所述基板的一上表面结合所述芯片，及所述基板的一下表面结合数个输出端；所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；所述封装胶体包覆所述芯片及所述连接元件。其特征在于：所述封装构造另包含：至少一散热导通孔，其至少贯穿通过所述基板及所述芯片，以连接所述芯片的有源表面及所述输出端，所述散热导通孔将所述芯片的有源表面产生的热能传导至所述输出端。
在本发明的一实施例中，所述散热导通孔贯穿通过所述输出端。
在本发明的一实施例中，所述散热导通孔贯穿通过所述封装胶体。
在本发明的一实施例中，所述散热导通孔贯穿通过所述封装胶体、芯片、基板及输出端，且所述至少一散热导通孔内具有一液体通道。
在本发明的一实施例中，所述封装构造另包含一散热片，其罩盖所述芯片，并固定于所述基板的上表面；且所述散热导通孔贯穿通过所述封装胶体，以连接至所述散热片。
在本发明的一实施例中，所述散热片的一顶板裸露于所述封装胶体的一顶面。
再者，本发明提供另一种散热型半导体封装构造，其包含：一基板、至少一芯片、一散热片及一封装胶体，其中所述基板的一上表面结合所述芯片；所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；所述散热片罩盖所述芯片，并固定于所述基板的上表面；所述封装胶体包覆所述芯片、所述连接元件及所述散热片的至少一部分。其特征在于：所述封装构造另包含：至少一散热导通孔，其至少贯穿通过所述散热片、所述封装胶体及所述芯片，以连接所述芯片的有源表面及所述散热片，所述散热导通孔将所述芯片的有源表面产生的热能传导至所述散热片。
在本发明的一实施例中，所述散热片的一顶板裸露于所述封装胶体的一顶面。
在本发明的一实施例中，所述散热导通孔贯穿通过所述基板。
在本发明的一实施例中，所述基板的一下表面具有数个输出端，所述散热导通孔贯穿通过所述基板连接至少一所述输出端。
在本发明的一实施例中，所述散热导通孔贯穿通过所述散热片、封装胶体、芯片、基板及输出端，且所述散热导通孔内具有一液体通道。
另外，本发明提供一种散热型半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：在一基板的一上表面结合至少一芯片，其中所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；利用一封装胶体包覆所述芯片及所述连接元件；形成至少一散热导通孔，其至少贯穿通过所述基板及所述芯片；以及，在所述基板的一下表面结合数个输出端，其中所述散热导通孔连接所述芯片的有源表面及所述输出端。
或者，本发明提供一种散热型半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：在一基板的一上表面结合至少一芯片，其中所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；利用一封装胶体包覆所述芯片及所述连接元件；在所述基板的一下表面结合数个输出端；以及，形成至少一散热导通孔，其至少贯穿通过所述输出端、所述基板及所述芯片，以连接所述芯片的有源表面及所述输出端。
此外，本发明提供一种散热型半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：在一基板的一上表面结合至少一芯片，其中所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；将一散热片固定于所述基板的上表面，其中所述散热片罩盖所述芯片；利用一封装胶体包覆所述芯片、所述连接元件及所述散热片的至少一部分；以及，形成至少一散热导通孔，其至少贯穿通过所述散热片、所述封装胶体及所述芯片，以连接所述芯片的有源表面及所述散热片。
【附图说明】
图1是现有散热片型球栅阵列封装构造的示意图。
图2是本发明第一实施例散热型半导体封装构造的示意图。
图3是本发明第二实施例散热型半导体封装构造的示意图。
图4是本发明第三实施例散热型半导体封装构造的示意图。
图5是本发明第四实施例散热型半导体封装构造的示意图。
图6是本发明第五实施例散热型半导体封装构造的示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2所示，本发明第一实施例的散热型半导体封装构造属于一种塑料球栅阵列封装构造(plastic ball grid array，PBGA)，所述散热型半导体封装构造包含：一基板21、至少一芯片22、数个连接元件23、一封装胶体24、数个输出端25及至少一散热导通孔26(heat dissipation via)。本发明将于下文详细说明所述散热型半导体封装构造及其制造方法。
请参照图2所示，本发明第一实施例的散热型半导体封装构造的制造方法第一步骤是：在一基板21的一上表面结合至少一芯片22，其中所述芯片22的一有源表面220利用数个连接元件23电性连接至所述基板21的上表面。在本步骤中，所述基板21优选为单层或多层的印刷电路板(PCB)、陶瓷电路板或柔性电路板(FCB)，在本实施例中，是以多层印刷电路板为例，但不限于此。再者，所述芯片22是由硅晶圆切割而成的芯片，所述芯片22的数量为单一个，所述芯片22属于打线型芯片(wire bonding)，但并不限于此。所述芯片22的一背面通过一黏着层(adhesive，未标示)固定在所述基板21的上表面，且所述芯片22的有源表面220朝上。所述芯片22的有源表面220具有电路层(未绘示)及数个焊垫221，同时所述基板21的上表面亦具有数个焊垫211。在本实施例中，所述连接元件23选自导线，例如金线、铜线或其他金属线。所述连接元件23用以电性连接所述芯片22的有源表面220的焊垫221及所述基板21的上表面的焊垫211。
请参照图2所示，本发明第一实施例的散热型半导体封装构造的制造方法第二步骤是：利用一封装胶体24包覆所述芯片21及所述连接元件23。在本步骤中，所述封装胶体24通常选自环氧树脂及绝缘填充颗粒等绝缘材质，其通过注模封胶程序形成在所述基板21的上表面，以包覆所述芯片21及所述连接元件23。在完成封胶步骤后，所述基板21、芯片22、连接元件23及封装胶体24已构成一封装构造的半成品样态。
请参照图2所示，本发明第一实施例的散热型半导体封装构造的制造方法第三步骤是：形成至少一散热导通孔26，其至少贯穿通过所述基板21及所述芯片22。在本步骤中，本发明可通过激光(1aser)钻孔或机械钻孔亦或是化学离子蚀刻的程序先形成一贯穿孔由下往上依序贯穿通过所述基板21、黏着层(未标示)、芯片22及封装胶体24，接着再于所述贯穿孔内电镀填入导热金属，例如铜、银、金、铝、镍、其他等效金属或其合金。在本发明中，所述散热导通孔26贯穿所述芯片22的有源表面220的贯穿位置通常不具有电路层或所述焊垫221。所述散热导通孔26的一顶端将裸露于所述封装胶体24的一顶面。
请参照图2所示，本发明第一实施例的散热型半导体封装构造的制造方法第四步骤是：在所述基板21的一下表面结合数个输出端25，其中所述散热导通孔26连接所述芯片22的有源表面220及所述输出端25。在本实施例中，所述输出端25设置在所述散热导通孔26贯穿所述基板21的下表面的贯穿位置，其中所述输出端25选自锡球(solder ball)，以构成塑料球栅阵列封装构造(PBGA)，然而在其他实施例中，所述输出端25亦可能选自接点(land)或针脚(pin)，以构成接点栅格阵列封装构造(land grid array，LGA)或针脚栅格阵列封装构造(pin grid array，PGA)。
请参照图3所示，本发明第二实施例的散热型半导体封装构造及其制造方法相似于本发明第一实施例，但第二实施例的差异特征在于：所述第二实施例的制造方法改变了形成所述输出端25的步骤顺序，此时，所述制造方法包含步骤：在一基板21的一上表面结合至少一芯片22，其中所述芯片22的一有源表面220利用数个连接元件23电性连接至所述基板21的上表面；利用一封装胶体24包覆所述芯片22及所述连接元件23；在所述基板21的一下表面结合数个输出端25；以及，形成至少一散热导通孔26，其至少贯穿通过所述输出端25、基板21及所述芯片22，以连接所述芯片22的有源表面220及所述输出端25。
请参照图2或3所示，当本发明第一或第二实施例依上述制造方法完成一散热型半导体封装构造后，由于所述至少一散热导通孔26至少贯穿通过所述基板21、所述芯片22(及所述输出端25)，因此可以热性连接所述芯片22的有源表面220及所述输出端25。当电源通过所述基板21及芯片22使其运转时，所述芯片22的有源表面220会因为本身电路层具备电阻而不可避免的产生热能。此时，即可利用所述散热导通孔26将热能传导至所述基板21及输出端25，并进一步传导至其他电子装置(如主机板)，以进行快速散热，因此可避免所述芯片22因过热而烧毁。
请参照图4所示，本发明第三实施例的散热型半导体封装构造及其制造方法相似于本发明第一或第二实施例，但第三实施例的差异特征在于：所述第三实施例的封装构造属于一种散热片型球栅阵列封装构造(heat slug ballgrid array，HSBGA)，所述散热型半导体封装构造包含：另包含一散热片27，其罩盖所述芯片22，并固定于所述基板21的上表面。所述散热片27的至少一部分受到所述封装胶体24的包覆。在本实施例中，所述散热片27的一顶板裸露于所述封装胶体24的一顶面，但在其他实施例中，所述散热片27的顶板亦可位于所述封装胶体24内。所述散热导通孔26由下往上贯穿通过所述封装胶体24，以连接至所述散热片27；其中所述散热导通孔26选择不贯穿、半贯穿或完全贯穿所述散热片27。所述第三实施例可通过所述散热导通孔26将所述芯片22的有源表面220产生的热能传导至所述散热片27，以将热能辐射至周围的外部大气。
请参照图5所示，本发明第四实施例的散热型半导体封装构造及其制造方法相似于本发明第一至第三实施例，但第四实施例的差异特征在于：所述第四实施例的散热导通孔26在制造过程中是由上往下至少依序贯穿通过所述散热片27、封装胶体24及芯片22。所述第四实施例的制造方法包含下列步骤：在一基板21的一上表面结合至少一芯片22，其中所述芯片22的一有源表面220利用数个连接元件23电性连接至所述基板21的上表面；将一散热片27固定于所述基板21的上表面，其中所述散热片27罩盖所述芯片22；利用一封装胶体24包覆所述芯片22、所述连接元件23及所述散热片27的至少一部分；以及，形成至少一散热导通孔26，其至少贯穿通过所述散热片27、封装胶体24及所述芯片22，以连接所述芯片22的有源表面220及所述散热片27。
请参照图5所示，本发明第四实施例的封装构造包含二个或以上的芯片22，所述芯片22为倒装型芯片(flip chip)，所述芯片22的有源表面220朝下，所述连接元件23选自凸块(bump)，所述封装构造另包含一散热片27，其罩盖所述芯片22，并固定于所述基板21的上表面。所述散热片27的至少一部分受到所述封装胶体24的包覆。在本实施例中，所述散热片27的一顶板裸露于所述封装胶体24的一顶面，但在其他实施例中，所述散热片27的顶板亦可位于所述封装胶体24内。所述散热导通孔26由上往下至少依序贯穿通过所述散热片27、封装胶体24及芯片22，并可选择性的贯穿所述基板21(及所述输出端25)。所述散热导通孔26贯穿所述芯片22的有源表面220的贯穿位置通常不具有电路层或所述连接元件23。在本实施例中，所述散热导通孔26可以连接所述芯片22的有源表面220及所述散热片27，以通过所述散热导通孔26将所述芯片22的有源表面220产生的热能传导至所述散热片27，以将热能辐射至周围的外部大气。
请参照图6所示，本发明第五实施例的散热型半导体封装构造及其制造方法相似于本发明第一至第四实施例，但第五实施例的差异特征在于：在所述第五实施例的封装构造中，所述至少一散热导通孔26纵向贯穿整个封装构造，也就是由下而上(或由上而下)贯穿通过所述散热片27、封装胶体24、芯片22、基板21及输出端25，且所述散热导通孔26除了具有金属内壁之外并具有一中空的液体通道261，以供利用液体循环流动将所述芯片22的有源表面220产生的热能及时传导至外部，进而提高封装构造的整体散热效率。在本实施例中，所述封装构造可预先形成所述散热导通孔26及其液体通道261，接着再将所述封装构造通过表面贴装技术(SMT)结合至一外部电子装置3上。所述外部电子装置3例如可选自一主机板，其具有至少一散热通道31能对位结合于所述散热导通孔26的液体通道261。或者，本发明亦可先将所述封装构造结合至所述外部电子装置3上，接着直接贯穿整个所述封装构造及外部电子装置3以同步形成所述散热导通孔26及散热通道31。因此，通过所述散热通道31及其他管道配件(未绘示)，即可将液体液体(例如水或乙醇等)导入所述散热导通孔26的液体通道261内。相较之下，第五实施例将可进一步利用所述散热导通孔26的液体通道261来提供额外液态冷却的散热效果。
如上所述，相较于现有的散热片型球栅阵列封装构造在所述芯片12产生热能时，热能仅能通过所述封装胶体16传导至所述散热片15，因而造成大幅限制散热效率的问题，图2至6的本发明利用所述散热导通孔26贯穿通过所述基板21及芯片22，以连接所述芯片22的有源表面220及基板21的输出端25(如锡球)，因此所述散热导通孔26可将所述芯片22的有源表面220产生的热能及时传导至所述输出端25，进而提高封装构造的整体散热效率。再者，亦可利用所述散热导通孔26贯穿通过所述散热片27、封装胶体24及芯片22，以连接所述芯片22的有源表面220及散热片27，以将所述芯片22的有源表面220产生的热能及时传导至所述散热片27，进而提高封装构造的整体散热效率。另外，也可利用所述散热导通孔26贯穿通过整个封装构造，并且在所述散热导通孔26内形成所述液体通道261，因此可通过液体循环流动将所述芯片22的有源表面220产生的热能及时传导至外部，进而提高封装构造的整体散热效率。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种散热型半导体封装构造，其包含：
一基板、至少一芯片及一封装胶体，其中所述基板的一上表面结合所述芯片，及所述基板的一下表面结合数个输出端；所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；所述封装胶体包覆所述芯片及所述连接元件；其特征在于：所述封装构造另包含：
至少一散热导通孔，其至少贯穿通过所述基板及所述芯片，以连接所述芯片的有源表面及所述输出端，所述散热导通孔将所述芯片的有源表面产生的热能传导至所述输出端。
2.如权利要求1所述的散热型半导体封装构造，其特征在于：所述散热导通孔贯穿通过所述输出端。
3.如权利要求1或2所述的散热型半导体封装构造，其特征在于：所述至少一散热导通孔内具有一液体通道。
4.一种散热型半导体封装构造，其包含：
一基板、至少一芯片、一散热片及一封装胶体，其中所述基板的一上表面结合所述芯片；所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；所述散热片罩盖所述芯片；所述封装胶体包覆所述芯片、所述连接元件及所述散热片的至少一部分；其特征在于：所述封装构造另包含：
至少一散热导通孔，其至少贯穿通过所述散热片、所述封装胶体及所述芯片，以连接所述芯片的有源表面及所述散热片，所述散热导通孔将所述芯片的有源表面产生的热能传导至所述散热片。
5.如权利要求4所述的散热型半导体封装构造，其特征在于：所述基板的一下表面具有数个输出端，所述散热导通孔贯穿通过所述基板连接至少一所述输出端。
6.如权利要求4所述的散热型半导体封装构造，其特征在于：所述散热导通孔贯穿通过所述散热片、封装胶体、芯片及基板，且所述至少一散热导通孔内具有一液体通道。
7.一种散热型半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：
在一基板的一上表面结合至少一芯片，其中所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；
利用一封装胶体包覆所述芯片及所述连接元件；
形成至少一散热导通孔，其至少贯穿通过所述基板及所述芯片；及
在所述基板的一下表面结合数个输出端，其中所述散热导通孔连接所述芯片的有源表面及所述输出端。
8.如权利要求7所述的散热型半导体封装构造的制造方法，其特征在于：在形成所述散热导通孔的步骤中，所述散热导通孔贯穿通过所述封装胶体、芯片及基板，且所述散热导通孔内具有一液体通道。
9.一种散热型半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：
在一基板的一上表面结合至少一芯片，其中所述芯片的一有源表面利用数个连接元件电性连接至所述基板的上表面；
将一散热片固定于所述基板的上表面，其中所述散热片罩盖所述芯片；
利用一封装胶体包覆所述芯片、所述连接元件及所述散热片的至少一部分；及
形成至少一散热导通孔，其至少贯穿通过所述散热片、所述封装胶体及所述芯片，以连接所述芯片的有源表面及所述散热片。
10.如权利要求9所述的散热型半导体封装构造的制造方法，其特征在于：在形成所述散热导通孔的步骤中，所述散热导通孔贯穿通过所述散热片、封装胶体、芯片及基板，且所述散热导通孔内具有一液体通道。
CN200910050868A 2009-05-08 2009-05-08 散热型半导体封装构造及其制造方法 Expired - Fee Related CN101882606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910050868A CN101882606B (zh) 2009-05-08 2009-05-08 散热型半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910050868A CN101882606B (zh) 2009-05-08 2009-05-08 散热型半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101882606A true CN101882606A (zh) 2010-11-10
CN101882606B CN101882606B (zh) 2012-09-19

Family

ID=43054570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910050868A Expired - Fee Related CN101882606B (zh) 2009-05-08 2009-05-08 散热型半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101882606B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693965A (zh) * 2011-03-24 2012-09-26 南茂科技股份有限公司 封装堆迭结构
CN103035591A (zh) * 2012-12-28 2013-04-10 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104795364A (zh) * 2015-04-17 2015-07-22 苏州晶方半导体科技股份有限公司 封装件组装结构及其形成方法、以及封装件组装方法
CN111128769A (zh) * 2019-11-29 2020-05-08 中国电子科技集团公司第十三研究所 一种球栅阵列封装的植球结构及植球方法
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693965A (zh) * 2011-03-24 2012-09-26 南茂科技股份有限公司 封装堆迭结构
CN102693965B (zh) * 2011-03-24 2014-12-31 南茂科技股份有限公司 封装堆迭结构
CN103035591A (zh) * 2012-12-28 2013-04-10 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103035591B (zh) * 2012-12-28 2016-12-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106298742A (zh) * 2012-12-28 2017-01-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106298742B (zh) * 2012-12-28 2019-03-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104795364A (zh) * 2015-04-17 2015-07-22 苏州晶方半导体科技股份有限公司 封装件组装结构及其形成方法、以及封装件组装方法
CN104795364B (zh) * 2015-04-17 2018-05-18 苏州晶方半导体科技股份有限公司 封装件组装结构及其形成方法、以及封装件组装方法
CN111128769A (zh) * 2019-11-29 2020-05-08 中国电子科技集团公司第十三研究所 一种球栅阵列封装的植球结构及植球方法
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Also Published As

Publication number Publication date
CN101882606B (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN102414815B (zh) 具有散热器的多管芯半导体封装
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
CN103426839B (zh) 半导体封装
CN109585396A (zh) 热耦合的层叠封装半导体封装
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
WO2017107548A1 (zh) 一种散热的多芯片框架封装结构及其制备方法
CN102867793A (zh) 热界面材料及半导体封装结构
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
CN102097417B (zh) 一种集成功率半导体功率模块
CN104795380A (zh) 一种三维封装结构
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN111128917A (zh) 一种芯片封装结构及其制作方法
CN103811436A (zh) 改进堆叠式封装结构中的逻辑芯片的热性能
CN106158785A (zh) 散热型封装结构及其散热件
CN107958893A (zh) 改进的扇出球栅阵列封装结构及其制造方法
CN1354512A (zh) 具散热结构的半导体封装件
US20090127687A1 (en) POP (package-on-package) semiconductor device
CN208923104U (zh) 基于qfn的芯片封装结构
CN202142517U (zh) 半导体散热封装结构
CN116093043A (zh) 一种带柱状体嵌入模块的微通道散热装置
CN200976345Y (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120919

Termination date: 20150508

EXPY Termination of patent right or utility model