CN104795364B - 封装件组装结构及其形成方法、以及封装件组装方法 - Google Patents

封装件组装结构及其形成方法、以及封装件组装方法 Download PDF

Info

Publication number
CN104795364B
CN104795364B CN201510184073.5A CN201510184073A CN104795364B CN 104795364 B CN104795364 B CN 104795364B CN 201510184073 A CN201510184073 A CN 201510184073A CN 104795364 B CN104795364 B CN 104795364B
Authority
CN
China
Prior art keywords
packaging part
substrate
chip
blind hole
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510184073.5A
Other languages
English (en)
Other versions
CN104795364A (zh
Inventor
王之奇
杨莹
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201510184073.5A priority Critical patent/CN104795364B/zh
Publication of CN104795364A publication Critical patent/CN104795364A/zh
Application granted granted Critical
Publication of CN104795364B publication Critical patent/CN104795364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种封装件组装结构及其形成方法、以及封装件组装方法,其中封装件组装结构包括:承载板,所述承载板底部表面具有若干凸起;置于所述承载板底部表面的封装件,其中,所述封装件包括:置于所述承载板底部表面的基板,所述基板具有正面和与所述正面相对的背面,所述基板的背面形成有若干盲孔,且所述凸起位于所述盲孔中且相互嵌合,所述基板正面形成有若干第一焊垫;位于所述基板正面的芯片,所述芯片的第二面位于基板的正面,所述芯片第一面具有若干第二焊垫;两端分别有与第一焊垫和第二焊垫电连接的导线;位于所述基板正面、芯片第一面以及侧壁表面的塑封层。本发明提高了贴装工艺精确度,有效的提高了制造的器件的良率。

Description

封装件组装结构及其形成方法、以及封装件组装方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种封装件组装结构及其形成方法、以及封装件组装方法。
背景技术
栅格阵列封装(LGA,Land Grid Array)采用了点接触技术(触点),它采用金属触点式封装技术取代了过去的针状插脚式封装技术,制作底面有阵列状电极触点的封装键,装配时采用表面贴装技术(SMT,Surface Mounted Technology)进行贴装即可。
LGA封装一般流程包括:如图1所示,图1为封装件10的俯视结构示意图,将电容1、电阻2、电感3以及不同功能的芯片4经SMT贴装工艺置于PCB基板5表面相应的功能区;然后采用金属引线工艺,将芯片4与PCB基板5上的焊盘用金属导线进行引线键合,起到电性连接的作用;接着对PCB基板5、芯片4、电感3、电阻2以及电容1进行塑封封装;在塑封封装之后进行切割,形成若干单元的封装件;提供承载板,将切割形成的分立的封装件置于承载板上。在进行不同封装件的组装时,使用SMT贴装工艺将封装件通过吸盘吸起,进行一定的校准,在较理想情况下,仅需进行微调即可进行贴装工艺以完成组装,以制造满足不同需求的器件。
现有技术中出于节约材料等因素的考虑,应用于电子机器领域的封装件大多设计为方形,所提供的承载板也大多设计为相应的方形。但是,有些电子器件对于封装件的外形具有特殊的要求,比如要求封装件为圆形的,举例来说,如图2所示,现阶段用于指纹识别技术的芯片从外观上观察其实际安装在手机里起作用的封装件为圆形。圆形封装件的设计或者其他难以对准的封装件的设计,对于封装件的后期组装造成了很大的问题,导致贴装工艺误差大,形成的器件良率较低。
发明内容
本发明解决的问题是利用承载板的移动使封装件移动至指定位置进行贴装工艺过程中,封装件相对于承载板的位移量大,且在移动至指定位置后,对封装件进行位置校准的难度大,影响贴装工艺的精确度,造成制造的器件良率低。
为解决上述问题,本发明提供一种封装件组装结构,包括:承载板,所述承载板底部表面具有若干凸起;置于所述承载板底部表面的封装件,其中,所述封装件包括:置于所述承载板底部表面的基板,所述基板具有正面和与所述正面相对的背面,所述基板的背面形成有若干盲孔,且所述凸起位于所述盲孔中且相互嵌合,所述基板正面形成有若干第一焊垫;位于所述基板正面的芯片,所述芯片具有第一面和与所述第一面相对的第二面,所述芯片的第二面位于基板的正面,所述芯片第一面具有若干第二焊垫;两端分别与第一焊垫和第二焊垫电连接的导线;位于所述基板正面、芯片第一面以及侧壁表面的塑封层,且所述塑封层包围所述导线和芯片。
可选的,所述盲孔的形状与所述凸起的形状相同,适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
可选的,所述盲孔的形状与所述凸起的形状不同,适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
可选的,在平行于所述底部表面的方向上,所述凸起的剖面形状为圆形、三角形、方形、多边形或者不规则形状;在平行于所述基板正面的方向上,所述盲孔的剖面形状为圆形、三角形、方形、多边形或者不规则形状。
可选的,所述盲孔的数量等于所述凸起的数量;所述盲孔的位置与所述凸起的位置相对应;所述盲孔的数量为1个或多个;所述凸起的数量为1个或多个。
可选的,当所述基板正面形状为圆形,在平行于所述底部表面的方向上,所述凸起的剖面形状为圆形,且所述凸起的数量为1个时,所述凸起位于所述基板正中心除外的位置。
可选的,所述承载板底部表面形状为方形、三角形、多边形、圆形或不规则形状;所述基板正面形状为方形、三角形、多边形、圆形或不规则形状。
可选的,所述承载板还包括与底部表面相连接的侧挡板,所述侧挡板包围所述承载板的底部表面,所述侧挡板侧壁所在的面与底部表面垂直且相交。
可选的,所述基板为PCB基板、玻璃基板、金属基板或者半导体基板。
本发明还提供一种封装件组装结构的形成方法,包括:提供具有若干功能区的基板,所述基板具有正面和与所述正面相对的背面,所述基板功能区正面形成有若干第一焊垫,所述基板功能区背面形成有若干盲孔;在所述基板功能区的正面固定芯片,所述芯片具有第一面和与所述芯片第一面相对的第二面,所述芯片第二面位于所述基板的正面,所述芯片第一面形成有若干第二焊垫;形成若干导线,所述导线的两端分别与第一焊垫以及第二焊垫电连接;在所述基板正面、芯片第一面以及侧壁表面形成塑封层,所述塑封层包围所述导线和所述芯片;沿相邻功能区切割所述基板以及塑封层,形成若干分立的封装件,所述封装件包括所述基板、芯片、导线以及塑封层;提供承载板,所述承载板底部表面具有若干凸起;将所述封装件置于所述承载板底部表面,使得所述凸起位于所述盲孔中且相互嵌合。
可选的,所述第二焊垫的位置和数量与所述第一焊垫的位置和数量一一对应。
可选的,采用注塑工艺、转塑工艺、压塑工艺或者丝网印刷工艺形成所述塑封层。
可选的,采用刻蚀或者激光打孔工艺形成所述盲孔。
本发明还提供一种封装件组装方法,包括:
提供上述封装件组装结构;
通过移动所述承载板以移动封装件至指定位置;
在将所述封装件移动至指定位置之后吸取出封装件,以所述盲孔为参考坐标,对封装件的位置进行校准;
对所述封装件进行贴装工艺。
可选的,所述凸起与所述盲孔相互嵌合,适于在移动封装件至指定位置的过程中起到固定封装件、减小封装件相对于承载板的位移量的作用。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供一种封装件组装结构,提供承载板,所述承载板底部表面具有若干凸起;置于所述承载板底部表面的封装件,其中,所述封装件包括:置于所述承载板底部表面的基板,所述基板具有正面和与所述正面相对的背面,所述基板的背面形成有若干盲孔,且所述凸起位于所述盲孔中且相互嵌合,所述基板正面形成有若干第一焊垫;位于所述基板正面的芯片,所述芯片具有第一面和与所述第一面相对的第二面,所述芯片的第二面位于基板的正面,所述芯片第一面具有若干第二焊垫;两端分别与第一焊垫和第二焊垫电连接的导线;位于所述基板正面、芯片第一面以及侧壁表面的塑封层,且所述塑封层包围所述导线和芯片。由于承载板底部表面的凸起与基板背面的盲孔相互嵌合,保证在移动封装件的过程中封装件不会晃动,使得封装件得以固定且其相对于承载板的位移量非常小,降低了对封装件进行位置校准的难度;并且,由于在对封装件进行组装时能够以盲孔为参考坐标,对封装件的位置进行微调即可进行贴装工艺,不仅方便位置对准操作,还有利于提高贴装工艺的精确度,有效的提升良率。
进一步,当所述基板正面形状为圆形,在平行于所述底部表面的方向上,所述凸起的剖面形状为圆形,且所述凸起的数量为1个时,所述凸起位于所述基板正中心除外的位置。当所述凸起位于所述基板正中心除外的位置,基板边缘各点至凸起中心轴的距离不相等,当基板沿任意方向转动之后,盲孔仍能够作为进行位置校准的参考坐标,从而容易对封装件进行位置校准,以便提高贴装工艺的精确度。
本发明还提供一种封装件组装结构的形成方法的技术方案,形成的封装件组装结构中,凸起与盲孔相互嵌合,从而起到固定封装件的作用,并且所述形成的盲孔还可以作为对封装件进行位置校准的参考坐标,从而降低对封装件进行位置校准的难度,提高贴装工艺的精确度。
本发明还提供一种封装件组装方法,采用上述提供的封装件组装结构,通过移动所述承载板以移动封装件至指定位置,在移动过程中,由于盲孔与凸起相互嵌合,使得封装件相对于承载板的位移量很小;在将所述封装件移动至指定位置之后吸取出封装件,以所述盲孔为参考坐标,对封装件的位置进行校准,由于封装件相对于承载板的位移量小,因此位置校准的难度低,且由于位置较准具有精确的参考坐标(即盲孔),使得封装件的位置校准精确度高,从而提高对封装件进行贴装工艺的精确度,显著提升制造的器件的良率。
附图说明
图1至图2为封装件的俯视结构示意图;
图3至图13为本发明实施例提供的封装件组装结构的示意图;
图14至图23为本发明实施例提供的形成封装件组装结构过程的结构示意图。
具体实施方式
由背景技术可知,现有技术在对封装件后期组装时,贴装工艺的误差大,导致制造的器件良率低。
经研究发现,在将封装件移动至指定位置进行贴装工艺的过程中,封装件相对于承载板具有相对于承载板的位移量,造成吸取出的封装件具有位置偏差,所述位置偏差指的是,以封装件中某一定点为参考坐标,移动封装件之前封装件的位置与吸取出的封装件的位置的差别;因此,在吸取出封装件之后、进行贴装工艺之前,需要对封装件进行位置的对准,以提高贴装工艺的精确度。
当封装件为圆形封装件或者其他难以确定定位点(定位点指以所述点为参考点,进行位置校准的点)的封装件时,以圆形封装件为例,在移动过程中,圆形封装件可能会沿任意方向转动,使得圆形封装件的相对于承载板的位移量很大,因此在贴装工艺前进行位置校准的必要性更为显著;另一方面,对于圆形封装件或者其他难以确定定位点的封装件而言,封装件本身无可便于识别的识别性坐标,很难确定定位点因此在位置校准过程中难以对准。
上述两方面原因均会造成贴装工艺的误差大,形成的封装件组装结构良率低,并且,封装件相对于承载板的位移量越大,吸取出的封装件的位置偏差越大,因此在贴装工艺前对封装件进行位置校准的难度也越大。
为此,本发明提供一种封装件组装结构,提供承载板,所述承载板底部表面具有若干凸起;置于所述承载板底部表面的封装件,其中,所述封装件包括:置于所述承载板底部表面的基板,所述基板具有正面和与所述正面相对的背面,所述基板的背面形成有若干盲孔,且所述凸起位于所述盲孔中且相互嵌合,所述基板正面形成有若干第一焊垫;位于所述基板正面的芯片,所述芯片具有第一面和与所述第一面相对的第二面,所述芯片的第二面位于基板的正面,所述芯片第一面具有若干第二焊垫;两端分别有与第一焊垫和第二焊垫电连接的导线;位于所述基板正面、芯片第一面以及侧壁表面的塑封层,且所述塑封层包围所述导线和芯片。
由于承载板底部表面的凸起与基板背面的盲孔相互嵌合,保证在移动封装件的过程中封装件不会晃动,使得封装件得以固定且其相对于承载板的位移量非常小,降低了对封装件进行位置校准的难度;并且,由于在对封装件进行组装时能够以盲孔为参考坐标,对封装件的位置进行微调即可进行贴装工艺,不仅方便位置对准操作,还有利于提高贴装工艺的精确度,有效的提升良率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图14为本发明实施例提供的封装件组装结构的示意图。
参考图3,图3为剖面结构示意图,所述封装件组装结构包括:
承载板200,所述承载板200底部表面210具有若干凸起201;
置于所述承载板200底部表面210的封装件300,其中,所述封装件300包括:
置于所述承载板200底部表面210的基板202,所述基板202具有正面和与所述正面相对的背面,所述基板202的背面形成有若干盲孔(未标示),且所述凸起201位于所述盲孔中且相互嵌合,所述基板202正面形成有若干第一焊垫203;
位于所述基板202正面的芯片204,所述芯片204具有第一面和与所述第一面相对的第二面,所述芯片204的第二面位于基板202的正面,所述芯片204第一面具有若干第二焊垫205;
两端分别与第一焊垫203和第二焊垫205电连接的导线206;
位于所述基板202正面、芯片204第一面以及侧壁表面的塑封层207,且所述塑封层207包围所述导线206和芯片204。
以下将对封装件组装结构进行详细的说明。
所述承载板200用于承载封装件300,通过移动承载板200使位于承载板200中的封装件300移动至指定位置,吸取出封装件300以便进行表面贴装工艺,完成不同封装件的组装。本实施例中,所述承载板200为硬性承载板,所述承载板200可以为玻璃承载板、金属承载板、半导体承载板或者聚合物承载板。
本实施例中,所述承载板200还包括与底部表面210相连接的侧挡板,所述侧挡板包围所述承载板200的底部表面210,所述侧挡板侧壁所在的面与所述底部表面210垂直相交。
所述承载板200的底部表面210具有凸起201,所述凸起201用于固定封装件300,防止封装件300在移动过程中发生位移;所述凸起201通过固定基板202,以实现对封装件300的固定。所述凸起201的位置可以根据位于基板202背面的盲孔的位置确定,所述凸起201的数量根据位于基板202背面的盲孔的数量来确定,也就是说,所述凸起201的形状和位置与位于基板202背面的盲孔的形状和位置一一对应,保证凸起201位于基板202的盲孔中且相互嵌合即可。所述凸起201的数量为1个或多个;所述盲孔的数量为1个或多个。
在平行于所述底部表面210的方向上,所述凸起201的剖面形状为圆形、三角形、方形、多边形或者不规则形状。所述承载板200底部表面210的形状为方形、三角形、多边形、圆形或者不规则形状,其中,多边形指的是,由多于3条线段首位顺次连接所形成的封闭图形。
参考图4至图7,图4至图7示出了一组底部表面210的形状为圆形的承载板200的俯视结构示意图。位于所述承载板200底部表面210的凸起201的数量可以为1个、2个、3个或任意多个,所述凸起201的数量根据基板202背面的盲孔的数量来确定。在平行于所述底部表面210方向上,所述凸起201的剖面形状为圆形、三角形、方形、多边形或者不规则形状,图4至图7仅示出了凸起201的剖面形状为方形的示例图,凸起201的剖面形状还可以为圆形、三角形、多边形或者不规则形状。
参考图8至图11,图8至图11示出了一组底部表面210的形状为方形的承载板200的俯视结构示意图。位于所述承载板200底部表面210的凸起201的数量可以为1个、2个、3个或任意多个,图8至图11仅示出了凸起201的剖面形状为方形的示例图,凸起201的剖面形状还可以为圆形、三角形、多边形或者不规则形状。
参考图12至图13,图12至图13示出了一组底部表面210的形状为不规则形状的承载板200的俯视结构示意图。位于承载板200底部表面201的凸起201的数量可以为1个、2个、3个或任意多个,图12至图13仅示出了所述凸起201的剖面形状为不规则形状的示例图,凸起201的剖面形状还可以为方形、圆形、多边形或者三角形。
所述基板202用于固定所述芯片204,并使芯片204与其他器件或电路电连接。所述基板202为硬性基板或软性基板,能够根据需要设置所述芯片的器件或终端进行调整。所述基板202还可以为透光基板,例如为无机玻璃基板、有机玻璃基板或者滤光玻璃基板。在本实施例中,所述基板202为硬性基板,所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板202具有正面和与所述正面相对的背面,所述基板202正面形成有若干第一焊垫203,所述第一焊垫203用于与芯片204电连接;所述第一焊垫203的位置和数量可以根据芯片204中的第二焊垫205的位置和数量来确定。所述基板202正面还可以具有若干第三焊垫(未图示),所述第三焊垫用于与固定于基板202正面的其他功能芯片电连接。
所述基板202正面形状为方形、圆形、多边形、三角形或者不规则形状。本实施例以所述基板202正面形状为圆形作为示例。
所述基板202的背面形成有若干盲孔,且所述凸起201位于所述盲孔中且相互嵌合。在平行于基板202正面的方向上,所述盲孔的剖面形状为圆形、三角形、方形、多边形或者不规则形状。所述盲孔的形状与所述凸起201的形状相同,使得所述凸起201与所述盲孔相互嵌合,适于起到固定封装件300、减小封装件300相对于承载板200的位移量的作用;所述盲孔的数量等于所述凸起201的数量;所述盲孔的位置与所述凸起201的位置相对应。
在其他实施例中,所述盲孔的形状与所述凸起201的形状也能够不同,能够起到固定封装件300、减小封装件300相对于承载板200的位移量的作用即可。
所述盲孔位于基板202背面的深度可以贯穿所述基板202的厚度,所述盲孔位于基板202背面的深度也可以小于基板202的厚度。
在一实施例中,所述凸起201顶部至凸起201底部的距离小于所述盲孔位于所述基板202内的深度,则所述基板202背面与所述承载板200底部表面210相接触,所述凸起201顶部与盲孔底部之间具有空隙。
在其他实施例中,所述凸起201顶部至凸起201底部的距离等于所述盲孔位于所述基板202内的深度,则所述基板202背面与所述承载板200底部表面210相接触,所述凸起201顶部与盲孔底部相接触。
需要说明的是,当所述基板202正面形状为圆形,在平行于底部表面210的方向上,所述凸起201的剖面形状为圆形,所述凸起201的数量为1个时,所述凸起201位于所述基板202正中心除外的位置;其中,所述凸起201位于基板202正中心的情况指的是,基板202的形状为圆柱,凸起201的形状为圆柱,相应基板202具有第一中心轴,凸起201具有第二中心轴,所述第一中心轴与所述第二中心轴重合。这是由于:
当所述基板202的正面形状为圆形,在平行于底部表面210的方向上,所述凸起201的剖面形状为圆形,且凸起201的数量为1个时,凸起201将起不到固定基板202的作用,并且基板202会沿任意方向转动;此时若所述基板202的第一中心轴与凸起201的第二中心轴重合,基板202边缘各点至凸起201的第二中心轴的距离(此处的距离指的是最短距离)等于基板202的半径,即基板202边缘各点至凸起201的第二中心轴的距离相等,则基板202在沿任意方向转动后,盲孔将无法作为进行位置校准的参考坐标。当所述凸起201位于基板202正中心除外的位置时,基板202边缘各点至凸起201的第二中心轴的距离不等,因此基板202在沿任意方向转动后,盲孔仍能够作为进行位置校准的参考坐标,从而容易对封装件300进行位置校准,以便提高贴装工艺的精确度。
所述芯片204具有第一面和与所述第一面相对的第二面,所述芯片204的第二面耦合固定于基板202的正面,所述芯片204第一面具有若干第二焊垫205。本实施例中,所述芯片204第一面具有感应区,所述感应区可以用于接收和检测用户的指纹信息,所述感应区内能够具有电容结构、电阻结构或者电感结构,所述电容结构、电阻结构或者电感结构能够用于接收和检测用户的指纹信息。
本实施例中,所述感应区位于芯片204第一面的中间位置,所述第二焊垫205位于芯片204第一面的边缘位置。所述芯片204第二面和基板202正面之间还可以具有粘结层,用于将芯片204固定于基板202正面。
本实施例中,所述封装件300还包括:位于所述基板202正面的有源器件或者无源器件,例如,所述基板202正面具有电容208和电感209。
所述导线206的两端分别与第一焊垫203和第二焊垫205电连接,从而使芯片204电路与基板202正面的布线层(未图示)电连接。所述导线206连接于第一焊垫203和第二焊垫205之间,因此所述导线206弯曲。所述导线206的材料为金属,所述金属包括铜、铝、钨、金或银。
所述塑封层207位于基板202正面,并且包围所述芯片204、导线206、电容208和电感209,用于将芯片204固定于基板202正面,保护芯片204和导线208,并且使所述芯片204与导线206与外部电隔离。
所述塑封层207的材料为塑封材料,塑封材料包括:环氧树脂、聚酰亚胺树脂、苯丙环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
本实施例提供的封装件组装结构,由于在承载板底部表面具有凸起,而封装件中的基板背面具有盲孔,封装件置于承载板底部表面,使得凸起位于所述盲孔中且相互嵌合,通过凸起以对封装件进行一定程度的固定,适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
当对所述提供的封装件组装结构进行组装时,通过移动所述承载板以将封装件移动至指定位置,由于凸起对封装件具有一定的固定作用,使得在移动过程中封装件的相对于承载板的位移量很小,因此以盲孔为参考坐标(或者以封装件中某一点为参考坐标),移动封装件至指定位置之前封装件的位置与移动至指定位置后封装件的位置的差别小,使得对封装件进行位置校准的难度降低;并且,在对封装件进行位置校准时,能够以封装件中的盲孔作为参考坐标,对封装件进行微调即可进行贴装工艺。
因此,本实施例提供的封装件组装结构,不仅有利于降低对封装件进行校准的难度,还能够提高对封装件进行位置校准的精确度,从而提高贴装工艺的精确度,进而提高器件的良率。
本发明实施例还提供一种形成上述封装件组装结构的形成方法,图14至图23为本发明实施例提供的形成封装件组装结构的结构示意图。
参考图14,图14为剖面结构示意图,提供承载板200,所述承载板200底部表面210具有若干凸起201。
所述承载板200用于承载后续形成的封装件,通过移动承载板200使封装件移动至指定位置,然后吸取出封装件300以便进行表面贴装工艺。所述承载板200可以为玻璃承载板、金属承载板、半导体承载板或者聚合物承载板。本实施例中,所述承载板200为聚合物承载板。
所述承载板200还包括与底部表面210相连接的侧挡板,所述侧挡板包围所述承载板200的底部表面,且所述侧挡板侧壁所在的面与所述底部表面210垂直相交。所述承载板200底部表面210的形状为方形、圆形、三角形、多边形或不规则形状,本实施例中以所述承载板200底部表面210的形状为圆形作为示例。
所述底部表面210具有凸起201,所述凸起201用于固定后续形成的封装件,防止封装件在移动过程中发生位移。所述凸起201的数量为任意数值,例如1个、2个、3个或8个等,所述凸起201的数量与后续形成的封装件中的盲孔的数量相同。所述凸起201的位置可以根据后续形成的封装件中的盲孔的位置来确定,保证凸起201能够与盲孔相互嵌合、且封装件能够平稳的置于底部表面210即可。
在平行于所述底部表面210的方向上,所述凸起201的形状为方形、圆形、三角形、多边形或者不规则形状。
参考图4至图7,图4至图7示出了一组4种底部表面210的形状为圆形的承载板200的俯视结构示意图。位于承载板200底部表面210的凸起201的数量可以为1个、2个、3个或任意多个,图4至图7仅示出了凸起201的剖面形状为方形的示例图,凸起201的剖面形状还可以为圆形、三角形、多边形或者不规则形状。
参考图8至图11,图8至图11示出了一组4种底部表面210的形状为方形的承载板200的俯视结构示意图。位于承载板200底部表面210的凸起201的数量可以为1个、2个、3个或任意多个,图8至图11仅示出了凸起201的剖面形状为方形的示例图,凸起201的剖面形状还可以为圆形、三角形、多边形或者不规则形状。
参考图12至图13,图12至图13示出了一组2种底部表面210的形状为不规则形状的承载板200的俯视结构示意图。位于承载板200底部表面201的数量可以为1个、2个、3个或者任意多个,所述凸起201的剖面形状为不规则形状,凸起201的剖面形状还可以为方形、圆形、多边形或者三角形。
在一个实施例中,形成所述承载板200的工艺包括:提供初始承载板,所述初始承载板具有侧挡板以及被所述侧挡板环绕的初始底部表面;在所述初始底部表面形成图形化的掩膜层;以所述图形化的掩膜层为掩膜,刻蚀所述初始底部表面,形成具有底部表面210的承载板200,且所述底部表面210具有凸起201;去除所述图形化的掩膜层。
参考图15,提供具有若干功能区240的基板202,所述基板202具有正面和与所述正面相对的背面,所述基板202功能区240正面形成有若干第一焊垫203,所述基板202功能区240背面形成有若干盲孔211。
后续还会提供芯片,所述芯片表面形成有第二焊垫。所述基板202用于固定所述芯片,并使芯片与其他器件或电路电连接。所述基板202为硬性基板或软性基板,能够根据需要设置所述芯片的器件或终端进行调整。
所述基板202还可以为透光基板,例如为无机玻璃基板、有机玻璃基板或者滤光玻璃基板。在本实施例中,所述基板202为硬性基板,所述硬性基板为PCB基板、玻璃基板、金属基板、半导体基板或聚合物基板。
所述基板202包括若干功能区240和位于相邻功能区240之间的切割区(未标示),其中,后续将芯片耦合于基板202的功能区240并形成塑封层,然后沿切割区切割基板202以及塑封层,形成若干分立的封装件。
所述基板202具有正面,后续将芯片耦合于基板202的正面。所述基板202正面形成有若干第一焊垫202,且基板202功能区240正面的第一焊垫203的数量和位置与芯片表面的第二焊垫的数量和位置相对应,使得后续在形成导线后,导线一端能够与第一焊垫203电连接,导线另一端与对应的第二焊垫电连接。所述基板202正面形状为方形、圆形、三角形、多边形或者不规则形状。
所述基板202功能区240背面形成有盲孔211,且任一功能区240背面的盲孔211的位置和数量与凸起201(参考图14)的位置和数量相对应。本实施例中,所述盲孔211的形状与凸起201的形状相同,使得所述凸起201与所述盲孔相互嵌合,后续能够起到固定封装件、减小封装件相对于承载板200(参考图14)的位移量的作用。任一功能区240的盲孔211的数量等于相应的承载板200中凸起201的数量。
在其他实施例中,所述盲孔211的形状与所述凸起201的形状也能够不同,能够起到固定封装件、减小封装件相对于承载板200的位移量的作用即可。
采用刻蚀工艺或者激光打孔工艺形成所述盲孔211。所述盲孔211位于基板202背面的深度可以贯穿所述基板202的厚度,所述盲孔211位于基板202背面的深度还可以小于基板202的厚度。在平行于所述基板202正面的方向上,所述盲孔211的剖面形状为圆形、三角形、方形、多边形或者不规则形状。
除后续提供的耦合固定于基板202功能区240正面的芯片之外,还可以有其他功能芯片耦合固定于基板202功能区240正面,为此基板202功能区240正面还可以形成有若干第三焊垫(未图示),所述第三焊垫用于与固定于基板202功能区240正面的其他功能芯片电连接。
参考图16和图17,图17为图16沿切割线AA1切割的剖面结构示意图,提供晶圆400,所述晶圆400包括若干芯片区域410和位于芯片区域410之间的切割道区域420。
本实施例中,所述晶圆400包括若干呈行列排列的芯片区域410和位于芯片区域410之间的切割道区域420,所述芯片区域410用于形成待封装芯片,后续沿着切割道区域420将晶圆400切割成若干分立的待封装芯片。
所述晶圆400具有正面和与所述正面相对的背面。所述晶圆400芯片区域410正面具有感应区(未图示)和环绕所述感应区的第二焊垫205,所述感应区内能够具有电容结构、电阻结构或者电感结构,所述芯片区域410还形成有将感应区和第二焊垫205电连接的金属互连结构(未图示)。
所述第二焊垫205的材料包括铜、铝或钨等导电材料。本实施例以所述第二焊垫205的材料为铜作为示例。
在一个实施例中,所述感应区可以为指纹感应区,所述感应区内形成有用于获取用户指纹信息的电容结构、电感结构或电阻结构。
本实施例中,为了便于布线,所述感应区位于芯片区域410的中间位置,所述第二焊垫205位于芯片区域410的边缘位置。在其他实施例中,所述第二焊垫和感应区的位置也可以根据布线要求灵活调整。
本实施例中,不同芯片区域410的第二焊垫205为独立设置的。在其他实施例中,相邻的芯片区域可形成相连接的第二焊垫,即所述第二焊垫跨越切割道区域,这是因为:由于在后续切割晶圆时切割道区域会被切割开,所述跨越切割道区域的第二焊垫被切割开,因此不会影响任意一个芯片的电学性能。
参考图18,对所述晶圆400(参考图17)的背面进行减薄;沿切割道区域420(参考图17)切割所述晶圆400,形成若干单颗芯片204。
采用机械研磨或者化学机械研磨工艺,将所述晶圆400背面进行减薄至预定厚度。对所述晶圆400进行切割的工艺为切片刀切割或激光切割。由于激光切割具有更小的切口宽度,且切割工艺的准确性高,因此本实施例中采用激光切割工艺对所述晶圆400进行切割。
所述芯片具有第一面以及与所述第一面相对的第二面,所述芯片第一面具有感应区和环绕所述感应区的若干第二焊垫205,所述芯片204第一面还具有环绕所述感应区的金属互连结构,有关感应区和第二焊垫205的描述可参考前述对晶圆400中感应区和第二焊垫205的描述,在此不再赘述。
参考图19,在所述基板202功能区240的正面固定所述芯片,所述芯片204的第二面位于所述基板202的正面。
本实施例中,通过粘结层将所述芯片204的第二面耦合固定于基板202的正面,且所述第二焊垫205的位置和数量与所述第一焊垫203的位置和数量一一对应,后续通过导线将第一焊垫203与第二焊垫205电连接。
由于后续通过导线使第一焊垫203和第二焊垫205电连接,因此,在将芯片204固定于基板202正面之前,无需通过额外的工艺对芯片204的结构进行改变,以适应第一焊垫203与第二焊垫205之间的布线,所述芯片204的第一面和第二面均为平坦表面。因此,本实施例的封装工艺得以简化,并且降低芯片封装的制造成本。
同时,由于第二焊垫205包围所述感应区,第二焊垫205位于芯片204的边缘区域,因此后续在形成导线之后,所述第二焊垫205、以及连接于所述第二焊垫205的导线占据芯片204中心的有效区域(具有感应区和金属互连结构的区域)比例较小,使得所述芯片204的芯片空间利用率得到提高,从而进一步降低芯片封装的制造成本。
所述基板202正面还可以形成有与第一焊垫203电连接的布线层(未图示),所述布线层与外部电路或者其他器件电连接,从而实现芯片204与外部电路之间或者芯片204与其他器件之间的电连接。
本实施例中,还在基板202正面耦合固定无源器件或者有源器件,例如,在基板202正面耦合固定电容208和电感209。
参考图20,形成若干导线206,所述导线206的两端分别与第一焊垫203和第二焊垫205电连接。
所述第一焊垫203和第二焊垫205通过所述导线206电连接,从而使芯片204表面的金属互连电路和感应区能够与外部电路或器件进行电信号传输。
形成所述导线206的工艺为打线工艺,所述导线206的材料为金属,所述金属为铜、铝、钨、银或金。所述导线206弯曲,所述导线206具有距离基板202第一面最远的点,所述导线206距离基板202正面最远的点为顶点,所述顶点至芯片204第一面的距离为第一距离。
本实施例中,所述第一距离为20微米至35微米,后续形成的塑封层表面至芯片204第一面的距离需要大于所述第一距离,以保证所述塑封层能够完全包围所述导线206和芯片204。
参考图21,在所述基板202正面、芯片204的第一面以及侧壁表面形成塑封层207,所述塑封层207包围所述导线206和所述芯片204。
所述塑封层207覆盖于芯片204的第二面,即塑封层207覆盖于第二焊垫205表面以及感应区表面,从而使得塑封层207能够对感应区和第二焊垫205进行保护。
为了节约芯片封装的制造成本,本实施例中采用转塑(Transfer Molding)成型的方式形成所述塑封层207。所述塑封层207表面到芯片204第一面的距离为第二距离,且所述第二距离大于第一距离,从而使得塑封层207能够完全包覆导线206以及芯片204。
采用转塑成型方式形成塑封层207过程中提供塑封材料,所述塑封材料在一定温度下呈现出液体的流动态,通过塑封材料的流动性而覆盖在芯片表面,并且包覆住导线206、第一焊垫203以及第二焊垫205。
所述塑封层207的材料为塑封材料,塑封材料包括:环氧树脂、聚酰亚胺树脂、苯丙环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
在其他实施例中,还可以采用注塑工艺(Injection Molding)、压塑工艺(Compression Molding)或者丝网印刷工艺形成所述塑封层207。
参考图22,在形成所述塑封层207之后,沿相邻功能区240(参考图21)对基板202以及塑封层207进行切割,形成若干分立的封装件300,所述封装件300包括所述基板202、芯片204、导线206以及塑封层207。
采用切片刀切割或者激光切割的方式,对基板202以及塑封层207进行切割。
本实施例中,所述基板202背面形成有盲孔211。
参考图23,将所述封装件300置于所述承载板200底部表面210,使得所述凸起201位于所述盲孔211(参考图22)中且相互嵌合。
所述盲孔211的位置与所述凸起201的位置相对应,使得凸起201位于所述盲孔211中且相互嵌合。
在一实施例中,所述凸起201顶部至凸起201底部的距离小于所述盲孔211位于所述基板202内的深度,则所述基板202背面与所述承载板200底部表面210相接触。
在其他实施例中,所述凸起201顶部至凸起201底部的距离等于所述盲孔211位于所述基板202内的深度,则所述基板202背面与所述承载板200底部表面201相接触。
所述凸起201与所述盲孔211相互嵌合,适于起到固定封装件300、减小封装件300相对于承载板的位移量的作用。
需要说明的是,当所述基板202正面形状为圆形,在平行于底部表面210的方向上,所述凸起201的剖面形状为圆形,且所述凸起201的数量为1个时,所述凸起201位于所述基板202正中心除外的位置。
采用本实施例提供的方法形成封装件组装结构,具有工艺步骤简单,并且由于通过凸起和盲孔的相互嵌合,对封装件起到固定的作用,当将封装件移动至指定位置过程中,封装件相对于承载板的位移量小,因此吸取出的封装件的位置偏差小,从而减小对封装件进行位置校准的难度。
并且,在对封装件进行位置校准时,能够以封装件中的盲孔为参考坐标,进行微调即可进行贴装工艺,提高了贴装工艺的精确度,进而提升制作的器件的良率。
本发明实施例还提供一种封装件组装方法,参考图3,包括:
提供前述实施例所述的封装件组装结构;
通过移动所述承载板200以移动封装件300至指定位置;
在将所述封装件300移动至指定位置之后吸取出封装件300,以所述盲孔为参考坐标,对封装件300的位置进行校准;
在进行位置校准之后,对所述封装件300进行贴装工艺。本实施例中,所述贴装工艺为表面贴装工艺,可以采用真空吸盘吸取出封装件300,在吸取出封装件300过程中,封装件300仅在垂直于水平面的z轴上的位置发生了变化,而在平行于水平面的x轴和y轴的位置保持不变。
由于凸起201与盲孔相互嵌合,起到了固定封装件300、减小封装件300相对于承载板200的位移量的作用,因此在移动封装件300至指定位置的传输过程中,所述封装件300相对于承载板200的位移量很小,保证在传输过程中封装件300不会晃动,使得吸取出的封装件300位置偏差小,从而减小了进行位置校准的难度,其中,所述位置偏差指的是,以盲孔为参考坐标(或者以封装件300中某一点为参考坐标),在移动封装件300之前封装件300的位置与吸取出的封装件300的位置的差别。
同时,在进行位置校准时,能够以盲孔作为参考坐标,对封装件300的位置进行微调即可进行贴装工艺,具体的,通过调整盲孔在x轴、y轴的坐标值,对封装件300进行位置校准。本实施例进一步减小位置校准的难度,解决的进行贴装工艺时难以对准的问题,提高贴装工艺的精确度,有效的提高制造的器件的良率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种封装件组装结构,其特征在于,包括:
承载板,所述承载板底部表面具有若干凸起;
置于所述承载板底部表面的封装件,其中,所述封装件包括:
置于所述承载板底部表面的基板,所述基板具有正面和与所述正面相对的背面,所述基板的背面形成有若干盲孔,且所述凸起位于所述盲孔中且相互嵌合,所述基板正面形成有若干第一焊垫;其中,所述盲孔和所述凸起适于起到固定封装件、减小封装件相对于承载板的位移量的作用;
位于所述基板正面的芯片,所述芯片具有第一面和与所述第一面相对的第二面,所述芯片的第二面位于基板的正面,所述芯片第一面具有若干第二焊垫;
两端分别与第一焊垫和第二焊垫电连接的导线;
位于所述基板正面、芯片第一面以及侧壁表面的塑封层,且所述塑封层包围所述导线和芯片。
2.如权利要求1所述的封装件组装结构,其特征在于,所述盲孔的形状与所述凸起的形状相同,适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
3.如权利要求1所述的封装件组装结构,其特征在于,所述盲孔的形状与所述凸起的形状不同,适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
4.如权利要求1所述的封装件组装结构,其特征在于,在平行于所述底部表面的方向上,所述凸起的剖面形状为圆形、三角形、方形、多边形或者不规则形状;在平行于所述基板正面的方向上,所述盲孔的剖面形状为圆形、三角形、方形、多边形或者不规则形状。
5.如权利要求1所述的封装件组装结构,其特征在于,所述盲孔的数量等于所述凸起的数量;所述盲孔的位置与所述凸起的位置相对应;所述盲孔的数量为1个或多个;所述凸起的数量为1个或多个。
6.如权利要求5所述的封装件组装结构,其特征在于,当所述基板正面形状为圆形,在平行于所述底部表面的方向上,所述凸起的剖面形状为圆形,且所述凸起的数量为1个时,所述凸起位于所述基板正中心除外的位置。
7.如权利要求1所述的封装件组装结构,其特征在于,所述承载板底部表面形状为方形、三角形、多边形、圆形或不规则形状;所述基板正面形状为方形、三角形、多边形、圆形或不规则形状。
8.如权利要求1所述的封装件组装结构,其特征在于,所述承载板还包括与底部表面相连接的侧挡板,所述侧挡板包围所述承载板的底部表面,所述侧挡板侧壁所在的面与底部表面垂直且相交。
9.如权利要求1所述的封装件组装结构,其特征在于,所述基板为PCB基板、玻璃基板、金属基板或者半导体基板。
10.一种封装件组装结构的形成方法,其特征在于,包括:
提供具有若干功能区的基板,所述基板具有正面和与所述正面相对的背面,所述基板功能区正面形成有若干第一焊垫,所述基板功能区背面形成有若干盲孔;
在所述基板功能区的正面固定芯片,所述芯片具有第一面和与所述芯片第一面相对的第二面,所述芯片第二面位于所述基板的正面,所述芯片第一面形成有若干第二焊垫;
形成若干导线,所述导线的两端分别与第一焊垫以及第二焊垫电连接;
在所述基板正面、芯片第一面以及侧壁表面形成塑封层,所述塑封层包围所述导线和所述芯片;
沿相邻功能区切割所述基板以及塑封层,形成若干分立的封装件,所述封装件包括所述基板、芯片、导线以及塑封层;
提供承载板,所述承载板底部表面具有若干凸起;
将所述封装件置于所述承载板底部表面,使得所述凸起位于所述盲孔中且相互嵌合;其中,所述盲孔和所述凸起适于起到固定封装件、减小封装件相对于承载板的位移量的作用。
11.如权利要求10所述的封装件组装结构的形成方法,其特征在于,所述第二焊垫的位置和数量与所述第一焊垫的位置和数量一一对应。
12.如权利要求10所述的封装件组装结构的形成方法,其特征在于,采用注塑工艺、转塑工艺、压塑工艺或者丝网印刷工艺形成所述塑封层。
13.如权利要求10所述的封装件组装结构的形成方法,其特征在于,采用刻蚀或者激光打孔工艺形成所述盲孔。
14.一种封装件组装方法,其特征在于,包括:
提供如权利要求1至9任一项所述的封装件组装结构;
通过移动所述承载板以移动封装件至指定位置;
在将所述封装件移动至指定位置之后吸取出封装件,以所述盲孔为参考坐标,对封装件的位置进行校准;
对所述封装件进行贴装工艺。
15.如权利要求14所述的封装件组装方法,其特征在于,所述凸起与所述盲孔相互嵌合,适于在移动封装件至指定位置的过程中起到固定封装件、减小封装件相对于承载板的位移量的作用。
CN201510184073.5A 2015-04-17 2015-04-17 封装件组装结构及其形成方法、以及封装件组装方法 Active CN104795364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510184073.5A CN104795364B (zh) 2015-04-17 2015-04-17 封装件组装结构及其形成方法、以及封装件组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510184073.5A CN104795364B (zh) 2015-04-17 2015-04-17 封装件组装结构及其形成方法、以及封装件组装方法

Publications (2)

Publication Number Publication Date
CN104795364A CN104795364A (zh) 2015-07-22
CN104795364B true CN104795364B (zh) 2018-05-18

Family

ID=53560073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510184073.5A Active CN104795364B (zh) 2015-04-17 2015-04-17 封装件组装结构及其形成方法、以及封装件组装方法

Country Status (1)

Country Link
CN (1) CN104795364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI590364B (zh) * 2015-12-11 2017-07-01 南茂科技股份有限公司 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246852A (ja) * 1988-03-28 1989-10-02 Nec Kyushu Ltd 半導体装置用セラミックパッケージ
JPH04113637A (ja) * 1990-09-03 1992-04-15 Sumitomo Electric Ind Ltd 半導体パッケージ
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204809206U (zh) * 2015-04-17 2015-11-25 苏州晶方半导体科技股份有限公司 封装件组装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246852A (ja) * 1988-03-28 1989-10-02 Nec Kyushu Ltd 半導体装置用セラミックパッケージ
JPH04113637A (ja) * 1990-09-03 1992-04-15 Sumitomo Electric Ind Ltd 半導体パッケージ
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204809206U (zh) * 2015-04-17 2015-11-25 苏州晶方半导体科技股份有限公司 封装件组装结构

Also Published As

Publication number Publication date
CN104795364A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
KR101167490B1 (ko) 3축 자기 센서를 위한 단일 패키지 디자인
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
EP1465244B1 (en) Integrated circuit package with exposed die surfaces and auxiliary attachment
US7855445B2 (en) Circuit device including rotated stacked die
US20140291821A1 (en) Semiconductor package having grounding member and method of manufacturing the same
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
EP2116858B1 (en) Sensor chip, detecting device, and method for manufacturing detecting device
KR102437933B1 (ko) 3d 플렉스-포일 패키지
EP2520541B1 (en) Systems and methods for three-axis sensor chip packages
US20140061890A1 (en) Semiconductor package and method of manufacturing the same
CN104795364B (zh) 封装件组装结构及其形成方法、以及封装件组装方法
CN204809206U (zh) 封装件组装结构
US8497575B2 (en) Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
KR100950676B1 (ko) 3축 지자기 센서 및 그 제조 방법
CN111739863A (zh) 指纹识别芯片封装结构及其制备方法
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
CN103579259A (zh) 晶圆级影像模块结构
CN207651469U (zh) 一种指纹芯片的封装结构
CN111755346B (zh) 集成芯片及其制作工艺
US20220122950A1 (en) Semiconductor structure and electronic device
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
KR20150038916A (ko) 가스센서패키지
KR101613082B1 (ko) 지문센서 모듈 및 이를 구비한 휴대용 전자기기
KR101613084B1 (ko) 지문센서 모듈 및 이를 구비한 휴대용 전자기기
CN101000876A (zh) 裸芯片积木式封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant