TWI590364B - 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 - Google Patents
圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 Download PDFInfo
- Publication number
- TWI590364B TWI590364B TW104141652A TW104141652A TWI590364B TW I590364 B TWI590364 B TW I590364B TW 104141652 A TW104141652 A TW 104141652A TW 104141652 A TW104141652 A TW 104141652A TW I590364 B TWI590364 B TW I590364B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- shaped
- semiconductor package
- carrier
- package structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Manufacturing & Machinery (AREA)
- Packaging Frangible Articles (AREA)
Description
本發明是有關於一種半導體封裝結構、半導體封裝結構的製作方法及半導體封裝結構與載盤的組合,且特別是有關於一種圓餅狀的半導體封裝結構、圓餅狀的半導體封裝結構的製作方法及圓餅狀的半導體封裝結構與載盤的組合。
在半導體產業中,積體電路(IC)的生產主要可分為三個階段:積體電路的設計、積體電路的製作以及積體電路的封裝。在晶圓的積體電路製作完成之後,晶圓的主動面配置有多個接墊。接著,預定切割線切割晶圓以得到多個晶片。接著,這些晶片可透過接墊電性連接於承載器(carrier)。通常而言,承載器可為導線架(lead frame)或基板(substrate),而這些晶片可透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式電性連接於承載器。接著,進行封膠步驟,使封裝膠體形成於承載器上,並覆蓋這些晶片。之後,進行單體化製程,以得到多個晶片封裝體。
在供貨至客戶端或進行後續製程,例如:測試或SMT上板時,這些晶片封裝體會分別置放到載盤上,以避免於運送過程中造成晶片封裝體的損傷。因此,如何使設置於載盤上的這些晶片封裝體不會任意地相對於載盤移動或轉動,進而避免晶片封裝體之方位無法辨識而影響後續製程的效率的情況發生,便成為當前亟待解決的問題之一。
本發明提供一種圓餅狀的半導體封裝結構、圓餅狀的半導體封裝結構的製作方法及圓餅狀的半導體封裝結構與載盤的組合,有助於提高後續製程(例如:測試或SMT上板)的效率。
本發明提出一種圓餅狀的半導體封裝結構的製作方法,其包括以下步驟。提供線路載板。線路載板具有多個封裝區域。於各個封裝區域內分別設置晶片,並使各個晶片與對應的封裝區域內的多個接點電性連接。形成封裝膠體於線路載板上,以覆蓋這些晶片。對應各個封裝區域進行單分製程,使線路載板及封裝膠體分割為多個圓餅狀的線路載板及多個圓餅狀的封裝膠體,以形成多個圓餅狀的半導體封裝結構。於各個圓餅狀的半導體封裝結構分別形成開槽。各個開槽位於對應的圓餅狀的封裝膠體與圓餅狀的線路載板的邊緣。
在本發明的一實施例中,上述的於各個圓餅狀的半導體封裝結構分別形成開槽的步驟包括移除部分圓餅狀的線路載板與部分圓餅狀的封裝膠體,以形成貫穿圓餅狀的線路載板的第一子槽與凹入圓餅狀的封裝膠體的第二子槽。第一子槽與第二子槽相互連通。
在本發明的一實施例中,上述的各個開槽與對應的圓餅狀的線路載板上的其中一個接點相對應。
在本發明的一實施例中,上述的圓餅狀的半導體封裝結構的製作方法更包括於各個圓餅狀的半導體封裝結構分別形成開槽之後,將至少一個圓餅狀的半導體封裝結構設置於載盤。
在本發明的一實施例中,上述的載盤具有至少一圓形凹槽以及位於圓形凹槽內的定位凸部。圓餅狀的半導體封裝結構設置於圓形凹槽內,且定位凸部卡合於開槽。
在本發明的一實施例中,上述的對應各個封裝區域進行單分製程及於各個圓餅狀的半導體封裝結構分別形成開槽的方法包括雷射切割。
本發明另提出一種圓餅狀的半導體封裝結構,其包括圓餅狀的線路載板、晶片、圓餅狀的封裝膠體以及開槽。圓餅狀的線路載板具有多個接點。晶片設置於圓餅狀的線路載板上,且電性連接這些接點。圓餅狀的封裝膠體設置於圓餅狀的線路載板上,且覆蓋晶片。開槽位於圓餅狀的封裝膠體與圓餅狀的線路載板的邊緣。
在本發明的一實施例中,上述的開槽具有貫穿圓餅狀的線路載板的第一子槽與凹入圓餅狀的封裝膠體的第二子槽。第一子槽與第二子槽相互連通。
在本發明的一實施例中,上述的開槽對應其中一個接點。
本發明又提出一種圓餅狀的半導體封裝結構與載盤的組合,其包括圓餅狀的半導體封裝結構以及載盤。圓餅狀的半導體封裝結構包括圓餅狀的線路載板、晶片、圓餅狀的封裝膠體以及開槽。圓餅狀的線路載板具有多個接點。晶片設置於圓餅狀的線路載板上,且電性連接這些接點。圓餅狀的封裝膠體設置於圓餅狀的線路載板上,且覆蓋晶片。開槽位於圓餅狀的封裝膠體與圓餅狀的線路載板的邊緣。載盤具有至少一圓形凹槽以及位於圓形凹槽內的定位凸部。圓餅狀的半導體封裝結構設置於圓形凹槽內,且定位凸部卡合於開槽。
基於上述,本發明製作所得的圓餅狀的半導體封裝結構具有開槽,而載盤具有容納圓餅狀的半導體封裝結構所用的圓形凹槽以及位於圓形凹槽內的定位凸部。因此,在將圓餅狀的半導體封裝結構置放到圓形凹槽內之後,可使定位凸部卡合於開槽,以固定圓餅狀的半導體封裝結構與載盤的相對位置,使得圓餅狀的半導體封裝結構不會在載盤的圓形凹槽內任意地移動或轉動,避免圓餅狀的半導體封裝結構與載盤碰撞而產生損傷。此外,由於本發明的圓餅狀的半導體封裝結構的開槽可對應特定接點,因此設置於載盤中的圓餅狀的半導體封裝結構的方位為固定的。如此一來,相關的技術人員或機台在後續製程中可快速地判斷圓餅狀的半導體封裝結構中的電性接點的位置,有助於提高後續製程(例如:測試或SMT上板)的效率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E是本發明一實施例的圓餅狀的半導體封裝結構的製作流程的俯視示意圖。圖1F是圖1E的圓餅狀的半導體封裝結構與載盤的組合的俯視示意圖。圖1G是圖1D沿剖線A-A的剖面示意圖。圖1H是圖1E沿剖線B-B的剖面示意圖。圖1I是圖1F沿剖線C-C的剖面示意圖。請參考圖1A,首先,提供線路載板110。線路載板110可以是由硬式基材或可撓性基材所構成,且可劃分為多個封裝區域111。這些封裝區域111概呈四邊形,但本發明對於封裝區域111的幾何形狀不加以限制。另一方面,線路載板110具有多個接點112,其中這些接點112分佈於各個封裝區域111內,且各個封裝區域111內的這些接點112呈行列排列。在本實施例中,各個封裝區域111內的這些接點112排列成兩排,但本發明不以此為限。在其他實施例中,位於各個封裝區域內的這些接點也可排列成四排,並環繞出晶片設置區域。
接著,請參考圖1B,於各個封裝區域111內分別設置晶片120。在本實施例中,各個晶片120設置於對應的封裝區域111內的兩排接點112之間,且晶片120的主動表面遠離線路載板110。接著,透過打線接合的方式使多條導線130接合各個晶片120的主動表面與對應的封裝區域111內的這些接點112,以電性連接各個晶片120與線路載板110。
接著,請參考圖1C,形成封裝膠體140於線路載板110上,以覆蓋這些晶片120、這些接點112以及這些導線130。一般來說,封裝膠體140可為環氧樹脂,用以避免這些晶片120、這些接點112以及這些導線130受到外界水氣或異物的影響。至此,封裝結構10已大致製作完成。在本實施例中,封裝結構10對應各個封裝區域111定義出多個圓形預定切割區域113。意即,每一個封裝區域111內定義有一個圓形預定切割區域113。詳細而言,各個封裝區域111的面積大於對應的圓形預定切割區域113的面積,且各個封裝區域111內的晶片120、接點112以及導線130位於對應的圓形預定切割區域113內。
接著,請參考圖1C、圖1D與圖1G,對應各個封裝區域111,並透過雷射切割的方式沿各個封裝區域111內的圓形預定切割區域113進行單分製程,使線路載板110及封裝膠體140分割為多個圓餅狀的線路載板114及多個圓餅狀的封裝膠體141。各個圓餅狀的封裝膠體141與對應的圓餅狀的線路載板114共同形成圓餅狀的半導體封裝結構100。需說明的是,圖1D繪示出其中一個圓餅狀的半導體封裝結構100以示意,且後續的製作步驟將以其中一個圓餅狀的半導體封裝結構100作介紹。
接著,請參考圖1E與圖1H,於圓餅狀的半導體封裝結構100形成開槽101,其中開槽101位於圓餅狀的封裝膠體141與圓餅狀的線路載板114的邊緣。在本實施例中,可透過雷射切割的方式移除部分圓餅狀的線路載板114及部分圓餅狀的封裝膠體141,以形成貫穿圓餅狀的線路載板114的第一子槽101a與凹入圓餅狀的封裝膠體141的第二子槽101b。第一子槽101a與第二子槽101b相互連通,以構成開槽101。詳細而言,開槽101會與圓餅狀的線路載板114上的其中一個接點112相對應,以便於在後續製程時作為辨識的依據。
請參考圖1F與圖1I,在圓餅狀的半導體封裝結構100形成開槽101之後,將圓餅狀的半導體封裝結構100設置於載盤200。在本實施例中,載盤200具有至少一圓形凹槽210(示意地繪示出多個)以及位於各個圓形凹槽210內的定位凸部220,其中這些圓形凹槽210便是作為容納這些圓餅狀的半導體封裝結構100所用。因此,在將各個圓餅狀的半導體封裝結構100設置於對應的圓形凹槽210內之後,可使各個定位凸部220卡合於對應的開槽101,以固定各個圓餅狀的半導體封裝結構100與載盤200的相對位置,使得各個圓餅狀的半導體封裝結構100不會在載盤200的圓形凹槽210內任意地移動或轉動,藉以避免圓餅狀的半導體封裝結構100與載盤200碰撞而產生損傷。此外,各個圓餅狀的半導體封裝結構100的開槽101會與特定的接點112相對應,且各個圓餅狀的半導體封裝結構100於載盤200中的方位為固定的。因此,相關的技術人員或機台在後續製程中可快速地判斷各個圓餅狀的半導體封裝結構100中的電性接點的位置,有助於提高後續製程(例如:測試或上板)的效率。
如圖1I所示,定位凸部220的輪廓與開槽101的輪廓互補,且定位凸部220的尺寸例如是與開槽101的尺寸相仿或一致。因此,當定位凸部220卡合於開槽101時,整個定位凸部220可容納於開槽101內,且定位凸部220的頂面抵接於開槽101的頂面(即定位凸部220的頂面抵接於圓餅狀的封裝膠體141)。另一方面,圓形凹槽210的深度實質上等於圓餅狀的半導體封裝結構100的整體厚度。因此,在將圓餅狀的半導體封裝結構100設置於圓形凹槽210內,並使定位凸部220卡合於開槽101之後,圓餅狀的半導體封裝結構100的底面(即圓餅狀的線路載板114的底面)抵接於圓形凹槽210的底面,且圓餅狀的封裝膠體141的頂面與載盤200的頂面齊平。在其他實施例中,圓形凹槽的深度可大於圓餅狀的半導體封裝結構的整體厚度。因此,在將圓餅狀的半導體封裝結構設置於圓形凹槽內,並使定位凸部卡合於開槽之後,圓餅狀的封裝膠體的頂面例如是低於載盤的頂面。又或者是,圓形凹槽的深度可小於圓餅狀的半導體封裝結構的整體厚度。因此,在將圓餅狀的半導體封裝結構設置於圓形凹槽內,並使定位凸部卡合於開槽之後,圓餅狀的封裝膠體的頂面例如是高於載盤的頂面。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖2是本發明另一實施例的圓餅狀的半導體封裝結構與載盤的組合的俯視示意。請參考圖2,本實施例的圓餅狀的半導體封裝結構100A與載盤200的組合與上述實施例的圓餅狀的半導體封裝結構100與載盤200的組合大致相同,兩者之間的主要差異在於:圓餅狀的半導體封裝結構100A的開槽102並未與任一個接點112相對應。在本實施例中,開槽102例如是位於兩排接點112之間,而與晶片120相對應。
圖3A是本發明又一實施例的圓餅狀的半導體封裝結構與載盤的組合的俯視示意圖。圖3B是圖3A沿剖線D-D的剖面示意圖。請參考圖3A與圖3B,本實施例的圓餅狀的半導體封裝結構100B與載盤200A的組合與上述實施例的圓餅狀的半導體封裝結構100與載盤200的組合大致相同,兩者之間的主要差異在於:圓餅狀的半導體封裝結構100B的晶片121的主動表面面向圓餅狀的線路載板114,並透過凸塊150接合接點112,以電性連接晶片121與圓餅狀的線路載板114。在本實施例中,凸塊150為錫球,但本發明不以此為限。另一方面,圓餅狀的半導體封裝結構100B還包括多個外部端子160,其中外部端子160可為錫球,且採用球狀柵格陣列(BGA)的形式接合於圓餅狀的線路載板114。如圖3B所示,凸塊150與外部端子160分別位於線路載板114的相對兩側,且外部端子160與載盤200A的圓形凹槽211的底面相抵接。在其他實施例中,外部端子可採用平面柵格陣列(LGA)或針狀柵格陣列(PGA)等形式。
如圖3B所示,定位凸部221的部分輪廓與開槽101的輪廓互補,其中定位凸部221在垂直於圓形凹槽211的深度方向上的截面積例如是與開槽101在垂直於圓形凹槽211的深度方向上的截面積相仿或一致,且定位凸部221的高度例如是大於開槽101的深度。因此,當定位凸部221卡合於開槽101時,僅有部分定位凸部221容納於開槽101內,且定位凸部221的頂面抵接於開槽101的頂面(即定位凸部221的頂面抵接於圓餅狀的封裝膠體141)。另一方面,圓形凹槽211的深度實質上等於圓餅狀的半導體封裝結構100B的整體厚度。因此,在將圓餅狀的半導體封裝結構100B設置於圓形凹槽211內,並使定位凸部221卡合於開槽101之後,圓餅狀的半導體封裝結構100B的底面(即外部端子160的底部)抵接於圓形凹槽211的底面,且圓餅狀的封裝膠體141的頂面與載盤200A的頂面齊平。在其他實施例中,圓形凹槽的深度可大於圓餅狀的半導體封裝結構的整體厚度。因此,在將圓餅狀的半導體封裝結構設置於圓形凹槽內,並使定位凸部卡合於開槽之後,圓餅狀的封裝膠體的頂面例如是低於載盤的頂面。又或者是,圓形凹槽的深度可小於圓餅狀的半導體封裝結構的整體厚度。因此,在將圓餅狀的半導體封裝結構設置於圓形凹槽內,並使定位凸部卡合於開槽之後,圓餅狀的封裝膠體的頂面例如是高於載盤的頂面。
綜上所述,本發明製作所得的圓餅狀的半導體封裝結構具有開槽,而載盤具有容納圓餅狀的半導體封裝結構所用的圓形凹槽以及位於圓形凹槽內的定位凸部。因此,在將圓餅狀的半導體封裝結構置放到圓形凹槽內之後,可使定位凸部卡合於開槽,以固定圓餅狀的半導體封裝結構與載盤的相對位置,使得圓餅狀的半導體封裝結構不會在載盤的圓形凹槽內任意地移動或轉動,避免圓餅狀的半導體封裝結構與載盤碰撞而產生損傷。此外,由於本發明的圓餅狀的半導體封裝結構的開槽可對應特定接點,因此設置於載盤中的圓餅狀的半導體封裝結構的方位為固定的。如此一來,相關的技術人員或機台在後續製程中可快速地判斷圓餅狀的半導體封裝結構中的電性接點的位置,有助於提高後續製程(例如:測試或SMT上板)的效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:封裝結構 100、100A、100B:圓餅狀的半導體封裝結構 101、102:開槽 101a:第一子槽 101b:第二子槽 110:線路載板 111:封裝區域 112:接點 113:圓形預定切割區域 114:圓餅狀的線路載板 120、121:晶片 130:導線 140:封裝膠體 141:圓餅狀的封裝膠體 150:凸塊 160:外部端子 200、200A:載盤 210、211:圓形凹槽 220、221:定位凸部
圖1A至圖1E是本發明一實施例的圓餅狀的半導體封裝結構的製作流程的俯視示意圖。 圖1F是圖1E的圓餅狀的半導體封裝結構與載盤的組合的俯視示意圖。 圖1G是圖1D沿剖線A-A的剖面示意圖。 圖1H是圖1E沿剖線B-B的剖面示意圖。 圖1I是圖1F沿剖線C-C的剖面示意圖。 圖2是本發明另一實施例的圓餅狀的半導體封裝結構與載盤的組合的俯視示意圖。 圖3A是本發明又一實施例的圓餅狀的半導體封裝結構與載盤的組合的俯視示意圖。 圖3B是圖3A沿剖線D-D的剖面示意圖。
100:圓餅狀的半導體封裝結構 101:開槽 112:接點 120:晶片 130:導線 141:圓餅狀的封裝膠體 200:載盤 210:圓形凹槽 220:定位凸部
Claims (9)
- 一種圓餅狀的半導體封裝結構的製作方法,包括:提供一線路載板,其中該線路載板具有多個封裝區域;於各該封裝區域內分別設置一晶片,並使各該晶片與對應的該封裝區域內的多個接點電性連接;形成一封裝膠體於該線路載板上,以覆蓋該些晶片;對應各該封裝區域進行一單分製程,使該線路載板及該封裝膠體分割為多個圓餅狀的線路載板及多個圓餅狀的封裝膠體,以形成多個圓餅狀的半導體封裝結構;以及於各該圓餅狀的半導體封裝結構分別形成一開槽,其中各該開槽位於對應的該圓餅狀的封裝膠體與該圓餅狀的線路載板的邊緣,且形成該開槽的步驟包括:移除部分該圓餅狀的線路載板與部分該圓餅狀的封裝膠體,以形成貫穿該圓餅狀的線路載板的一第一子槽與凹入該圓餅狀的封裝膠體的一第二子槽,其中該第一子槽與該第二子槽相互連通。
- 如申請專利範圍第1項所述的圓餅狀的半導體封裝結構的製作方法,其中各該開槽與對應的該圓餅狀的線路載板上的其中一該接點相對應。
- 如申請專利範圍第1項所述的圓餅狀的半導體封裝結構的製作方法,更包括:於各該圓餅狀的半導體封裝結構分別形成該開槽之後,將至少一該圓餅狀的半導體封裝結構設置於一載盤。
- 如申請專利範圍第3項所述的圓餅狀的半導體封裝結構的製作方法,其中該載盤具有至少一圓形凹槽以及位於該圓形凹槽內的一定位凸部,該圓餅狀的半導體封裝結構設置於該圓形凹槽內,且該定位凸部卡合於該開槽。
- 如申請專利範圍第1項所述的圓餅狀的半導體封裝結構的製作方法,其中對應各該封裝區域進行該單分製程及於各該圓餅狀的半導體封裝結構分別形成該開槽的方法包括雷射切割。
- 一種圓餅狀的半導體封裝結構,包括:一圓餅狀的線路載板,具有多個接點;一晶片,設置於該圓餅狀的線路載板上,且電性連接該些接點;一圓餅狀的封裝膠體,設置於該圓餅狀的線路載板上,且覆蓋該晶片;以及一開槽,位於該圓餅狀的封裝膠體與該圓餅狀的線路載板的邊緣,其中該開槽具有貫穿該圓餅狀的線路載板的一第一子槽與凹入該圓餅狀的封裝膠體的一第二子槽,該第一子槽與該第二子槽相互連通。
- 如申請專利範圍第6項所述的圓餅狀的半導體封裝結構,其中該開槽對應其中一該接點。
- 一種圓餅狀的半導體封裝結構與載盤的組合,包括:一圓餅狀的半導體封裝結構,包括:一圓餅狀的線路載板,具有多個接點; 一晶片,設置於該圓餅狀的線路載板上,且電性連接該些接點;一圓餅狀的封裝膠體,設置於該圓餅狀的線路載板上,且覆蓋該晶片;以及一開槽,位於該圓餅狀的封裝膠體與該圓餅狀的線路載板的邊緣,其中該開槽具有貫穿該圓餅狀的線路載板的一第一子槽與凹入該圓餅狀的封裝膠體的一第二子槽,該第一子槽與該第二子槽相互連通;以及一載盤,具有至少一圓形凹槽以及位於該圓形凹槽內的一定位凸部,該圓餅狀的半導體封裝結構設置於該圓形凹槽內,且該定位凸部卡合於該開槽。
- 如申請專利範圍第8項所述的圓餅狀的半導體封裝結構與載盤的組合,其中該開槽對應其中一該接點。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104141652A TWI590364B (zh) | 2015-12-11 | 2015-12-11 | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 |
CN201610098903.7A CN106876283A (zh) | 2015-12-11 | 2016-02-23 | 圆饼状的半导体封装结构、其制作方法及其与载盘的组合 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104141652A TWI590364B (zh) | 2015-12-11 | 2015-12-11 | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201721793A TW201721793A (zh) | 2017-06-16 |
TWI590364B true TWI590364B (zh) | 2017-07-01 |
Family
ID=59239254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104141652A TWI590364B (zh) | 2015-12-11 | 2015-12-11 | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106876283A (zh) |
TW (1) | TWI590364B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04113637A (ja) * | 1990-09-03 | 1992-04-15 | Sumitomo Electric Ind Ltd | 半導体パッケージ |
CN101740406B (zh) * | 2008-11-20 | 2012-12-26 | 南茂科技股份有限公司 | 四方扁平无引脚封装的制造方法 |
CN104795364B (zh) * | 2015-04-17 | 2018-05-18 | 苏州晶方半导体科技股份有限公司 | 封装件组装结构及其形成方法、以及封装件组装方法 |
-
2015
- 2015-12-11 TW TW104141652A patent/TWI590364B/zh active
-
2016
- 2016-02-23 CN CN201610098903.7A patent/CN106876283A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201721793A (zh) | 2017-06-16 |
CN106876283A (zh) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11145622B2 (en) | Discrete polymer in fan-out packages | |
US10734367B2 (en) | Semiconductor package and method of fabricating the same | |
US9728496B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
US20170373021A1 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
US11367667B2 (en) | Build-up package for integrated circuit devices, and methods of making same | |
US20160148877A1 (en) | Qfn package with improved contact pins | |
KR100842915B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
TW202137349A (zh) | 半導體封裝及其製造方法 | |
KR101297544B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI719205B (zh) | 晶片封裝製程 | |
US20140077387A1 (en) | Semiconductor package and fabrication method thereof | |
JP5151907B2 (ja) | 半導体装置及びその製造方法 | |
TWI590364B (zh) | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 | |
US20150318268A1 (en) | Multi-chip package and method of manufacturing the same | |
CN107492527B (zh) | 具有顺应性角的堆叠半导体封装体 | |
KR20230053098A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR20110078588A (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
CN118231270A (zh) | 一种GaN器件封装结构及其封装方法 | |
CN116364663A (zh) | 基于屏蔽金属载板的芯片扇出封装结构及其制备方法 | |
TW201742802A (zh) | 圓餅狀半導體封裝結構及其與載盤的組合 |