TW202137349A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW202137349A
TW202137349A TW110110365A TW110110365A TW202137349A TW 202137349 A TW202137349 A TW 202137349A TW 110110365 A TW110110365 A TW 110110365A TW 110110365 A TW110110365 A TW 110110365A TW 202137349 A TW202137349 A TW 202137349A
Authority
TW
Taiwan
Prior art keywords
interposer
molding compound
semiconductor
semiconductor package
semiconductor die
Prior art date
Application number
TW110110365A
Other languages
English (en)
Inventor
黃啟銘
黃炳剛
邱紹玲
侯上勇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202137349A publication Critical patent/TW202137349A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本文提供一種半導體封裝及其製造方法。半導體封裝包括至少一個半導體晶粒、中介層、模製化合物及連接件。中介層具有第一表面、與第一表面相對的第二表面及連接第一表面與第二表面的側壁。所述至少一個半導體晶粒設置在中介層的第一表面上且與中介層電連接。模製化合物設置在中介層之上且在側向上包封所述至少一個半導體晶粒。模製化合物在側向上包繞在中介層周圍且模製化合物至少與中介層的側壁的一部分進行實體接觸。連接件設置在中介層的第二表面上，且通過中介層而與所述至少一個半導體晶粒電連接。

Description

半導體封裝及其製造方法
本發明實施例是有關於一種半導體封裝及其製造方法。
對於多晶粒封裝，相對於經封裝的半導體晶粒而言封裝材料的選擇及佈置已變成封裝技術的重要問題且影響封裝產品的可靠性。
本發明實施例提供一種半導體封裝，包括：中介層、至少一個半導體晶粒、模製化合物以及連接件。中介層具有第一表面、與所述第一表面相對的第二表面及連接所述第一表面與所述第二表面的側壁。至少一個半導體晶粒設置在所述中介層的所述第一表面上且與所述中介層電連接。模製化合物設置在所述中介層之上且在側向上包封所述至少一個半導體晶粒，其中所述模製化合物在側向上包繞在所述中介層周圍且所述模製化合物至少與所述中介層的所述側壁的一部分進行實體接觸。連接件設置在所述中介層的所述第二表面上，且通過所述中介層而與所述至少一個半導體晶粒電連接。
本發明實施例提供一種半導體封裝，包括：中介層、半導體晶粒、模製化合物、電路基底以及連接件。中介層具有第一表面、與所述第一表面相對的第二表面及連接所述第一表面與所述第二表面的側壁。半導體晶粒設置在所述中介層的所述第一表面上且與所述中介層電連接。模製化合物設置在所述中介層之上且在側向上包封所述半導體晶粒，其中所述模製化合物在側向上包繞在所述中介層周圍且所述模製化合物的一部分與所述中介層的所述側壁進行實體接觸。電路基底設置在所述中介層下方且與所述至少一個晶粒電連接。連接件設置在所述中介層的所述第二表面與所述電路基底之間。
本發明實施例提供一種半導體封裝的製造方法，包括：提供中介層；提供半導體晶粒且將所述半導體晶粒接合到所述中介層的安裝表面；在所述中介層中形成預切割道；在所述中介層之上形成模製化合物以包封所述半導體晶粒，從而形成模製結構；以及通過經由所述預切割道切穿所述模製化合物來對所述模製結構執行單體化製程，以形成個別的半導體封裝。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述構件及佈置的具體實例以簡化本文。當然，這些僅為實例而非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本文可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下（beneath）”、“在...下方（below）”、“下部的（lower）”、“在...上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所例示的一個組件或特徵與另一（其他）組件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本文也可包括其他特徵及製程。舉例來說，可包括測試結構，以説明對三維（three-dimensional，3D）封裝或三維積體電路（three-dimensional integrated circuit，3DIC）元件進行驗證測試。所述測試結構可包括例如在重佈線層中或在基底上形成的測試墊，以使得能夠對3D封裝或3DIC元件進行測試、對探針和/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與包括對已知良好晶粒（known good die）進行中間驗證的測試方法一起使用，以提高良率並降低成本。
圖1到圖8是例示根據本文一些實施例的在半導體封裝的製造方法中各個階段形成的結構的示意性剖視圖。
參照圖1，在一些實施例中，提供中介層140且提供半導體晶粒110、120、130並將半導體晶粒110、120、130安裝到中介層140。舉例來說，半導體晶粒110、120、130可獨立地為或包括邏輯晶粒，例如中央處理單元（central processing unit，CPU）晶粒、圖形處理單元（graphic processing unit，GPU）晶粒、微控制單元（micro control unit，MCU）晶粒、輸入-輸出（input-output，I/O）晶粒、基帶（baseband，BB）晶粒或應用處理器（application processor，AP）晶粒。在一些實施例中，半導體晶粒110、120、130可獨立地為或包括記憶體晶粒，例如高頻寬記憶體（high bandwidth memory，HBM）晶粒。在一些實施例中，半導體晶粒110、120、130可為相同類型的晶粒或者執行相同的功能。在一些實施例中，半導體晶粒110、120、130可為不同類型的晶粒或者執行不同的功能。在某些實施例中，半導體晶粒110可包括邏輯晶粒，且半導體晶粒120及130包括記憶體晶粒。
參照圖1，在一些實施例中，半導體晶粒110包括半導體基底112、多個接觸端子114及鈍化層116。接觸端子114可形成在由鈍化層116覆蓋的半導體基底112上且被鈍化層116暴露出。在一些實施例中，半導體晶粒110的接觸端子114通過晶粒連接件118連接到中介層。在一些實施例中，暴露出接觸端子114的半導體晶粒110的表面被稱為有效面110a。
在一些實施例中，半導體基底112可由半導體材料（例如週期表中的第III-V族的半導體材料）製成。在一些實施例中，半導體基底112包含元素半導體材料（例如矽或鍺）、化合物半導體材料（例如碳化矽、砷化鎵、砷化銦或磷化銦）、或者合金半導體材料（例如矽鍺、碳化矽鍺、磷化鎵砷或磷化鎵銦）。在一些實施例中，半導體基底112可包含絕緣體上矽（silicon on insulator，SOI）或絕緣體上矽鍺（silicon-germanium on insulator，SGOI）。在一些實施例中，半導體基底112包括其中形成有主動構件（例如，電晶體等）及可選的被動構件（例如，電阻器、電容器、電感器等）。在某些實施例中，接觸端子114包括鋁墊、銅柱或其他合適的金屬墊。在一些實施例中，鈍化層116可為單層或多層結構，單層或多層結構包括氧化矽層、氮化矽層、氮氧化矽層、由其他合適的介電材料形成的介電層、或它們的組合。在一些實施例中，晶粒連接件118包含銅、銅合金、焊料材料或其他導電材料，且可通過沉積、鍍覆或其他合適的技術形成。在一些實施例中，晶粒連接件118包括金屬柱、微凸塊、或上面具有焊料材料的金屬柱等。在一些實施例中，在正在形成的半導體封裝80的其他半導體晶粒中（例如，在圖1中所示的半導體晶粒120、130中），可發現與剛才針對半導體晶粒110論述的結構特徵類似的結構特徵。
在一些實施例中，參照圖1，半導體晶粒120及130是包括堆疊在控制器晶片的頂部並通過連接件124、134電連接的多個記憶體晶片122、132的記憶體晶粒。在一些實施例中，半導體晶粒120、130包括晶粒連接件128、138以與其他構件或元件電連接。
在一些實施例中，參照圖1，中介層140可為半導體晶圓（例如矽晶圓）。中介層140可由半導體材料製成，類似於先前參照半導體基底112所論述。中介層140可被認為是具有連結在一起的多個中介層單元的中介層基底且應在稍後執行的單體化製程之後被切割成多個單元。在一些實施例中，中介層140包括形成在半導體材料塊狀基底141內的導通孔142及形成在塊狀基底141上的重佈線結構144。在圖1中，導通孔142嵌置在塊狀基底141內且與重佈線結構144連接。
在一些實施例中，半導體晶粒110、120、130通過連接件118、128、138接合到重佈線結構144的金屬圖案且與在塊狀基底141內形成的導通孔142電連接。中介層140具有頂表面140t、底表面140b以及連接頂表面與底表面的側表面（即側壁）140s。根據一些實施例，半導體晶粒110、120、130設置有面向中介層140的安裝表面140t的有效面110a、120a、130a。在一些實施例中，如圖1中所例示，導通孔142可從塊狀基底141的頂表面141t延伸，且在中介層140的厚度方向Z上延伸而不出現在中介層140的底表面140b上。根據一些實施例，導通孔142可穿透到塊狀基底141中達長度T1，長度T1僅是中介層140的整個厚度T（在厚度方向Z上從中介層140的頂表面140t到其底表面140b測量）的一部分。也就是說，導通孔142的長度T1小於中介層140的厚度T。在一些實施例中，導通孔142的材料包括金屬材料，例如銅、鈦、鎢、鋁、其組合、其合金等。在一些實施例中，重佈線結構144可為可選的且墊（未示出）可形成在導通孔142上且鈍化層（未示出）可形成在中介層140的具有暴露出墊及導通孔142的開口表面上。
在一些實施例中，半導體晶粒110、120、130通過接合製程接合到中介層140，且導通孔142及重佈線結構144與半導體晶粒110、120、130電連接。在一個實施例中，接合製程包括執行加熱製程或回焊製程。在將半導體晶粒110、120、130接合到中介層140之後，可在半導體晶粒110、120、130與中介層140之間提供並填充底部填充膠150以保護晶粒連接件118、128、138免受熱應力或物理應力並確保半導體晶粒110、120、130與中介層140的電連接。在一些實施例中，底部填充膠150是通過毛細底部填充膠填充（capillary underfill filling，CUF）形成。在一些實施例中，可執行固化製程來鞏固底部填充膠150。在一些實施例中，如圖1中所示，底部填充膠150不僅填充滿晶粒連接件118、128、138之間的縫隙以固定連接件118、128、138，而且還填充到半導體晶粒110、120、130之間的間隙。在一些替代實施例中，根據中介層140之上的半導體晶粒110、120、130的間隔及相對位置而定，底部填充膠150可溢出並延伸超過半導體晶粒110、120、130。
應理解，為了簡潔起見，在圖1中的中介層140上僅示出三個半導體晶粒110、120、130，但本文並不限於此。在一些實施例中，半導體封裝可包括更多或更少的半導體晶粒，以及其他構件（例如，被動構件、內連結構、支撐結構等）。此外，儘管當前例示出用於基底上晶圓上晶片（Chip-on-Wafer-on-Substrate，CoWoS）封裝的製程，但本文並不限於圖式中所示的封裝結構，且其他類型的晶圓級封裝也意味著將被本文覆蓋且落於所附發明申請專利範圍內。
參照圖2，沿著切割道CL對中介層140執行預切割製程（pre-cutting process），以在中介層140中形成預切割道PL。在某些實施例中，切割道CL的寬度W大於位於切割道CL的跨度內的預切割道PL的寬度W1。在一個實施例中，預切割道PL可成形為環繞晶粒並沿著待形成的封裝單元的周邊區的正方形或矩形環。在一些實施例中，預切割製程包括用旋轉刀片執行劃切製程。在一些實施例中，預切割製程包括使用雷射光束執行鐳射切割製程。在一些實施例中，預切割道PL被切割到中介層140的塊狀基底141中達深度D1。在一些實施例中，深度D1是從中介層140的頂表面140t到預切割道PL的底部測量的，且預切割道PL不穿透中介層140的整個厚度T（即，不切穿塊狀基底141）。在一些實施例中，預切割道PL的深度D1大於導通孔142的長度T1但小於中介層140的厚度T，且預切割道PL的底部低於導通孔142的底端。在一些實施例中，預切割道PL的深度D1實質上等於導通孔142的長度T1但小於中介層140的厚度T。
在圖2及圖3中，將中介層140與半導體晶粒110、120、130一起放置在上面形成有模具M1的載體C1上。接著，在模具M1內在載體C1之上形成包封中介層140且包繞半導體晶粒110、120、130及底部填充膠150的模製化合物160。在一些實施例中，通過以下方式形成模製化合物160：向模具M1中供應完全覆蓋半導體晶粒110、120、130、底部填充膠150及中介層140的包封材料（未示出）；填充預切割道PL；以及接著執行固化製程。在一些實施例中，通過包覆模製（over-molding）形成模製化合物160且將模製化合物160形成為覆蓋半導體晶粒110、120、130的頂表面110t、120t、130t，填充預切割道PL且覆蓋中介層140的側表面140s。在一些實施例中，模製化合物160的包封材料包括樹脂，例如環氧樹脂、酚醛樹脂或熱固性樹脂材料。在形成模製化合物160之後，移除載體C1及模具M1，且形成模製結構30，其中模製化合物160包封半導體晶粒110、120、130且在側向上包繞中介層140（其底表面140b被暴露出）。
參照圖3及圖4，對模製結構30執行修整製程及平坦化製程。在一些實施例中，修整製程移除模製結構30的邊緣部分，尤其是模製化合物160的比中介層140的側表面140s靠外且位於中介層140的側表面140s外側的最外環部分，直到暴露出中介層140的側表面140s為止。舉例來說，對模製結構30執行平坦化製程直到暴露出半導體晶粒110、120、130的頂表面110t、120t、130t。在一些實施例中，平坦化製程包括執行機械研磨製程或化學機械拋光（chemical mechanical polishing，CMP）製程。
在一些實施例中，在圖4中，倒置模製結構30以使得模製結構30的背側面朝上。接著，將模製結構30轉移到上面形成有剝離層DB的臨時載體C2上。在一些實施例中，對模製結構30的背側（即，中介層140的底表面140b）執行薄化製程，移除塊狀基底141及模製化合物160的部分，直到暴露出導通孔142為止。在一些實施例中，薄化製程包括執行機械研磨製程、蝕刻製程（即矽蝕刻製程）或化學機械拋光（CMP）製程。在一些實施例中，導通孔142的端部142a從變薄的中介層140的塊狀基底141的表面141b暴露出。在一個實施例中，延伸穿過變薄的中介層140的導通孔142是半導體穿孔（through semiconductor via，TSV）。在一些實施例中，在薄化製程期間，被填充在預切割道PL中的模製化合物160從變薄的中介層140的背側暴露出（從塊狀基底141的表面141b暴露出）。在一個實施例中，被填充在預切割道PL中的暴露出的模製化合物160可被稱為切割道部分160c。也就是說，導通孔142的端部142a與塊狀基底141的表面141b及切割道部分160c的頂表面共齊平（co-levelled）且共面。由於預切割道PL的深度D1等於或大於導通孔142的長度T1，因此中介層140的比預切割道PL靠外且位於預切割道PL外側的部分通過模製化合物160的切割道部分160c而與中介層140的剩餘部分分離。
在替代實施例中，預切割道PL的深度D1小於導通孔142的長度T1，且在形成預切割道PL之後，中介層140保持為一體件（integral piece）。
在一些實施例中，臨時載體C2是玻璃基底、金屬板、塑膠支撐板等。在一些實施例中，剝離層DB包括光熱轉換（light-to-heat conversion，LTHC）釋放層，當製造製程需要時，其有助於將臨時載體與半導體封裝分離。
參照圖5，在暴露出的導通孔142上形成連接件170以提供與其他構件的電連接。舉例來說，連接件170可包括受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、微凸塊、具有焊料材料的金屬柱、其組合等。在一些實施例中，在提供連接件170之前，可在暴露出的導通孔142上形成凸塊下金屬層（under-bump metallurgies）（未示出）。在一些實施例中，一些連接件170通過中介層140的導通孔142與半導體晶粒110、120、130電連接。包括暴露出導通孔142的開口的鈍化層172可在薄化製程之後以及在形成連接件170之前可選地形成在底表面140b上。
參照圖6，從臨時載體C2剝離模製結構30並將模製結構30轉移到另一載體C3上。
在圖1到圖6中，為了簡潔起見，僅示出單個封裝單元，然而，本文並不限於此。在一些實施例中，在中介層140上同時形成多個封裝單元。換句話說，可在重構晶圓級處執行示例性製程，以使得以模製結構或重構晶圓的形式處理多個封裝單元。在一些實施例中，模製結構30包括多個封裝單元PU。根據一些實施例，封裝單元PU類似於半導體封裝80（如圖8中所示）。
在一些實施例中，如圖6中所示，對模製結構30執行單體化製程，以例如通過沿著預切割道PL切穿模製結構30來分離個別的封裝單元PU。在一些實施例中，單體化製程包括用旋轉刀片執行晶圓劃切製程或晶圓鋸切製程。在一些實施例中，單體化製程包括執行鐳射切割製程。在一些實施例中，向模製化合物160的切割道部分160c中執行劃切或切割製程，劃切或切割製程切穿模製化合物160並切割到載體C3中以形成劃線道SL並分離封裝單元PU。通過形成劃線道SL，對封裝單元PU進行單體化，並且切斷模製化合物160的一部分且將模製化合物160的所述一部分與模製化合物160的剩餘部分分離。
在替代實施例中，單體化製程包括執行斜面切割製程（bevel cutting process），斜面切割製程切割出中介層140的隅角部分及部分160c，且接著執行切穿模製化合物160的垂直切割製程，從而形成具有切割邊緣的劃線道SL（參見圖13）。
圖7是示出切割道CL、預切割道PL及劃線道SL的相對大小及佈置的放大剖視圖。在一些實施例中，劃線道SL的寬度W2僅是預切割道的寬度W1的一部分且小於預切割道的寬度W1。根據單體化製程期間的切割深度而定，可分兩個階段執行劃切或切割製程。舉例來說，利用第一刀片的第一階段切割製程產生具有約為45微米的寬度W2的第一劃線道SL1，以及利用第二刀片的第二階段切割製程產生具有約為35微米的寬度W3的第二劃線道SL2，且第一階段切割製程比第二階段切割製程的切割深度比率可為約1:5。作為另外一種選擇，如果切割深度不是非常大，則使用一個階段的切割製程。
參照圖6及圖7，劃線道SL位於預切割道PL的跨度內。在一個實施例中，劃線道SL位於預切割道PL的中間。在一些實施例中，切割道CL具有約為180微米的寬度W，預切割道PL具有約為160微米的寬度W1，且劃線道SL具有約為45微米的寬度W2。可修改或調整劃線道SL的位置以確保切割道部分160c的剩餘部分161（位於劃線道SL的旁邊及內部）的寬度Wm大於零且至少等於或大於約50微米。以約160微米的預切割道PL的寬度W1為例，切割道部分160c的剩餘部分161（位於劃線道SL的旁邊及內部）的寬度Wm介於從約50微米到約70微米的範圍內。
參照圖8，在移除載體C3之後，獲得個別的半導體封裝80。在圖8中，模製化合物160包封半導體晶粒110、120、130，在側向上包封中介層140且覆蓋中介層140的側表面140s。在一些實施例中，如參見圖8中所示，模製化合物160的剩餘部分161具有與中介層140的表面141b齊平且共面的底表面161b。在一些實施例中，中介層的整個側表面140s被模製化合物160保護。以矩形形狀的封裝單元為例，模製化合物160的環形剩餘部分161完全覆蓋並保護中介層140的所有所述四個側表面140s。如前面段落中所述，位於中介層140的側壁140s上的剩餘部分161具有約為50微米或大於約50微米的寬度Wm，以很好地保護中介層140的側表面140s，從而減輕隅角應力並防止中介層140的隅角處的分層及破裂。因此，封裝結構的可靠性顯著提高且破裂風險降低約50%。
圖9是圖8中的半導體封裝80的實例的示意性仰視圖。圖10是例示根據本文一些實施例的連接到電路基底的半導體封裝的示意性剖視圖。根據本文的一些實施例，通過圖1到圖8中所例示的步驟來提供半導體封裝80（圖8中所示）。
在一些實施例中，如圖9中所例示，從半導體封裝80的仰視圖可看到模製化合物160的剩餘部分161環繞中介層140，且中介層140的底表面141b被暴露出。在圖9中，為了例示目的，省略層172，且剩餘部分161被視為具有寬度Wm且環繞中介層140的四個側面的矩形環形形狀。
參照圖10，半導體封裝80通過連接件170接合到電路基底200的頂表面200t。在一些實施例中，電路基底200包括印刷電路板、層壓板或可撓層壓板。在一些實施例中，電路基底200包括一個或多個主動構件、被動構件、或其組合。在一些實施例中，電路基底200還可包括金屬化層（未示出）、穿孔（未示出）以及連接到金屬化層及通孔的接合墊（未示出），以提供例如雙側電連接。金屬化層可形成在主動構件及被動構件之上且可被設計成連接各種構件以形成功能電路系統。在實施例中，在電路基底200的底表面200b上形成導電球210以用於進一步的電連接。
在一些實施例中，可提供另一種底部填充膠180並將所述底部填充膠180填充到連接件170之間以及半導體封裝80與電路基底200之間的間隙中。在一些實施例中，底部填充膠180的材料及製造方法可類似於針對底部填充膠料150闡述的材料及製造方法，且在本文中省略其詳細說明。在一些實施例中，參照圖10，可可選地在電路基底200上設置結構190，且結構190可為支撐結構、散熱器或分隔部件。
圖11到圖15是例示根據本文一些實施例的一些半導體封裝的部分的示意性剖視圖。圖16是圖13的半導體封裝的實例的示意性仰視圖。
參照圖11，半導體封裝11可按照從圖1到圖8闡述的製程來生產。在一些實施例中，模製化合物160包封半導體晶粒120且在側向上包繞中介層140，且模製化合物160完全覆蓋中介層140的所有側表面140s。在一些實施例中，剩餘部分161是指模製化合物160的位於中介層140的側表面（即側壁）140s上的部分，且剩餘部分161的底表面161b與中介層140的表面141b齊平且共面。
參照圖12，除了中介層140A具有臺階形側壁140As之外，半導體封裝12的結構類似於半導體封裝11。也就是說，中介層140A的側表面形成臺階形側壁140As。以矩形形狀的封裝單元為例，中介層140A的所述四個側壁中的至少一個側壁包括臺階形側壁。在一些實施例中，中介層140A的所有側壁包括臺階形側壁。在一些實施例中，臺階形側壁140As具有從中介層140A的底表面141b延伸到剩餘部分161A的底表面161b的垂直側壁140s1以及從剩餘部分161A的底表面161b延伸到中介層140A的頂表面的垂直側壁140s2。表面140s3是連接垂直側壁140s1與垂直側壁140s2的水平表面。在一些實施例中，剩餘部分161A是指模製化合物160A的與中介層140A的表面140s3及側壁140s2進行接觸的部分。在圖12中，剩餘部分161A的底表面161b高於中介層140A的表面141b。換句話說，中介層140A具有延伸的凸緣部分140A1（具有垂直側壁140s1及表面140s3），凸緣部分140A1突出超過垂直側壁140s2且突出於垂直側壁140s2的外側。在圖12中，凸緣部分140A1的側壁140s1未被模製化合物160覆蓋。在一些實施例中，半導體封裝12的結構可按照從圖1到圖8闡述的類似製程來生產，但預切割道PL形成有小於導通孔142的長度的深度。
參照圖13，除了中介層140B具有局部傾斜側壁140Bs之外，半導體封裝13的結構類似於半導體封裝11。在一些實施例中，局部傾斜側壁140Bs具有從中介層140B的底表面141b延伸到剩餘部分161B的底表面161b的斜的側壁140s4，以及從剩餘部分161B的底表面161b延伸到中介層140B的頂表面的垂直側壁140s5。在圖13中，剩餘部分161B具有斜的底表面161b（向內傾斜）。在一些實施例中，剩餘部分161B的底表面161b與斜的側壁140s4共面，因為除了單體化製程包括執行斜面切割製程以切斷模製化合物160B的邊緣部分及中介層140B的邊緣之外，半導體封裝12的結構可按照圖1到圖8闡述的類似製程來生產。從圖13及圖16的仰視圖可看出，形成了環形傾斜側壁（表面161b+側壁140s4），且剩餘部分161B覆蓋垂直側壁140s5並保護垂直側壁140s5與斜的側壁140s4之間的邊界或邊緣。
參照圖14，除了中介層140C具有倒臺階形側壁140之外，半導體封裝14的結構類似於半導體封裝11。在一些實施例中，倒臺階形側壁140Cs具有從中介層140C的底表面141b延伸到剩餘部分161C的頂表面161t的垂直側壁140s6以及從剩餘部分161C的頂表面161t延伸到中介層140C的頂表面的垂直側壁140s7。表面140s8是連接垂直側壁140s6與垂直側壁140s7的連接水平表面。在圖14中，剩餘部分161C的底表面161b與中介層140C的表面141b共面。換句話說，中介層140C具有延伸的凸緣部分140C1（具有垂直側壁140s7及表面140s8），凸緣部分140C1突出超過垂直側壁140s6且突出於垂直側壁140s6的外側。
參照圖15，除了模製化合物160D的部分161D不僅覆蓋側壁140Ds，而且進一步在中介層140D的底表面141b之上延伸並覆蓋中介層140D的底表面141b之外，半導體封裝15的結構類似於半導體封裝14。
圖17到圖22是例示根據本文一些實施例的在半導體封裝的製造方法中各個階段形成的結構的示意性剖視圖。圖23到圖24是例示根據本文一些實施例的在半導體封裝的另一製造方法之後形成的結構的示意性剖視圖。
參照圖17，形成模製結構17。在一些實施例中，除了跳過在中介層140’中形成預切割道之外，模製結構17可類似於圖3的模製結構，且模製結構17可按照圖1到圖3所繪示的製程形成。為了簡化起見，將省略相同或相似部件的說明。
參照圖18，對模製結構17執行修整製程及平坦化製程。在一些實施例中，修整製程移除模製結構17的邊緣部分，使得暴露出中介層140’的側表面140s。在一些實施例中，對模製結構17執行平坦化製程以移除半導體晶粒110、120、130上方的額外的模製化合物160。在一些實施例中，翻轉模製結構17且將模製結構17轉移到上面形成有剝離層DB的臨時載體C5上。在一些實施例中，對中介層140’的背側執行薄化製程，直到暴露出導通孔142的端部142a為止。在一些實施例中，導通孔142的端部142a從變薄的中介層140’的塊狀基底141的表面141b暴露出。也就是說，導通孔142的端部142a與塊狀基底141的表面141b共齊平且共面。
參照圖19，在中介層140’的塊狀基底141中形成預切割道PL。類似地，沿著切割道CL（未示出）對中介層140’執行預切割製程，以在中介層140’中形成預切割道PL。在一些實施例中，預切割道PL被切割到中介層140’的塊狀基底141中達深度D1。在一些實施例中，預切割道PL不穿透整個塊狀基底141。在一些實施例中，連接件170形成在暴露出的導通孔142上且與暴露出的導通孔142連接。
參照圖20，在預切割道PL中填充填充材料165。在一些實施例中，填充材料165填充滿預切割道PL且填充材料165的頂表面165a與塊狀基底141的表面141b共面且齊平。在一個實施例中，填充材料165的材料不同於模製化合物160的材料。在一個實施例中，填充材料165的材料與模製化合物160的材料相同。在一些實施例中，當填充材料165與模製化合物160的材料實質上相同時，填充材料165可被認為是模製化合物的部分但是在稍後的製造製程中形成。
參照圖21，在一些實施例中，將模製結構17轉移到另一載體C6且對模製結構17執行單體化製程，以例如通過沿著預切割道PL切穿模製結構17的填充材料165來分離個別的封裝單元PU。在一些實施例中，單體化製程包括用旋轉刀片執行晶圓劃切製程。在一些實施例中，單體化製程包括執行鐳射切割製程。在一些實施例中，執行切穿填充材料165、切穿模製化合物160且切割到載體C6中的劃切或切割製程，以形成劃線道SL並分離封裝單元PU。通過形成劃線道SL，對封裝單元PU進行單體化，且將填充材料165的一部分切斷且將填充材料165的所述一部分與填充材料165的剩餘部分165d分離。
參照圖22，在移除載體C6之後，獲得個別的半導體封裝220。在圖22中，模製化合物160包封半導體晶粒110、120、130，且暴露出中介層140’的側壁140s的上部部分。在一些實施例中，填充材料165的剩餘部分165d覆蓋並保護中介層140’的側壁140s的下部部分。如前面段落中所述，半導體封裝220類似於圖14的半導體封裝14，位於中介層140’的側壁140s的下部部分上的剩餘部分165d具有約為50微米或大於約50微米的寬度Wm，以很好地保護中介層140’的邊緣或隅角，從而減輕隅角應力並防止中介層140’的隅角處的分層及破裂。因此，封裝結構的可靠性顯著提高，且破裂風險降低約50%。
在替代實施例中，如圖23中所示，填充材料165不僅填充滿預切割道，而且還覆蓋中介層140”的塊狀基底141的表面141b。也就是說，填充材料165的頂表面165a高於塊狀基底141的表面141b。
參照圖23及圖24，沿著預切割道PL切穿模製結構的填充材料165來執行單體化製程。如前面段落中所述，半導體封裝240類似於圖15的半導體封裝15，且剩餘的填充材料165’不僅覆蓋側壁140s的下部部分，而且還覆蓋中介層140”的底表面141b。
基於以上所述，根據本文的一種半導體封裝可包括設置在中介層上的一個或多個半導體晶粒以及包封半導體晶粒的模製化合物。在一些實施例中，模製化合物覆蓋並保護中介層的一部分或整個側壁。在一些實施例中，半導體封裝還包括填充材料，所述填充材料覆蓋並保護中介層的一部分或整個側壁。
在本文的一些實施例中，提供一種半導體封裝。所述半導體封裝包括至少一個半導體晶粒、中介層、模製化合物及連接件。中介層具有第一表面、與所述第一表面相對的第二表面及連接所述第一表面與所述第二表面的側壁。所述至少一個半導體晶粒設置在中介層的第一表面上且與中介層電連接。模製化合物設置在所述中介層之上且在側向上包封所述至少一個半導體晶粒。所述模製化合物在側向上包繞在所述中介層周圍且所述模製化合物至少與所述中介層的所述側壁的一部分進行實體接觸。連接件設置在所述中介層的所述第二表面上，且通過所述中介層而與所述至少一個半導體晶粒電連接。
在上述的半導體封裝中，其中所述模製化合物覆蓋所述中介層的整個所述側壁。
在上述的半導體封裝中，其中覆蓋所述中介層的整個所述側壁的所述模製化合物具有與所述中介層的所述第二表面齊平且共面的底表面。
在上述的半導體封裝中，其中所述中介層的所述側壁中的至少一個側壁是臺階形側壁，且所述模製化合物與所述臺階形側壁的上部部分進行實體接觸。
在上述的半導體封裝中，其中與所述臺階形側壁的所述上部部分進行實體接觸的所述模製化合物具有比所述中介層的所述第二表面高的底表面。
在上述的半導體封裝中，其中所述中介層的所述側壁中的至少一個側壁是局部傾斜側壁，且所述局部傾斜側壁由從所述中介層的所述第一表面延伸的垂直側壁和與所述垂直側壁進行連接並延伸到所述中介層的所述第二表面的斜的側壁組成。
在上述的半導體封裝中，其中與所述垂直側壁進行實體接觸的所述模製化合物具有與所述斜的側壁共面的斜的底表面。
在上述的半導體封裝中，其中所述中介層的所述側壁中的至少一個側壁是倒臺階形側壁，且所述模製化合物與所述倒臺階形側壁的下部部分進行實體接觸。
在上述的半導體封裝中，其中所述模製化合物還覆蓋所述中介層的所述第二表面。
在上述的半導體封裝中，還包括填充在所述至少一個半導體晶粒與所述中介層的所述第一表面之間的底部填充膠。
在本文的一些實施例中，提供一種半導體封裝。所述半導體封裝包括半導體晶粒、中介層、模製化合物、連接件及電路基底。中介層具有第一表面、與所述第一表面相對的第二表面及連接所述第一表面與所述第二表面的側壁。半導體晶粒設置在所述中介層的所述第一表面上且與所述中介層電連接。模製化合物設置在所述中介層之上且在側向上包封所述半導體晶粒。所述模製化合物在側向上包繞在所述中介層周圍且所述模製化合物的一部分與所述中介層的所述側壁進行實體接觸。電路基底設置在所述中介層下方且與所述至少一個晶粒電連接。連接件設置在所述中介層的所述第二表面與所述電路基底之間。
在上述的半導體封裝中，其中所述模製化合物的所述一部分與所述中介層的整個所述側壁進行實體接觸，且所述一部分的底表面與所述中介層的所述第二表面齊平。
在上述的半導體封裝中，其中所述中介層具有凸緣部分，所述模製化合物的所述一部分直接位於所述凸緣部分上且與所述中介層的所述側壁的上部部分進行實體接觸而不覆蓋所述凸緣部分的側壁，並且所述一部分的底表面高於所述中介層的所述第二表面。
在上述的半導體封裝中，其中所述中介層具有凸緣部分，所述模製化合物的所述一部分直接位於所述凸緣部分上且與所述中介層的所述側壁的下部部分進行實體接觸而不覆蓋所述凸緣部分的側壁，並且所述一部分的底表面與所述中介層的所述第二表面齊平。
在上述的半導體封裝中，其中所述中介層具有凸緣部分，所述模製化合物的所述一部分與所述中介層的所述側壁的下部部分及所述中介層的所述第二表面進行實體接觸。
在本文的一些實施例中，提供一種半導體封裝的製造方法。所述製造方法包括以下步驟。提供中介層且提供半導體晶粒。將所述半導體晶粒接合到所述中介層的安裝表面。在所述中介層中形成預切割道。在所述中介層之上形成模製化合物以包封所述半導體晶粒，從而形成模製結構。通過經由所述預切割道切穿所述模製化合物來對所述模製結構執行單體化製程，以形成個別的半導體封裝。
在上述的製造方法中，其中所述預切割道是通過在形成所述模製化合物之前對所述中介層的所述安裝表面執行預切割製程形成的。
在上述的製造方法中，其中所述預切割道是通過在形成所述模製化合物之後對所述中介層的與所述安裝表面相對的表面執行預切割製程形成的，且所述預切割道以比所述中介層的厚度小的深度形成在所述中介層中。
在上述的製造方法中，還包括形成被填充在所述預切割道中的填充材料，且所述單體化製程切穿被填充在所述預切割道中的所述填充材料。
在上述的製造方法中，還包括形成填充滿所述預切割道且覆蓋所述中介層的與所述安裝表面相對的表面的填充材料，且所述單體化製程切穿被填充在所述預切割道中的所述填充材料。
對於所屬領域中的技術人員來說將顯而易見的是，在不背離本文的範圍或精神的條件下，可對所公開的實施例作出各種修改及變化。綜上所述，本文旨在涵蓋所提供的修改及變化，只要其落於隨附發明申請專利範圍及其等效範圍內即可。
11、12、13、14、15、80、220、240:半導體封裝 17、30:模製結構 110、120、130:半導體晶粒 110a、120a、130a:有效面 110t、120t、130t、140t、141t、161t、165a、200t:頂表面 112:半導體基底 114:接觸端子 116:鈍化層 118、128、138:晶粒連接件 122、132:記憶體晶片 124、134、170:連接件 140、140’、140”、140A、140B、140C、140D:中介層 140A1、140C1:凸緣部分 140As:臺階形側壁 140b、161b、200b:底表面 140Bs:局部傾斜側壁 140Cs:倒臺階形側壁 140Ds、140s、140s4:側壁 140s1、140s2、140s5、140s6、140s7:垂直側壁 140s3、140s8、141b:表面 141:塊狀基底 142:導通孔 142a:端部 144:重佈線結構 150、180:底部填充膠 160、160A、160B、160C、160D:模製化合物 160c:切割道部分 161、161A、161B、161C、165d:剩餘部分 161D:部分 165:填充材料 165’:剩餘的填充材料 172:鈍化層 190:結構 200:電路基底 210:導電球 C1、C2、C3、C5、C6:載體 CL:切割道 D1:深度 DB:剝離層 M1:模具 PL:預切割道 PU:封裝單元 SL:劃線道 SL1:第一劃線道 SL2:第二劃線道 T:厚度 T1:長度 W、W1、W2、W3、Wm:寬度 Z:厚度方向
本文包括附圖以提供對本文的進一步理解，且所述附圖被併入本說明書中並構成本說明書的一部分。圖式例示出本文的示例性實施例，且與本說明一起用於闡釋本文的原理。 圖1到圖8是例示根據本文一些實施例的在半導體封裝的製造方法中各個階段形成的結構的示意性剖視圖。 圖9是根據本文一些實施例的半導體封裝的示意性仰視圖。 圖10是例示根據本文一些實施例的連接到電路基底的半導體封裝的示意性剖視圖。 圖11到圖15是例示根據本文一些實施例的一些半導體封裝的部分的示意性剖視圖。 圖16是根據本文一些實施例的半導體封裝的示意性仰視圖。 圖17到圖22是例示根據本文一些實施例的在半導體封裝的製造方法中各個階段形成的結構的示意性剖視圖。 圖23到圖24是例示在根據本文一些實施例的半導體封裝的另一種製造方法之後形成的結構的示意性剖視圖。
80:半導體封裝
110、120、130:半導體晶粒
112:半導體基底
128、138:晶粒連接件
140:中介層
140s:側壁
141:塊狀基底
141b:表面
142:導通孔
150:底部填充膠
160:模製化合物
161:剩餘部分
161b:底表面
170:連接件
172:鈍化層
Wm:寬度

Claims (1)

  1. 一種半導體封裝，包括： 中介層，具有第一表面、與所述第一表面相對的第二表面及連接所述第一表面與所述第二表面的側壁； 至少一個半導體晶粒，設置在所述中介層的所述第一表面上且與所述中介層電連接； 模製化合物，設置在所述中介層之上且在側向上包封所述至少一個半導體晶粒，其中所述模製化合物在側向上包繞在所述中介層周圍且所述模製化合物至少與所述中介層的所述側壁的一部分進行實體接觸；以及 連接件，設置在所述中介層的所述第二表面上，且通過所述中介層而與所述至少一個半導體晶粒電連接。
TW110110365A 2020-03-26 2021-03-23 半導體封裝及其製造方法 TW202137349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,284 US11373946B2 (en) 2020-03-26 2020-03-26 Semiconductor package and manufacturing method thereof
US16/830,284 2020-03-26

Publications (1)

Publication Number Publication Date
TW202137349A true TW202137349A (zh) 2021-10-01

Family

ID=76613727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110365A TW202137349A (zh) 2020-03-26 2021-03-23 半導體封裝及其製造方法

Country Status (3)

Country Link
US (3) US11373946B2 (zh)
CN (1) CN113078126A (zh)
TW (1) TW202137349A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270956B2 (en) * 2020-03-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
KR20220042705A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20230061843A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic package
CN117529801A (zh) * 2021-09-28 2024-02-06 华为技术有限公司 芯片封装结构及其封装方法、通信装置
US20230317671A1 (en) * 2022-03-30 2023-10-05 Taiwan Semiconductor Manufacturing Company Limited Substrate trench for controlling underfill fillet area and methods of forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2003243605A (ja) * 2002-02-21 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
TWI241666B (en) * 2004-09-16 2005-10-11 Advanced Semiconductor Eng Chip structure, wafer structure and fabricating method of wafer protecting layer
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US8044420B2 (en) * 2009-01-15 2011-10-25 Advanced Semiconductor Engineering, Inc. Light emitting diode package structure
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
US9941248B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US10636715B2 (en) * 2017-11-06 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating the same
US10593630B2 (en) * 2018-05-11 2020-03-17 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US11508692B2 (en) * 2019-12-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝
US11862551B2 (en) 2021-10-18 2024-01-02 Global Unichip Corporation Interposer and semiconductor package each having conductive terminals on redistribution layer with different pitch

Also Published As

Publication number Publication date
CN113078126A (zh) 2021-07-06
US20220293508A1 (en) 2022-09-15
US11373946B2 (en) 2022-06-28
US20210305145A1 (en) 2021-09-30
US20240153861A1 (en) 2024-05-09
US11916009B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US12068224B2 (en) Semiconductor packages having thermal conductive pattern
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
TW202137349A (zh) 半導體封裝及其製造方法
US11380653B2 (en) Die stack structure and manufacturing method thereof
US12094852B2 (en) Package structure and method of manufacturing the same
CN111799228B (zh) 形成管芯堆叠件的方法及集成电路结构
US11508692B2 (en) Package structure and method of fabricating the same
CN113809018B (zh) 集成电路器件及其形成方法
KR20130098685A (ko) 반도체 패키지
US11990351B2 (en) Semiconductor package and manufacturing method thereof
US12119324B2 (en) Package structure
US10497690B2 (en) Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly
CN114823366A (zh) 封装件及其形成方法
US20240363488A1 (en) Semiconductor packages having thermal conductive pattern