DE10261410B4 - Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung - Google Patents

Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Download PDF

Info

Publication number
DE10261410B4
DE10261410B4 DE10261410A DE10261410A DE10261410B4 DE 10261410 B4 DE10261410 B4 DE 10261410B4 DE 10261410 A DE10261410 A DE 10261410A DE 10261410 A DE10261410 A DE 10261410A DE 10261410 B4 DE10261410 B4 DE 10261410B4
Authority
DE
Germany
Prior art keywords
connection
contact areas
group
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10261410A
Other languages
English (en)
Other versions
DE10261410A1 (de
Inventor
Harry Hedler
Thorsten Meyer
Roland Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10261410A priority Critical patent/DE10261410B4/de
Priority to SG200307892A priority patent/SG114648A1/en
Priority to CNB2003101243799A priority patent/CN1221021C/zh
Priority to US10/747,670 priority patent/US7022549B2/en
Publication of DE10261410A1 publication Critical patent/DE10261410A1/de
Application granted granted Critical
Publication of DE10261410B4 publication Critical patent/DE10261410B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Verfahren zur Verbindung einer integrierten Schaltung (5), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (100), welches folgende Schritte aufweist:
Vorsehen einer Verpackung (1a'; 1b'; 1c') für die integrierte Schaltung, welche eine Anschlussseite (AS) aufweist, auf der eine Mehrzahl von Anschlussbereichen (150; 150, 150') zur Verbin- dung mit dem Substrat (100) vorgesehen ist, und welche zu- mindest auf der Rückseite der integrierten Schaltung (5) eine Verkapselung (20) aufweist;
Vorsehen einer entsprechenden Mehrzahl von Anschlussbereichen (110) auf dem Substrat (100);
Vorsehen von erhabenen Kontaktbereichen (30; 35) auf den Anschlussbereichen (150; 150, 150') der Verpackung (1a'; 1b'; 1c') und/oder den Anschlussbereichen (110) des Substrats (100);
wobei die erhabenen Kontaktbereiche (30; 35) eine erste Gruppe von Kontaktbereichen (30) und eine zweite Gruppe von Kontaktbereichen (35) umfassen;
Schaffen einer Verbindung der Verpackung (1a'; 1b'; 1c') mit dem Substrat (100) über die erhabenen Kontaktbereiche...

Description

  • Die vorliegenden Erfindung betrifft ein Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf Chips mit integrierten Schaltungen in Silizium-Technologie erläutert.
  • Bekannte CSP(Chip Size Package)- oder WLP(Wafer Level Package)-Lösungen zur Verbindung einer integrierten Schaltung mit einem Substrat weisen Zuverlässigkeitsprobleme bei Temperaturwechseln insbesondere bei großen Schaltungsanordnungen auf, und zwar insbesondere bei immer kleiner werdenden Abständen zwischen Substrat und verpacktem Chip. Durch die unterschiedlichen thermischen Ausdehnungskoeffizienten von verpackter Schaltungsanordnung und Substrat entstehen unterschiedliche Längenausdehnungen beider Komponenten während der Temperaturwechsel.
  • Bei Chip Size Packages und Wafer Level Packages sind bisher im wesentlichen zwei Arten von Verbindungsstrukturen zwischen dem Chip und dem Substrat bekannt.
  • Die erste übliche Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung von Ball-Grid-Arrays mit starren Lotkügelchen oder Bumps zur mechanischen Verbindung unter zusätzlicher Verwendung einer Unterfüllung, um die Stabilität zu erhöhen. Bei dieser Lösung führt die Fehlanpassung der thermischen Eigenschaften des Chips und des Substrats, insbesondere des thermischen Ausdehnungskoeffizienten, zu großen Zuverlässigkeitsrisiken. Die Lotkügelchen können bei Temperaturwechseln abgeschert werden. Insbesondere bei großen Chips beschränkt dies die Zuverlässigkeit erheblich.
  • Zur Verhinderung derartiger unerwünschter Defekte sind verschiedene Arten von Zwischenverbindungschichten (Interposer) entwickelt worden, welche als Spannungspuffer zwischen dem Chip mit geringem thermischen Ausdehnungskoeffizienten und dem Substrat mit hohem thermischen Ausdehnungskoeffizienten dienen. Derartige Lösungen erhöhen die Höhe des Aufbaus, die Anzahl von Verbindungen und zumindest die Kosten.
  • 4 zeigt eine schematische Ansicht von einem Teil einer Schaltungsanordnung vom Interposer-Typ zur Erläuterung der Problematik, die der Erfindung zugrunde liegt.
  • In 4 bezeichnet Bezugszeichen 100 ein Schaltungssubstrat, beispielsweise in Form eines Modulbords. Bezugszeichen 1a bezeichnet zusammenfassend eine Verpackung einer integrierten Schaltung, welche im vorliegenden Fall ein Chip 5 ist. Der Chip 5 weist Kontaktpads 6 auf, an denen elektrische Anschlüsse der darin befindlichen Schaltung nach außen geführt sind. Auf der Vorderseite VS des Chips 5 ist mittels einer Klebeschicht 10 ein Interposer 15 aufgebracht, der in der Mitte eine Durchführung aufweist, durch die Zuleitungen 7 durch ein Klebemittel 8 abgedichtet geführt sind, welche an ihrem einen Ende mit den Kontaktpads 6 und an ihrem anderen Ende mit Anschlussbereichen 140 verbunden sind, wobei letztere auf der Anschlussseite AS der Verpackung 1a angebracht sind. Die Anschlussbereiche 140 sind mit einer Umverdrahtung verbunden, welche eine Mehrzahl von Anschlussbereichen 50 aufweist, die zur Verbindung mit einer entsprechenden Anzahl von Anschlussbereichen 110 auf dem Schaltungssubstrat 100 vorgesehen sind.
  • Diese mechanische und elektrische Verbindung wird realisiert durch entsprechende Lotkügelchen 30 zwischen den Anschlussbe reichen 110, 150, wobei zwischen Schaltungssubstrat 100 und Interposer 15 zusätzlich ein Unterfüllmittel 50 in Form eines Klebstoffes eingebracht ist.
  • Auf der Rückseite des Chips 5 ist eine Verkapselung 20 vorgesehen, beispielsweise aus undurchsichtigen Epoxiharz. Die gestrichelten Linien in 4 bezeichnen einen Verbiegungseinfluss V aufgrund thermischer Fehlanpassungen, der dazu führt, dass bei einer derartigen Geometrie insbesondere die Randbereiche einer großen Spannung ST unterliegen. Diese Spannung ST ist letztendlich die Ursache dafür, dass die äußeren Lotkügelchen bei Temperaturwechseln häufig abgeschert bzw. abgerissen werden.
  • 5 zeigt eine schematische Ansicht von einem Teil einer Schaltungsanordnung vom Chip-Size-Typ zur Erläuterung der Problematik, die der Erfindung zugrundeliegt.
  • Bei der Anordnung gemäß 5 ist im Gegensatz zu der Anordnung gemäß 4 kein Interposer vorgesehen. Vielmehr befindet sich dort auf der Vorderseite VS des Chips 5 eine dielektrische Schicht 25, auf der Anschlussbereiche 150 vorgesehen sind, die über die Umverdrahtung mit den Kontaktpads 6 verbunden sind. Analog zum Beispiel nach 4 sind Lotkügelchen 30 vorgesehen, welche eine mechanische und elektrische Verbindung zwischen der Verpackung 1b mit dem Chip 5 und dem Schaltungssubstrat 100 vorsehen. Um ein unerwünschtes Zerfließen von Lot vorzusehen, ist auf der Anschlussseite AS weiterhin eine Lotstopschicht von 120 vorgesehen, welche bewirkt, dass die Lotkügelchen 30 an den vorgesehenen Orten erhalten bleiben und nicht zerfließen. Auch bei diesem Beispiel ist für Stabilisierung eine Unterfüllschicht 50 in Form einer Klebeschicht vorgesehen.
  • Eine weitere Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung elastischer Erhebungen, die aus der WO 00/79589 A1 bekannt ist. Diese offen bart ein elektronisches Bauelement, welches auf einer Oberfläche flexible Erhöhungen aus einem isolierenden Material aufweist, wobei ein elektrischer Kontakt auf der flexiblen Erhebung angeordnet ist und ein Leitungspfad auf der Oberfläche oder im Inneren der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet ist. Der Vorteil dieser Lösung ist eine geringere Aufbauhöhe, eine höhere Zuverlässigkeit und geringere Kosten. In diesem Zusammenhang ist es bekannt, die elastischen Kontaktelemente auf das Substrat zu löten bzw. zu kleben.
  • Ein Nachteil dieser Lösung besteht darin, das die Wärmeableitung von der integrierten Schaltung bei flexiblen Kunststoff-Kontaktelementen wesentlich schlechter ist als bei Lotkügelchen. Ein weiterer Nachteil liegt in einer schlechteren mechanischen Fixierung.
  • Die US 5 400 950 A offenbart die Verbindung eines Chips mit einem Substrat über Dummy-Lotkügelchen und Lotkügelchen zur elektrischen Verbindung.
  • Die JP 10-112 478 A lehrt, im Randbereich einer BGA-Halbleiteranordnung ausgehärtete Klebeverbindungen vorzusehen.
  • Die US 5 796,196 A offenbart eine strukturell verstärkte BGA-Halbleiteranordnung, wobei im Außenbereich Lotkügelchen mit vergrößertem Querschnitt im Vergleich zum Innenbereich vorgesehen sind.
  • Aus der DE 101 26 296 A1 ist ein Verfahren zur Herstellung eines elektronischen Bauelements bekannt, wobei elastisches Material auf eine Chipoberfläche durch ein Spritz- oder Gussverfahren aufgebracht wird und auf die darauf resultierenden elastischen Erhebungen metallische Leiterbahnen geführt sind.
  • Die nicht vorveröffentlichte ältere Anmeldung DE 102 15 654 A1 offenbart eine Umverdrahtungsebene, auf die ein nackter Chip mittels des Flip-Chip-Verfahrens gelötet ist. Die Umverdrahtungsebene ist auf ein Trägersubstrat mittels erhabener Kontaktbereiche gelötet, wobei die erhabenen Kontaktbereiche eine erste Gruppe von starren Lotkügelchen in einem Zentralbereich unter dem Chip und eine zweite Gruppe von elastischen Kontaktbereichen in einem äußeren Bereich aufweisen.
  • Eine Aufgabe der vorliegenden Erfindung liegt darin, ein einfaches und kostengünstiges Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung zu schaffen, welches von thermischer Fehlanpassung weitgehend unbeeinflusst bleibt, aber dennoch gute Wärmeableitungseigenschaften aufweist.
  • Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat nach Anspruch 1 und die entsprechende Schaltungsanordnung nach Anspruch 7 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee liegt darin, dass die erhabenen Kontaktbereiche derart gestaltet sind, dass die erste Gruppe von Kontaktbereichen eine starre Verbindung und die zweite Gruppe von Kontaktbereichen eine elastische Verbindung zwischen der Verpackung und dem Substrat bilden. Durch geeignete Anordnung lässt sich somit einerseits die thermische Fehlanpassung elastisch ausgleichen, andererseits aber eine gute Wärmeableitung und feste mechani mechanische Anbindung aufrechterhalten. In diesem Zusammenhangs sei erwähnt, dass die Kontaktbereiche nicht notwendigerweise eine elektrische Kontaktfunktion aufweisen müssen, sondern zumindest teilweise lediglich eine thermisch/ mechanische Funktion aufweisen können.
  • Bei der Konzeption der vorliegenden Erfindung wurde herausgefunden, dass der Effekt unterschiedlicher Längenausdehnungen umso größer ist, je größer der Abstand von einem neutralen Punkt der Schaltungsanordnung ist. Ab einem bestimmten Abstand von einem derartigen neutralen Punkt kann die entstehende Spannung bei Temperaturwechseln nicht mehr durch die Verpackung abgefedert werden, und die schwächsten Komponenten – in der Regel die Lotkügelchen – werden zerstört, da die Lotverbindung wenig elastisch ist und ab einer bestimmten Scherkraft abreißt.
  • Wo im speziellen ein neutraler Punkt liegt, hängt von der geometrischen Konstruktion der verpackten integrierten Schaltung und des Substrats ab.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer weiteren bevorzugten Weiterbildung liegt der Punkt etwa in der Mitte einer Erstreckung in einer vorgegebenen Richtung der Verpackung.
  • Gemäß einer weiteren bevorzugten Weiterbildung bestehen die Kunststoffelemente aus elektrisch leitfähigem Polymer und/oder Klebmittel und/oder Silikon.
  • Gemäß einer weiteren bevorzugten Weiterbildung bestehen die Kunststoffelemente aus elektrisch nicht-leitfähigem Polymer und/oder Klebmittel und/oder Silikon, wobei die an ihrer zu verbindenden Seite mit einer metallischen Leiterbahn versehen werden, die mit der integrierten Schaltung elektrisch verbunden ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Verpackung auf der Vorderseite der integrierten Schaltung einen Interposer auf, auf dessen der integrierten Schaltung abgewandten Seite die Anschlussbereiche der Verpackung vorgesehen werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Verpackung auf der Vorderseite der integrierten Schaltung eine Isolierschicht auf, auf deren der integrierten Schaltung abgewandten Seite die Anschlussbereiche der Verpackung vorgesehen werden.
  • Ausführungsbeispiele der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1a, b eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 3 eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer dritten Ausführungsform der vorliegenden Erfindung;
  • 4 eine schematische Ansicht von einem Teil einer Schaltungsanordnung vom Interposer-Typ zur Erläuterung der Problematik, die der Erfindung zugrundeliegt; und
  • 5 eine schematische Ansicht von einem Teil einer.
  • Schaltungsanordnung vom Chip-Size-Typ zur Erläuterung der Problematik, die der Erfindung zugrundeliegt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1a, b zeigen eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer ersten Ausführungsform der vorliegenden Erfindung.
  • In 1a bezeichnet Bezugszeichen 1a' eine modifizierte Verpackung, welche sich von dem Beispiel in 4 dadurch unterscheidet, dass auf der Anschlussseite AS Lotkügelchen 30 nur auf Anschlussflächen 150 vorgesehen sind, die innerhalb eines bestimmten Nahbereichs IR in Bezug auf einen Neutralpunkt NP liegen.
  • Dieser Neutralpunkt NP ist für die x-Richtung der Punkt, an dem die thermische Fehlanpassung der verschiedenen Komponenten den geringsten Einfluss hat. Mit anderen Worten treten hier keine oder nur sehr geringe Spannungen auf. Diese Spannungen nehmen zu mit größer werdendem Abstand von dem Neutralpunkt NP. Innerhalb des Nahbereichs IR sind diese Spannungen auf eine Größe beschränkt, die bei dem erwünschten Temperaturwechselbereich nicht zu destruktiven Veränderungen führt. Demgemäss sind dort die Kontaktbereiche zur Verbindung mit dem Schaltungssubstrat 100 Lotkügelchen 30.
  • Hingegen sind die Spannungen im Fernbereich OR derart groß, dass sie nicht durch Lotkügelchen 30 ausgehalten werden können. Dementsprechend sind dort bei dieser Ausführungsform an den entsprechenden Anschlussflächen 150 elastische leitende Kunststoffelemente 35 angebracht, welche an ihrer Verbindungsseite, d. h. der Seite zur Verbindung mit dem Schaltungssubstrat 100, einen Metallisierungsbereich 38 eines lötbaren Metalls aufweisen.
  • Mit Bezug auf 1b erfolgt die Verbindung mit dem Schaltungssubstrat 100 im Bereich der Lotkügelchen 30 üblicherweise und im Bereich der Kunststoffelemente 35 unter Zuhilfenahme von zusätzlichem Lot 39, welches bei diesem Beispiel auf die entsprechenden Anschlussflächen 110 des Schaltungssubstrats aufgebracht wird.
  • Die resultierende Verbindung zwischen der Verpackung 1a' mit dem Chip 5 und dem Schaltungssubstrat 100 ist wesentlich weniger anfällig gegenüber den Spannungen ST, die aufgrund der thermischen Fehlanpassungen entstehen. Diese elastischen Kunststoffelemente 35 können nämlich wesentlich stärker komprimiert, dilatiert und distordiert werden.
  • Obwohl bei diesem Ausführungsbeispiel alle Kontaktbereiche 30, 35 eine elektrische Funktion aufweisen, ist dies nicht unbedingt erforderlich, es können beispielsweise zusätzliche Kontaktbereiche 30, 35 vorgesehen werden, welche lediglich eine mechanische bzw. thermisch/mechanische Funktion aufweisen.
  • 2 zeigt eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Die Ausführungsform gemäß 2 korrespondiert zur bekannten Schaltungsanordnung, welche zuvor mit Bezug auf 5 erläutert wurde. Auch hier wurden die Kontaktelemente in Form von Lotkügelchen 30 im Nahbereich IR des Neutralpunktes NP beibehalten. Hingegen wurden in den Anschlussbereichen 150', welche im Fernbereich OR liegen, elastische Kunststoffelemente aus einem nicht-leitenden Material vorgesehen. Hier sind die Anschlussbereiche 150' nicht-leitend, sondern dienen nur dem mechanischen Anschluss.
  • Zum Schaffen einer leitenden Verbindung mit der Umverdrahtung, die mit den Kontaktpads 6 des Chips 5 verbunden ist, wurden Leiterbahnen 150'' auf die Oberfläche der elastischen Kunststoffelemente 35 geführt. Somit kann wie bei der oben erwähnten ersten Ausführungsform die Verpackung 1b' mit dem Chip 5 auf das Schaltungssubstrat 100 beklebt oder gelötet werden, und es können die gleichen Vorteile erzielt werden, wie bei der ersten Ausführungsform.
  • 3 zeigt eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer dritten Ausführungsform der vorliegenden Erfindung.
  • Die Ausführungsform gemäß 3 unterscheidet sich von der Ausführungsform gemäß 2 nur insofern, als dass der Bereich der Umverdrahtung über die Seitenkanten des Chips verlängert ist, was üblicherweise auch als Fan-out bezeichnet wird.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Die vorliegende Erfindung ist insbesondere nicht nur für Chips, sondern auch für Hybride, Wafer oder sonstige integrierte Schaltungen anwendbar. Auch ist die Erfindung nicht auf die angegebenen Materialien beschränkt.
    • 100
    Schaltungssubstrat
    20
    Verkapselung
    110, 150, 140,150'
    Anschlussbereiche
    7
    Leitungen
    8
    Klebmasse
    AS
    Anschlussseite
    VS
    Vorderseite
    RS
    Rückseite
    5
    Chip
    10
    Klebschicht
    15
    Interposer
    30
    Lotkügelchen
    35
    Kunststoffelemente
    6
    Kontaktpads
    38
    Metallisierung
    IR
    Nahbereich
    OR
    Fernbereich
    1a, 1b, 1a', 1b', 1c'
    Verpackung inclusive Chip
    NP
    Neutralpunkt
    ST
    Spannung
    V
    Verbiegungseffekt
    39
    Lot
    150''
    Leiterbahn
    25
    Dielektrikum
    120
    s Lotstoppschicht

Claims (12)

  1. Verfahren zur Verbindung einer integrierten Schaltung (5), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (100), welches folgende Schritte aufweist: Vorsehen einer Verpackung (1a'; 1b'; 1c') für die integrierte Schaltung, welche eine Anschlussseite (AS) aufweist, auf der eine Mehrzahl von Anschlussbereichen (150; 150, 150') zur Verbin- dung mit dem Substrat (100) vorgesehen ist, und welche zu- mindest auf der Rückseite der integrierten Schaltung (5) eine Verkapselung (20) aufweist; Vorsehen einer entsprechenden Mehrzahl von Anschlussbereichen (110) auf dem Substrat (100); Vorsehen von erhabenen Kontaktbereichen (30; 35) auf den Anschlussbereichen (150; 150, 150') der Verpackung (1a'; 1b'; 1c') und/oder den Anschlussbereichen (110) des Substrats (100); wobei die erhabenen Kontaktbereiche (30; 35) eine erste Gruppe von Kontaktbereichen (30) und eine zweite Gruppe von Kontaktbereichen (35) umfassen; Schaffen einer Verbindung der Verpackung (1a'; 1b'; 1c') mit dem Substrat (100) über die erhabenen Kontaktbereiche (30; 35); wobei die erste Gruppe von Kontaktbereichen (30) in einem Nahbereich (IR) angeordnet wird, der einen Punkt (NP) der Anschlussseite (AS) umgibt, und die zweite Gruppe von Kontaktbereichen (35) außerhalb in einem Fernbereich (OR) angeordnet wird, der den Nahbereich (IR) umgibt, wobei die erhabenen Kontaktbereiche (30; 35) derart gestaltet sind, dass die erste Gruppe von Kontaktbereichen (30) eine starre Verbindung und die zweite Gruppe von Kontaktbereichen (35) eine elastische Verbindung zwischen der Verpackung (1a'; 1b'; 1c') und dem Substrat (100) bilden; wobei die Kontaktbereiche (30) der ersten Gruppe Lotelemente und die Kontaktbereiche (35) der zweiten Gruppe Kunststoffelemente umfassen; wobei die Kontaktbereiche (35) der zweiten Gruppe an ihrer Seite zur Verbindung mit dem Substrat (100) mit einem lötbaren Metallisierungsbereich (38; 150'') versehen werden; und wobei das Schaffen der Verbindung der Verpackung (1a'; 1b'; 1c') mit dem Substrat (100) durch ein gemeinsames Verlöten der Kontaktbereiche (30) der ersten Gruppe und des Metallisierungsbereich (38; 150'') der Kontaktbereiche (35) der zweiten Gruppe erreicht wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Punkt (NP) etwa in der Mitte einer Erstreckung in einer vorgegebenen Richtung (x) der Verpackung (1a'; 1b'; 1c') liegt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kunststoffelemente aus elektrisch leitfähigem Polymer und/oder Klebmittel und/oder Silikon bestehen.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Kunststoffelemente aus elektrisch nicht-leitfähigem Polymer und/oder Klebmittel und/oder Silikon bestehen und der Metallisierungsbereich (38; 150'') eine metallische Leiter bahn (150'') ist, die mit der integrierten Schaltung (5) elektrisch verbunden ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verpackung (1a') auf der Vorderseite (VS) der integrierten Schaltung (5) einen Interposer (15) aufweist, auf dessen der integrierten Schaltung (5) abgewandten Seite die Anschlussbereiche (150) der Verpackung (1a') vorgesehen werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verpackung (1b'; 1c') auf der Vorderseite (VS) der integrierten Schaltung (5) eine Isolierschicht (25) aufweist, auf deren der integrierten Schaltung (5) abgewandten Seite die Anschlussbereiche (150) der Verpackung (1b'; 1c') vorgesehen werden.
  7. Schaltungsanordnung, die eine Verbindung einer integrierten Schaltung (5), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (100) aufweist, mit: einer Verpackung (1a'; 1b'; 1c') für die integrierte Schaltung, welche eine Anschlussseite (AS) aufweist, auf der eine Mehrzahl von Anschlussbereichen (150; 150, 150') zur Verbindung mit dem Substrat (100) vorgesehen ist, und welche zumindest auf der Rückseite der integrierten Schaltung (5) eine Verkapselung (20) aufweist; einer entsprechenden Mehrzahl von Anschlussbereichen (110) auf dem Substrat (100); und erhabenen Kontaktbereichen (30; 35), die die Anschlussbereichen (150; 150, 150') der Verpackung (1a'; 1b'; 1c') mit den Anschlussbereichen (110) des Substrats (100) verbinden; wobei die erhabenen Kontaktbereiche (30; 35) eine erste Gruppe von Kontaktbereichen (30) und eine zweite Gruppe von Kontaktbereichen (35) umfassen, die derart gestaltet sind, dass die erste Gruppe von Kontaktbereichen (30) eine starre Verbindung und die zweite Gruppe von Kontaktbereichen (35) eine elastische Verbindung zwischen der Verpackung (1a'; 1b'; 1c') und dem Substrat (100) bilden; wobei die erste Gruppe von Kontaktbereichen (30) in einem Nahbereich (IR) angedrdnet ist, der einen Punkt (NP) der Anschlussseite (AS) umgibt, und die zweite Gruppe von Kontaktbereichen (35) außerhalb in einem Fernbereich (OR) angeordnet ist, der den Nahbereich (IR) umgibt, wobei die Kontaktbereiche (30) der ersten Gruppe Lotelemente und die Kontaktbereiche (35) der zweiten Gruppe Kunststoffelemente umfassen; wobei die Kontaktbereiche (35) der zweiten Gruppe an ihrer Seite zur Verbindung mit dem Substrat (100) mit einem lötbaren Metallisierungsbereich (38; 150'') versehen sind; und wobei die Verbindung der Verpackung (1a'; 1b'; 1c') mit dem Substrat (100) durch eine Verlötung der Kontaktbereiche (30) der ersten Gruppe und des Metallisierungsbereich (38; 150'') der Kontaktbereiche (35) der zweiten Gruppe erreicht ist.
  8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Punkt (NP) etwa in der Mitte einer Erstreckung in einer vorgegebenen Richtung (x) der Verpackung (1a'; 1b'; 1c') liegt.
  9. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Kunststoffelemente aus elektrisch leitfähigem Polymer und/oder Klebmittel und/oder Silikon bestehen.
  10. Anordnung nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, dass die Kunststoffelemente aus elektrisch nicht-leitfähigem Polymer und/oder Klebmittel und/oder Silikon bestehen und der Metallisierungsbereich (38; 150'') eine metallische Leiterbahn (150'') ist, die mit der integrierten Schaltung (5) elektrisch verbunden ist.
  11. Anordnung nach einem der vorhergehenden Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Verpackung (1a') auf der Vorderseite (VS) der integrierten Schaltung (5) einen Interposer (15) aufweist, auf dessen der integrierten Schaltung (5) abgewandten Seite die Anschlussbereiche (150) der Verpackung (1a') vorgesehen werden.
  12. Anordnung nach einem der vorhergehenden Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Verpackung (1b'; 1c') auf der Vorderseite (VS) der integrierten Schaltung (5) eine Isolierschicht (25) aufweist, auf deren der integrierten Schaltung (5) abgewandten Seite die Anschlussbereiche (150) der Verpackung (1b'; 1c') vorgesehen werden.
DE10261410A 2002-12-30 2002-12-30 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Expired - Fee Related DE10261410B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10261410A DE10261410B4 (de) 2002-12-30 2002-12-30 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
SG200307892A SG114648A1 (en) 2002-12-30 2003-12-29 Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
CNB2003101243799A CN1221021C (zh) 2002-12-30 2003-12-30 把集成电路连接到基板上的方法及相应的电路布置
US10/747,670 US7022549B2 (en) 2002-12-30 2003-12-30 Method for connecting an integrated circuit to a substrate and corresponding arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10261410A DE10261410B4 (de) 2002-12-30 2002-12-30 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10261410A1 DE10261410A1 (de) 2004-07-22
DE10261410B4 true DE10261410B4 (de) 2008-09-04

Family

ID=32519448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10261410A Expired - Fee Related DE10261410B4 (de) 2002-12-30 2002-12-30 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Country Status (4)

Country Link
US (1) US7022549B2 (de)
CN (1) CN1221021C (de)
DE (1) DE10261410B4 (de)
SG (1) SG114648A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050178B3 (de) * 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US7677109B2 (en) * 2008-02-27 2010-03-16 Honeywell International Inc. Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die
US7910404B2 (en) * 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
EP2330618A1 (de) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Wiederhergestellte Wafereinheit
US11373946B2 (en) * 2020-03-26 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE10126296A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie elektronisches Bauelement
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748495A (en) * 1985-08-08 1988-05-31 Dypax Systems Corporation High density multi-chip interconnection and cooling package
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
JP2716012B2 (ja) * 1995-08-10 1998-02-18 日本電気株式会社 半導体パッケージ及びその実装方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5947753A (en) * 1997-01-13 1999-09-07 Amphenol Corporation High density connector arrangement for a circuit board module
US5908333A (en) * 1997-07-21 1999-06-01 Rambus, Inc. Connector with integral transmission line bus
US5981310A (en) * 1998-01-22 1999-11-09 International Business Machines Corporation Multi-chip heat-sink cap assembly
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US20020140081A1 (en) * 2000-12-07 2002-10-03 Young-Huang Chou Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices
US6342407B1 (en) * 2000-12-07 2002-01-29 International Business Machines Corporation Low stress hermetic seal
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
TW519782B (en) * 2001-11-21 2003-02-01 Jou-Shiuan Tsai Electric connector with elastic connection pins and chip structure
US20050070049A1 (en) * 2003-09-29 2005-03-31 Cheng S. J. Method for fabricating wafer-level chip scale packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE10126296A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie elektronisches Bauelement
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US7022549B2 (en) 2006-04-04
US20040191958A1 (en) 2004-09-30
SG114648A1 (en) 2005-09-28
DE10261410A1 (de) 2004-07-22
CN1221021C (zh) 2005-09-28
CN1512554A (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102004008135A1 (de) Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10125035A1 (de) Halbleiterbauteil
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE102004050178B3 (de) Flip-Chip-Bauelement
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE10201204A1 (de) Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE102005001590B4 (de) BOC-Package
DE102004030813A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee