DE10125035A1 - Halbleiterbauteil - Google Patents
HalbleiterbauteilInfo
- Publication number
- DE10125035A1 DE10125035A1 DE10125035A DE10125035A DE10125035A1 DE 10125035 A1 DE10125035 A1 DE 10125035A1 DE 10125035 A DE10125035 A DE 10125035A DE 10125035 A DE10125035 A DE 10125035A DE 10125035 A1 DE10125035 A1 DE 10125035A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- electrode
- connection
- semiconductor
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Bei einem Halbleiterbauteil sind Anschlusselektroden (8) auf einem Halbleitersubstrat (1) platziert. Ein Verdrahtungsmuster (6) zum Verbinden einer jeweiligen Chipelektrode (2) mit einer entsprechenden Anschlusselektrode ist in der Nähe der Anschlusselektrode in einer Richtung geführt, in der der Effekt thermischer Spannungen nach der Montage des Halbleitersubstrats klein ist. Genauer gesagt, ist das Verdrahtungsmuster so geführt, dass die Führungsrichtung nicht mit derjenigen Richtung übereinstimmt, die die Mitte (11) des Halbleitersubstrates mit der Anschlusselektrode verbindet, entlang der die größten thermischen Spannungen zu erwarten sind. Demgemäß ist die Belastung verringert, wie die im Verdrahtungsmuster nach dem Montieren des Halbleitersubstrats an einer Montageplatte auftritt. Nachteilige Effekte von Spannungsbelastungen können verhindert werden, ohne dass die Anschlussleiterbahnen verbreitert werden.
Description
Die Erfindung betrifft Halbleiterbauteile, spezieller ein
Halbleiterbauteil mit einer Leiterbahnstruktur, bei der eine
Unterbrechung einer Leiterbahn durch elastische Spannungen,
die nach einem Montagevorgang auf ein Halbleitersubstrat
wirken, verhindert ist.
In den letzten Jahren schritten die Miniaturisierung und
dichte Integration von Halbleiterbauteilen schnell fort, da
zunehmende Nachfrage nach kompakteren und leichteren elek
tronischen Geräten, wie Mobiltelefonen und mobilen Informa
tionseinrichtungen, bestand. Zu diesem Zweck erfolgten ver
schiedene Vorschläge. Einer besteht in der Montage eines
nackten Chips, bei der ein LSI(Large Scale Integrated)-Chip
unmittelbar auf einer Leiterplatte montiert wird. Ein ande
rer Vorschlag geht dahin, ein Halbleiterbauteil mit soge
nannter CSP(Chip Size Package)-Struktur auszubilden, bei der
die Form des Halbleiterbauteils derjenigen eines LSI-Chips
so dicht wie möglich folgt, um Miniaturisierung zu erzielen.
Bei einem Halbleiterbauteil mit CSP-Struktur werden anstelle
der bei normalen LSI-Chips üblichen Peripherieelektroden zu
nehmend Flächenarrayelektroden verwendet, was bei einem Ver
drahtungsschritt hinsichtlich der Anzahl der Stifte von Vor
teil ist.
Fig. 16 zeigt ein Beispiel eines bei herkömmlicher Montage
eines nackten Chips verwendeten Halbleiterbauteils. Wie dar
gestellt, besteht das Halbleiterbauteil 109 aus einem nack
ten Chip 119, bei dem es sich um ein nicht mit einem Harz
element vergossenes Halbleitersubstrat handelt, und mehreren
Verbindungen 108. Wie es in Fig. 17 dargestellt ist, wird
der nackte Chip 119 über die Verbindungen 108 mit Elektroden
120 auf einer Montageplatte 121 verbunden. Bei dieser Struk
tur entstehen jedoch aufgrund eines Unterschieds der Wärme
ausdehungen des nackten Chips 119 und der Montageplatte 121
große thermische Spannungen, was zu einer Beschädigung der
Verbindungen 108 führen kann, so dass diese unzuverlässig
arbeiten.
So wird, wie es in Fig. 18 dargestellt ist, der Zwischenraum
zwischen der Unterseite des nackten Chips 119 und der Ober
fläche der Montageplatte 121 im Allgemeinen mit einem Harz
element 122 (das als "Unterfüllung" bezeichnet wird) ausge
füllt, um thermische Spannungen abzubauen, wie sie in den
Verbindungen 108 auftreten.
Das oben unter Bezugnahme auf Fig. 18 beschriebene herkömm
liche Halbleiterbauteil 109 wurde vorgeschlagen, um Montage
mit hoher Dichte als Montage eines nackten Chips zu erzielen
und um die Zuverlässigkeit durch Verringern der thermischen
Belastungen zu verbessern, wie sie in den den nackten Chip
119 und die Montageplatte 121 verbindenden Verbindungen 108
auftreten. Dieses Halbleiterbauteil zeigt jedoch die folgen
den Nachteile.
Das in den Zwischenraum zwischen der Unterseite des nackten
Chips 119 und die Oberseite der Montageplatte 121 eingefüll
te Harzelement 122 erschwert eine Reparatur des nackten
Chips 119 extrem, und ein zusätzlicher Aushärtschritt für
das Harz erhöht die Herstellkosten des Halbleiterbauteils.
Auch ist die Handhabung des nackten Chips 119 selbst schwie
rig. Wegen derartiger Gründe konnte sich die Montagestruktur
des in Fig. 18 dargestellten Halbleiterbauteils trotz der
Möglichkeit der Miniaturisierbarkeit und der Montage mit ho
her Dichte nicht verbreiten.
Außerdem wurde über Defekte oder Rissbildung nach der Monta
ge berichtet. Derartige Risse treten wegen durch thermische
Belastungen nach dem Montieren des nackten Chips 119 an der
Montageplatte 121 entstandene Spannungen in einer Anschluss
leiterbahn zum Verbinden der Lötverbindung 108, die eine An
schlusselektrode ist, und einer Elektrode auf dem Halblei
tersubstrat, die eine Chipelektrode ist, sowie in einer Lei
terbahn auf, die von einer auf der Montageplatte 121 vorhan
denen Elektrode 120 wegführt. Insbesondere besteht hohe
Wahrscheinlichkeit für eine Unterbrechung einer Anschluss
leiterbahn des Halbleiterbauteils durch einen Riss, der sich
an der Grenze zwischen der Lötverbindung 108 (Kontaktfleck)
auf dem nackten Chip 119 als Halbleitersubstrat und der An
schlussleiterbahn öffnet.
Ferner sind bei der in Fig. 16 dargestellten Struktur eines
Halbleiterbauteils 109 die Anschlusselektroden matrixförmig
auf dem nackten Chip 119 angeordnet. So sollten die An
schlussleiterbahnen, um sie von den Elektroden auf dem Halb
leitersubstrat, oder den Chipelektroden, zu den mit der Mon
tageplatte verbundenen Anschlusselektroden zu führen, die
selben mit hoher Dichte entlang den Zwischenräumen zwischen
ihnen geführt werden. Wenn die Anschlussleiterbahnen ver
breitert werden, um für ausreichende Festigkeit gegen Belas
tungen zu sorgen, kann aufgrund von Streusignalen oder der
Erzeugung von Störsignalen zwischen Schaltkreisen ein Über
sprechproblem auftreten.
Es ist zu erwarten, dass der Abstand zwischen Anschlusslei
terbahnen und die Breite der Leiterbahnen selbst weiter ver
ringert werden, da die Tendenz besteht, die Elektroden
schrittweite auf Halbleitersubstraten zunehmend zu verklei
nern, um die Anzahl von Anschlussstiften zu erhöhen und da
bei noch die Chipgröße zu verringern. Demgemäß besteht Be
darf an einem Halbleiterbauteil mit einer Leiterbahnstruk
tur, die nicht nur einen Abbau von auf die Lötverbindungen
108 wirkenden Spannungen, sondern auch solcher Spannungen
berücksichtigt, die auf die mit den Lötverbindungen 108 ver
bundenen Anschlussleiterbahnen wirken. Anders gesagt, ist
ein Halbleiterbauteil gefordert, das eine Verdrahtung von
Anschlussleiterbahnen mit hoher Dichte, wie bei einer Mon
tage eines nackten Chips, erlaubt, das mit den geringstmög
lichen Kosten hergestellt wird und das für eine Montage
struktur sorgt, die nicht nur für Zuverlässigkeit als Ein
zelbaustein, sondern auch nach seiner Montage an einer Mon
tageplatte sorgt.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiter
bauteil mit einer Leiterbahnstruktur zu schaffen, die ein
Verdrahten mit hoher Dichte ermöglicht und die Erzeugung von
Rissen in einer Leiterbahn verhindert, die mit einer An
schlusselektrode verbunden ist, nachdem das Halbleiterbau
teil auf einer Montageplatte montiert wurde.
Diese Aufgabe ist durch die Halbleiterbauteile gemäß den
beigefügten Ansprüchen 1, 2 und 14 gelöst.
Die Strukturen gemäß den Ansprüchen 1 und 2 sorgen für die
folgenden Effekte. Es sei angenommen, dass das Substrat und
ein anderes Substrat, das mit dem ersteren über die An
schlussleiterbahn elektrisch zu verbinden ist, voneinander
verschiedene Wärmeexpansionskoeffizienten aufweisen. In die
sem Fall würde die Anschlussleiterbahn, nachdem das eine
Substrat am anderen angebracht ist, in der Nähe der An
schlusselektrode unter Spannungen mit einer Größe leiden,
die der Differenz zwischen den Wärmeexpansionskoeffizienten
der beiden Substrate entsprechen. Gemäß der Erfindung weisen
jedoch, in der Nähe der Anschlusselektrode (1) die Richtung,
in der die Anschlussleiterbahn geführt ist, und die Rich
tung, in der sich das Substrat aufgrund der thermischen Be
lastung ausdehnt und zusammenzieht, oder (2) die Richtung,
in der die Anschlussleiterbahn geführt ist, und die Rich
tung, die den Schnittpunkt der diagonalen Linien der Recht
eckform und die Stelle miteinander verbindet, an der die
Anschlussleiterbahn mit der Anschlusselektrode verbunden
ist, einen bestimmten Schnittwinkel auf, d. h., diese Rich
tungen weichen voneinander ab. So werden die Spannungen, die
in der Nähe der Anschlusselektrode auf die Anschlussleiter
bahn wirken, im Vergleich zum Fall, in dem diese zwei Rich
tungen übereinstimmen, klein. Im Ergebnis ist der nachteili
ge Effekt derartiger Spannungen auf die Anschlussleiterbahn
gelindert, was die Zuverlässigkeit des Halbleiterbauteils
verbessert, nachdem das Substrat an einem anderen Substrat
montiert wurde. Ferner können die nachteiligen Wirkungen der
Spannungen verhindert werden, ohne dass die Breite der An
schlussleiterbahn vergrößert wird, so dass ein Halbleiter
bauteil mit einer Leiterbahnstruktur hoher Dichte realisiert
werden kann.
Beim Halbleiterbauteil gemäß Anspruch 3 ist die Zuverlässig
keit der Verbindung zwischen den Anschlussleiterbahnen und
den Anschlusselektroden in den vier Ecken, wo sich das Sub
strat aufgrund thermischer Belastungen nach der Montage mit
der größten Wahrscheinlichkeit ausdehnt und zusammenzieht,
verbessert.
Beim Halbleiterbauteil gemäß Anspruch 4 können an allen Ver
bindungsstellen zwischen den Anschlusselektroden und den An
schlussleiterbahnen die auf die letzteren wirkenden Spannun
gen klein gemacht werden. Dadurch wird die Erzeugung von
Schäden in allen Leiterbahnen unterdrückt, so dass die Zu
verlässigkeit des Halbleiterbauteils weiter verbessert ist.
Beim Halbleiterbauteil gemäß Anspruch 5 kann eine Unterbre
chung der Anschlussleiterbahnen verhindert werden. Ferner
können diese mit den geringstmöglichen Längen angebracht
werden.
Beim Halbleiterbauteil gemäß Anspruch 6 kann die Möglichkeit
von Unterbrechungen der Anschlussleiterbabnen weiter gesenkt
werden, während eine Verdrahtung derselben mit den geringst
möglichen Längen möglich ist.
Beim Halbleiterbauteil gemäß Anspruch 7 ist im Vergleich zum
Fall, in dem die Anschlusselektroden nahe der Mitte des Sub
strats vorhanden sind, die Festigkeit der Anschlusselektro
denabschnitte gegenüber Torsion erhöht, wie sie um die Mit
telachse der Hauptfläche des Substrats wirkt, nachdem das
Substrat mit einem anderen verbunden wurde.
Ausgestaltungen und Weiterbildungen der Halbleiterbauteile
gemäß den unabhängigen Ansprüchen sind Gegenstand abhängiger
Ansprüche.
Beim Halbleiterbauteil gemäß Anspruch 10 weisen die Rich
tung, in der die andere Leiterbahn geführt ist, und die
Richtung, in der sich das andere Substrat durch thermische
Belastungen ausdehnt und zusammenzieht, einen bestimmten
Schnittwinkel auf, d. h. diese Richtungen weichen voneinan
der ab. So werden die Spannungen, die auf die andere Leiter
bahn in der Nähe der anderen Verbindungselektrode wirken, im
Vergleich zum Fall, in dem die zwei genannten Richtungen
übereinstimmen, klein. Im Ergebnis ist die nachteilige Wir
kung der Spannungen auf die andere Leiterbahn gelindert, so
dass die Zuverlässigkeit des Halbleiterbauteils nach der
Montage des Substrats am anderen Substrat verbessert ist.
Vorzugsweise weist das andere Substrat bei den erfindungsge
mäßen Halbleiterbauteilen Rechteckform auf. In der Nähe der
Stelle, auf der die andere Leiterbahn und die andere Verbin
dungselektrode miteinander verbunden sind, kann die Rich
tung, in der die andere Leiterbahn geführt ist, einen
Schnittwinkel von über 0° und unter 180° in Bezug auf eine
Richtung aufweisen, die den Schnittpunkt der Diagonalen der
Rechteckform des anderen Substrats mit der Stelle verbindet,
an der die andere Leiterbahn und die andere Anschlusselek
trode miteinander verbunden sind.
Die vorstehend beschriebene Struktur weist die folgenden
Effekte auf. In der Nähe der anderen Verbindungselektrode
weisen die Richtung, in der die andere Leiterbahn geführt
ist, und die Richtung, die den Schnittpunkt der Diagonalen
der Rechteckform des anderen Substrats mit der Stelle ver
bindet, an der die andere Leiterbahn und die andere Verbin
dungselektrode miteinander verbunden sind, einen bestimmten
Schnittwinkel auf, d. h., diese Richtungen weichen voneinan
der ab. So werden im Vergleich zum Fall, in dem diese zwei
Richtungen übereinstimmen, die Spannungen klein, die in der
Nähe der anderen Verbindungselektrode auf die andere Leiter
bahn wirken. Im Ergebnis ist der nachteilige Effekt der
Spannungen in der anderen Leiterbahn gelindert, so dass die
Zuverlässigkeit des Halbleiterbauteils nach der Montage des
Substrats an einem anderen verbessert ist.
Vorzugsweise ist beim erfindungsgemäßen Halbleiterbauteil
das Substrat ein Halbleitersubstrat, und das andere Substrat
ist eine Montageplatte, die ein Halbleitersubstrat aufnimmt.
Das Halbleiterbauteil gemäß Anspruch 14 zeigt die folgenden
Effekte. In der Nähe der anderen Verbindungselektrode weisen
die Richtung, in der die andere Leiterbahn geführt ist, und
die Richtung, in der sich die Montageplatte durch die ther
mischen Belastungen ausdehnt und zusammenzieht, einen be
stimmten Schnittwinkel auf, d. h., diese Richtungen weichen
voneinander ab. So werden im Vergleich zum Fall, in dem die
se zwei Richtungen übereinstimmen, die auf die andere Lei
terbahn in der Nähe der anderen Verbindungselektrode wirken
den Spannungen klein. Im Ergebnis wird der nachteilige Ef
fekt der Spannungen in der anderen Leiterbahn gelindert, so
dass die Zuverlässigkeit des Halbleiterbauteils nach der
Montage des Halbleitersubstrats an der Montageplatte verbes
sert ist.
Vorzugsweise ist die Montageplatte ein dielektrisches Sub
strat.
Die vorstehenden und anderen Aufgaben, Merkmale, Gesichts
punkte und Vorteile der Erfindung werden aus der folgenden
detaillierten Beschreibung der Erfindung in Zusammenhang mit
den beigefügten Zeichnungen besser erkennbar.
Fig. 1 zeigt eine Struktur einer Anschlussleiterbahn eines
Halbleiterbauteils gemäß einem ersten Ausführungsbeispiel
der Erfindung.
Fig. 2 zeigt einen Querschnitt des Halbleiterbauteils des
ersten Ausführungsbeispiels.
Fig. 3-6 veranschaulichen Herstellschritte für das Halb
leiterbauteil des ersten Ausführungsbeispiels.
Fig. 7 zeigt einen Querschnitt eines Halbleiterbauteils ge
mäß einem zweiten Ausführungsbeispiel der Erfindung.
Fig. 8-11 veranschaulichen Herstellschritte für das Halb
leiterbauteil des zweiten Ausführungsbeispiels.
Fig. 12 zeigt ein Modell einer Anschlusselektrode und eines
Umgebungsbereichs derselben, wobei die Anschlusselektrode in
der Mitte durchgeschnitten ist.
Fig. 13 zeigt die Verteilung elastischer Spannungen um einen
Lötverbindungsabschnitt zum Zeitpunkt, zu dem zwangsweise
eine Verschiebung auf die Oberfläche einwirkt, an der die in
Fig. 12 dargestellte Anschlusselektrode angeschlossen ist.
Fig. 14 zeigt eine Struktur einer Montageplatte gemäß einem
dritten Ausführungsbeispiel der Erfindung.
Fig. 15 zeigt ein Verdrahtungsmuster seitens der Montage
platte beim dritten Ausführungsbeispiel.
Fig. 16 zeigt ein Beispiel eines herkömmlichen nackten
Chips, der nicht vergossen ist.
Fig. 17 zeigt einen herkömmlichen unvergossenen nackten
Chip, der auf einer Montageplatte montiert ist.
Fig. 18 zeigt einen nackten Chip, der auf herkömmliche Weise
betreffend die Montage eines Halbleiterbauteils mit "Unter
füllung" montiert ist.
Nachfolgend werden Ausführungsbeispiele der Erfindung unter
Bezugnahme auf die Zeichnungen beschrieben.
Nun werden die Struktur eines Halbleiterbauteils gemäß dem
ersten Ausführungsbeispiel und ein zugehöriges Herstellver
fahren unter Bezugnahme auf die Fig. 1 bis 6 beschrieben.
Als Erstes wird die Struktur des Halbleiterbauteils des vor
liegenden Ausführungsbeispiels unter Bezugnahme auf die
Draufsicht der Fig. 1 und die Schnittansicht der Fig. 2 be
schrieben.
Gemäß Fig. 2, die ein Halbleitersubstrat 1 vor der Untertei
lung in einzelne Halbleiterbauteile zeigt, von denen ein
einzelnes in Fig. 1 dargestellt ist, verfügt das einzelne
Halbleiterbauteil 9 gemäß dem vorliegenden Ausführungsbei
spiel über Folgendes: ein Halbleitersubstrat 1 mit einer An
zahl von Bereichen, die voneinander zu trennen sind; eine
Elektrode (nachfolgend als "Chipelektrode" bezeichnet) 2,
die auf dem Halbleitersubstrat 1 ausgebildet ist; einen auf
dem Halbleitersubstrat 1 ausgebildeten Isolierfilm 3; ein
Harzelement 5, das an einer Stelle ausgebildet ist, an der
eine Anschlusselektrode herzustellen ist; ein Verdrahtungs
muster 6, einen Schutzfilm 7 zum Schützen des Verdrahtungs
musters 6; und eine Anschlusselektrode 8. An jeder Grenze
der Bereiche des Halbleitersubstrats 1, die voneinander zu
trennen sind, ist eine Schnittlinie 4 vorhanden.
Beim Halbleiterbauteil des vorliegenden Ausführungsbeispiels
sind, wie es in Fig. 2 dargestellt ist, Harzelemente 5 mit
niedrigem Elastizitätsmodul getrennt voneinander unmittelbar
unter jeweiligen Anschlusselektroden 8 ausgebildet. So die
nen dann, wenn nach dem Montieren des Halbleiterbauteils 9
auf einer Montageplatte thermische Hysterese auftritt, diese
Harzelemente 5 selbst dann, wenn aufgrund der Differenz zwi
schen den Wärmeexpansionskoeffizienten des Halbleiterbau
teils 9 und der Montageplatte erzeugte thermische Belastun
gen auf die Anschlusselektroden 8 einwirken, so, dass sie
die thermischen Belastungen abbauen und dadurch die Montage
zuverlässigkeit des Halbleiterbauteils 9 verbessern.
Nun wird die Struktur des Halbleiterbauteils des vorliegen
den Ausführungsbeispiels detaillierter beschrieben. Bei die
sem Halbleiterbauteil sind, wie es in Fig. 1 dargestellt
ist, Chipelektroden 2 auf der Hauptfläche des Halbleiter
substrats 1 vorhanden, das rechteckig ausgebildet ist. Auch
befindet sich das Verdrahtungsmuster (nachfolgend auch als
"Leiterbahn(en)" bezeichnet) 6, das die Anschlussleiterbah
nen bei der Erfindung bildet, auf dem Halbleitersubstrat 1.
Ein Ende jeder Leiterbahn 6 ist mit einer entsprechenden
Chipelektrode 2 verbunden und von der Oberseite der relevan
ten Chipelektrode 2 entlang der Hauptfläche des Halbleiter
substrats 1 geführt. Das andere Ende der Leiterbahn 6 ist
elektrisch mit einer entsprechenden Anschlusselektrode 8
verbunden.
Nahe dem Umfang des Halbleitersubstrats 1 sind elektrische
Verbindungselektroden 8 positioniert, die mit Elektroden
(nachfolgend als "Montageplattenelektroden" bezeichnet) 88
auf einer Montageplatte 21, die später unter Bezugnahme auf
Fig. 15 beschrieben wird, zu verbinden sind, nachdem das
Halbleiterbauteil 9 an der Montageplatte 21 angebracht wur
de. Demgemäß ist, im Vergleich zum Fall, in dem Anschluss
elektroden 8 nahe der Mitte des Halbleitersubstrats 1 vor
handen sind, die Festigkeit der Elektroden 8 hinsichtlich
Torsion, die um die Mittelachse der Hauptfläche des Halblei
tersubstrats 1 wirkt, nachdem das Halbleiterbauteil 9 an der
Montageplatte 21 angebracht wurde, erhöht.
Bei der Leiterbahnstruktur dieses Halbleiterbauteils ist,
wie es in Fig. 1 dargestellt ist, das Verdrahtungsmuster 6
so ausgebildet, dass in der Nähe der Stelle, an der die Lei
terbahn 6 mit der ihr entsprechenden Anschlusselektrode 8
verbunden ist, die Richtung, in der die Leiterbahn 6 geführt
ist, zur Richtung, in der sich das Halbleitersubstrat 1
durch thermische Belastungen an der Stelle, an der die rele
vante Leiterbahn 6 und die Elektrode 8 miteinander verbunden
sind, ausdehnt und zusammenzieht, einen Schnittwinkel (von
ungefähr 45° oder ungefähr 90°) aufweist.
Anders gesagt, ist bei der Leiterbahnstruktur dieses Halb
leiterbauteils dafür gesorgt, dass sich jede Leiterbahn des
Verdrahtungsmusters 6 von der Stelle, an der es mit der ent
sprechenden Anschlusselektrode 8 verbunden ist, über einen
bestimmten Weg in einer Richtung erstreckt, der einen
Schnittwinkel (von ungefähr 45° oder ungefähr 90°) in Bezug
zur Richtung aufweist, die den Schnittpunkt 11 der Diagona
len des Rechtecks des Halbleitersubstrats 1 mit der Stelle
verbindet, an der die relevante Leiterbahn 6 mit der ent
sprechenden Elektrode 8 verbunden ist, wie es durch einen
Pfeil 12 in Fig. 1 dargestellt ist. Obwohl der Schnittwinkel
beim vorliegenden Ausführungsbeispiel zu ungefähr 45° oder
ungefähr 90° angegeben ist, kann jeder Schnittwinkel über 0°
und unter 180° verwendet werden.
Bei diesem Halbleiterbauteil ist jede Leiterbahn des auf dem
Halbleitersubstrat 1 platzierten Verdrahtungsmusters 6 mit
einer Anschlussleiterbahnstruktur mit dem oben beschriebenen
Schnittwinkel ausgebildet. Der Schnittwinkel liegt vorzugs
weise im Bereich zwischen 45° und 135°, bevorzugter im Be
reich zwischen 60° und 120°. Dies, da die Richtung, in der
sich die Leiterbahn 6 erstreckt, umso mehr von der Richtung
abweicht, in der das Halbleitersubstrat 1 Spannungen er
fährt, je näher der Schnittwinkel bei 90° liegt. Für den
Schnittwinkel besteht jedoch keine Beschränkung auf 90°,
sondern es ist ein bestimmter Toleranzbereich möglich, so
dass jede Leiterbahn des Verdrahtungsmusters 6 mit der kür
zest möglichen Länge angeordnet werden kann.
Die Anschlusselektrode 8 und das Leiterbahnmuster 6 können
über ein leitendes Element, z. B. einen Barrieremetallfilm
aus Nickel, der Interdiffusion zwischen der Elektrode 8 und
der Leiterbahn 6 unterdrückt, elektrisch miteinander verbun
den sein. So ist der Kontaktwiderstand zwischen der An
schlusselektrode 8 und dem die Anschlussleiterbahnen bilden
den Verdrahtungsmuster 6 verringert, so dass die Leitfähig
keit in der Nähe der Anschlusselektrode 8 verbessert ist.
Ferner ist, wie es in Fig. 2 dargestellt ist, auf der Ober
seite des Halbleitersubstrats 1 ein Isolierfilm 3 ausgebil
det. Auf dessen Oberseite ist ein Harzelement 5 in Trapez
form ausgebildet, das über eine schräge Ebene in Bezug auf
die Hauptfläche des Halbleitersubstrats 1 verfügt. So sind
die Anschlusselektrode 8 und das Halbleitersubstrat 1 so
vorhanden, dass zwischen sie das Harzelement 5 eingefügt
ist. Das Verdrahtungsmuster 6 ist entlang der schrägen Ebene
des Harzelements 5 platziert, so dass es in der Nähe der
Verbindungsstelle zwischen dem Muster 6 und der Anschluss
elektrode 8 eine relativ gleichmäßige Struktur aufweist.
Das Verdrahtungsmuster 6 weist, zumindest in einem Teil,
eine Mehrschichtstruktur aus zwei oder mehr verschiedenen
Materialarten auf. Dies erlaubt die Ausbildung einer Leiter
bahnstruktur mit z. B. einem Material, das gute Bearbeitbar
keit zeigt, und einem Material, das gute Leitfähigkeit
zeigt.
Ferner ist ein Schutzfilm 7 so ausgebildet, dass er das
Halbleitersubstrat 1, den Isolierfilm 3, das Harzelement 5,
das Verdrahtungsmuster 6 und einen Teil der Oberfläche der
Anschlusselektrode 8 bedeckt, um Schäden an diesen zu ver
hindern.
Die oben beschriebene Leiterbahnstruktur gemäß dem vorlie
genden Ausführungsbeispiel zeigt die folgenden Vorteile.
Es sei angenommen, dass der Wärmeexpansionskoeffizient des
Halbleitersubstrats 1 von dem der Montageplatte 21 verschie
den ist. In diesem Fall erfährt das Verdrahtungsmuster 6
nach der Montage des Halbleitersubstrats 1 an der Montage
platte 21 in der Nähe der Anschlusselektrode 8 Spannungen
einer Größe, die der Differenz zwischen den Wärmeexpansions
koeffizienten des Halbleitersubstrats 1 und der Montageplat
te 21 entsprechen.
Bei der Struktur des Verdrahtungsmusters 6 des vorliegenden
Ausführungsbeispiels weist jedoch die Richtung, in der die
Anschlussleiterbahn 6 in der Nähe der Anschlusselektrode 8
geführt ist, einen bestimmten Schnittwinkel zur Richtung
auf, in der sich das Halbleitersubstrat 1 durch thermische
Spannungen ausdehnt und zusammenzieht, anders gesagt, sie
weicht von der Richtung ab, die den Schnittpunkt der Diago
nalen des Rechtecks des Halbleitersubstrats 1 mit der Stelle
verbindet, an der die relevante Leiterbahn 6 mit der ent
sprechenden Elektrode 8 verbunden ist. Demgemäß werden, im
Vergleich zum Fall, in dem die Richtung, in dem das Verdrah
tungsmuster 6 geführt ist, mit der Richtung übereinstimmt,
in der sich das Halbleitersubstrat 1 durch thermische Belas
tungen ausdehnt und zusammenzieht, die auf das Verdrahtungs
muster 6 in der Nähe der Anschlusselektrode 8 wirkenden
Spannungen klein. Im Ergebnis wird der nachteilige Effekt
der Spannungen auf das Verdrahtungsmuster 6 gelindert, so
dass die Zuverlässigkeit des Halbleiterbauteils nach der
Montage des Halbleitersubstrats 1 an der Montageplatte 21
verbessert ist.
Darüber hinaus ist die oben beschriebene Leiterbahnstruktur
für jeden Verbindungsabschnitt zwischen einer Anschlusselek
trode 8 und der entsprechenden Leiterbahn des Verdrahtungs
musters 6 vorhanden. So sind die auf das gesamte Verdrah
tungsmuster 6 wirkenden Spannungen verringert. Im Ergebnis
können Schäden verringert werden, die durch Spannungen in
der Nähe aller Verbindungsabschnitte zwischen dem Verdrah
tungsmuster 6 und einer Anschlusselektrode 8 hervorgerufen
werden, was die Zuverlässigkeit des Halbleiterbauteils wei
ter verbessert.
Nun wird ein Herstellverfahren für das Halbleiterbauteil des
vorliegenden Ausführungsbeispiels mit der oben beschriebenen
Struktur beschrieben. Die Fig. 2 bis 6 zeigen Teilquer
schnitte von Halbleiterbauteilen vor der Unterteilung in
Stücke, die unter Anschlusselektroden 8 hindurchgeführt wer
den. Beim Herstellverfahren für das Halbleiterbauteil des
vorliegenden Ausführungsbeispiels wird, wie es in Fig. 3
dargestellt ist, eine Chipelektrode 2 aus z. B. Aluminium
als Erstes auf dem Halbleitersubstrat 1 hergestellt, gefolgt
von der Herstellung des Isolierfilms 3 in einem anderen Be
reich als dem, in dem die Chipelektrode 2 hergestellt wurde.
Der Isolierfilm 3 kann in den ersten wenigen Schritten oder
auch später hergestellt werden, wobei er z. B. durch Schleu
derbeschichten eines Harzmaterials, wie Polyimid, über die
gesamte Oberfläche des Halbleitersubstrats 1 und durch an
schließendes Ausbilden einer Öffnung dort, wo die Chipelek
trode 2 auszubilden ist, durch Fotolithografie oder derglei
chen hergestellt werden kann.
Als Nächstes wird, wie es in Fig. 4 dargestellt ist, auf dem
Isolierfilm 3 an einer Stelle, an der eine Anschlusselektro
de 8 herzustellen ist, ein Harzelement 5 ausgebildet. Das
Harzelement 5 besteht vorzugsweise aus einem Material, das
gutes Haftvermögen zum Isolierfilm 3 und zum Verdrahtungs
muster 6 zeigt. Es besteht keine Beschränkung auf ein Harz
aus dem Epoxidsystem, dem Siliconsystem oder dem Kautschuk
system, aber es ist niedriger Elastizitätsmodul erwünscht,
da dieser wirkungsvoll Spannungen nach dear Montage abbauen
kann. Für Anschlusselektroden 8 mit einer Schrittweite von
z. B. 0,8 mm kann das Harzelement 5 durch Siebdrucken unter
Verwendung eines Metallstempels von ungefähr 0,1 mm Dicke
als Erhebung mit einem Durchmesser von ungefähr 0,5 mm her
gestellt werden, wobei jedoch das Herstellverfahren nicht
hierauf beschränkt ist.
Das oben beschriebene Harzelement 5 kann nach der Montage
des Halbleitersubstrats 1 an der Montageplatte 21 erzeugte
thermische Spannungen wirkungsvoll abbauen, solange die je
weiligen Harzelemente 5 durch Siebdrucken oder dergleichen
ausschließlich an denjenigen Stellen individuell hergestellt
werden, an denen die Anschlusselektroden 8 herzustellen
sind.
Als Nächstes wird, wie es in Fig. 5 dargestellt ist, das
Verdrahtungsmuster 6 so hergestellt, dass es sich von der
Oberseite der Chipelektrode 2 zur Oberseite des Harzelements
5 erstreckt, wo eine Anschlusselektrode 8 herzustellen ist.
Das Verdrahtungsmuster 6 wird im Allgemeinen durch Aufplat
tieren hergestellt, da elektrolytisches Plattieren von z. B.
Kupfer (Cu) auf das Verdrahtungsmuster 6 den elektrischen
Widerstand desselben verringern kann, um dadurch einen Span
nungsabfall, Wärmeerzeugung, eine Signalverzögerung oder
dergleichen im Verdrahtungsmuster 6 zu verhindern.
Ferner kann das Verdrahtungsmuster 6 so hergestellt werden,
dass es den schrägen Ebenen der Harzelemente 5 beim vorlie
genden Ausführungsbeispiel folgt. Demgemäß kann das Verdrah
tungsmuster 6 in einem Schritt hergestellt werden, so dass
der Herstellprozess vereinfacht ist, was die Produktivität
verbessert.
Beim Herstellen des Verdrahtungsmusters 6 wird auf dem Ab
schnitt der Chipelektrode 2 eine sogenannte Barrieremetall
schicht aus z. B. Nickel (Ni) hergestellt, um Interdiffusion
zwischen Kupfer (Cu) und dem Lötverbindungsabschnitt, der
die Anschlusselektrode 8 bildet, zu unterdrücken. Wenn Ni
ckel verwendet wird, wird z. B. Gold (Au) aufplattiert, um
ein Benetzungsproblem zwischen Nickel und dem Lötmaterial zu
verhindern. Dabei wird stromloses Plattieren verwendet, da
dies den Vorteil zeigt, dass Nickelplattierung und Goldplat
tierung in einer Schicht ausgeführt werden können.
Das oben beschriebene Verdrahtungsmuster 6 wird auf der
Hauptfläche des Halbleitersubstrats 1 platziert, wie in Fig.
1 dargestellt. In dieser Fig. 1 verbinden gestrichelte Li
nien 10 den Schnittpunkt 11 von Diagonalen des Halbleiter
substrats 1 mit Rechteckform mit einer jeweiligen Anschluss
elektrode 8. Jeder Pfeil 12 zeigt in eine Richtung, in der
auf der Hauptfläche des Halbleitersubstrats 1 in der Nähe
einer jeweiligen Anschlusselektrode 8 elastische Spannungen
auftreten. Wenn nach dem Montieren des Halbleiterbauteils
auf der Montageplatte eine Wärmezyklus-Hysterese auftritt,
da zwischen dem Wärmeexpansionskoeffizienten (2-4 ppm/°C)
des Halbleitersubstrats 1 und demjenigen (10-20 ppm/°C)
der Montageplatte 21 eine Differenz besteht, wird die Wärme
expansion des Halbleitersubstrats kleiner als die der Monta
geplatte, wodurch es in der Nähe einer jeweiligen Anschluss
elektrode 8 zu Spannungen kommt. Im Ergebnis entstehen in
der Richtung der Wärmeexpansion oder der durch einen jewei
ligen Pfeil 12 gekennzeichneten Richtung thermische Spannun
gen.
Wenn das Verdrahtungsmuster 6 unter Berücksichtigung des Er
gebnisses eines in der später beschriebenen Fig. 13 veran
schaulichten Simulationsmodells entlang der durch den Pfeil
12 gekennzeichneten Richtung verlegt wird, in der Spannungen
erzeugt werden, wirken große thermische Belastungen auf das
Verdrahtungsmuster 6, was zu unerwünschten Unterbrechungen
im Verdrahtungsmuster 6 führen kann. So ist es bevorzugt,
die durch den Pfeil 12 gekennzeichnete Richtung thermischer
Spannungen zu vermeiden, wenn das Verdrahtungsmuster 6 aus
gehend von den Anschlusselektroden 8 verlegt wird. Die wir
kungsvollste Führungsrichtung für das Verdrahtungsmuster 6
ist die Richtung, die rechtwinklig zur jeweiligen durch ei
nen Pfeil 12 in Fig. 1 gekennzeichneten Spannungsrichtung
verläuft, wodurch der kleinste nachteilige Effekt der ther
mischen Belastungen zu erwarten ist. Wenn man jedoch fest
der Idee verhaftet bleibt, das Verdrahtungsmuster 6 in einer
Richtung unter 90° zur Spannungsrichtung zu führen, kann das
eine Anschlusselektrode 8 mit einer Chipelektrode verbinden
de Muster 6 lang werden, was einen überflüssig hohen elek
trischen Widerstand hervorrufen würde. So wird davon ausge
gangen, dass es, wenn das Muster der Spannungserzeugung ge
mäß dem Simulationsmodell in Fig. 13 berücksichtigt wird,
bevorzugt ist, das Verdrahtungsmuster 6 ausgehend von einer
Anschlusselektrode 8 in einer Richtung zu führen, die einen
Schnittwinkel von 45° bis 135° zur Spannungsrichtung, d. h.
der Richtung X in Fig. 13, aufweist.
Als Nächstes wird, wie es in Fig. 6 dargestellt ist, ein
Schutzfilm 7 zum Schutz des Verdrahtungsmusters 6 und der
Oberfläche des Halbleiterbauteils 9, auf dem die Chipelek
troden 2 platziert wurden, hergestellt. Der Schutzfilm 7
wird z. B. durch ein Druckverfahren oder durch Fotolithogra
fie unter Verwendung eines fotoempfindlichen Harzes herge
stellt. Wenn Fotolithografie verwendet wird, kann der
Schutzfilm dadurch hergestellt werden, dass das fotoempfind
liche Harz durch Schleuderbeschichten auf die gesamte Ober
fläche des Halbleitersubstrats 1 aufgebracht wird und dann
an einer Stelle, an der eine Anschlusselektrode 8 herzustel
len ist, eine Öffnung ausgebildet wird.
Als Nächstes wird, wie es in Fig. 2 dargestellt ist, eine
Anschlusselektrode 8 auf dem Harzelement 5 hergestellt. Ge
nauer gesagt, wird eine Kugel auf Basis z. B. eutektischer
Zinn/Blei-Legierungen gemeinsam mit einem Gussmittel auf das
Verdrahtungsmuster 6 auf dem Harzelement 5 aufgebracht, und
es wird ein Aufschmelzlöten ausgeführt, um die Anschluss
elektroden 8 herzustellen. Für das Material der Kugel be
steht keine Beschränkung auf Zinn/Blei. Es kann auch ein
bleifreies Lötmittel verwendet werden, wie Zinn/Silber/Kup
fer.
Zuletzt wird das Halbleitersubstrat 1 entlang der Schnittli
nien 4 in Stücke zerschnitten, wodurch ein. Halbleiterbauteil
9 fertiggestellt wird, wie es in Fig. 1 dargestellt ist. Al
le durch die Fig. 2-6 veranschaulichten Herstellschritte
können durch Waferverarbeitung unter Ausnutzung billiger
Druckprozesses, wo möglich, ausgeführt werden. Demgemäß ist
es möglich, ein Halbleiterbauteil auf billige Weise mit ei
ner Struktur herzustellen, in der thermische Belastungen
ausreichend abgebaut werden.
Wie oben beschrieben, ermöglicht es, beim Halbleiterbauteil
des vorliegenden Ausführungsbeispiels, das an der Stelle, an
der eine Anschlusselektrode 8 herzustellen ist, ausgebildete
Harzelement 5, thermische Belastungen nach der Montage des
Halbleitersubstrats 1 an der Montageplatte 21 abzubauen.
Außerdem kann das elektrisch mit den Anschlusselektroden 8
verbundene Verdrahtungsmuster 6 unter Umgehung der Richtun
gen, in denen elastische Spannungen auftreten, geführt wer
den. Demgemäß sind auf das Verdrahtungsmuster 6 wirkende
Spannungen verringert, und demgemäß kann eine Unterbrechung
des Leiterbahnmusters 6 unterdrückt werden.
Nun werden unter Bezugnahme auf Fig. 12 Spannungen beschrie
ben, wie sie in der Nähe einer Anschlusselektrode entstehen,
wenn nach der Montage des Halbleiterbauteils des vorliegen
den Ausführungsbeispiels thermische Belastungen entstehen.
Fig. 12 zeigt ein Modell einer in der Mitte durchgeschnitte
nen Lötverbindung. Bei diesem Modell ist die Lötverbindung
16 an der Oberfläche des Halbleitersubstrats 15 unter Einfü
gung der Harzschicht 17 zum Abbauen von Spannungen ausgebil
det, und der Schutzfilm 18 ist an der Oberseite des Halblei
tersubstrats 15 um die Lötverbindung 16 herum ausgebildet.
Das Halbleitersubstrat 15, die Lötverbindung 16, die Harz
schicht 17 und der Schutzfilm 18 bei diesem Modell entspre
chen dem Halbleitersubstrat 1, der Anschlusselektrode 8, der
Harzschicht 5 bzw. dem Schutzfilm 7 beim vorliegenden Aus
führungsbeispiel. Bei diesem Modell wird die Harzschicht 17
als von "Tropfenform" unter der Annahme angesehen, dass die
Harzschicht 5 des vorliegenden Ausführungsbeispiels durch
Drucken ausschließlich an der Stelle hergestellt wird, an
der eine Anschlusselektrode 8 herzustellen ist, anstatt dass
sie durch Schleuderbeschichten oder dergleichen auf der ge
samten Oberfläche des Halbleitersubstrats hergestellt wird.
Unter Verwendung dieses Modells wurde die Verteilung elasti
scher Spannungen berechnet, die dem Fall entsprechen, in dem
die Oberfläche der mit dem Halbleitersubstrat 15 verbundenen
Lötverbindung 16 oder die Oberseite der Harzschicht 17
zwangsweise um 17,5 µm in der X-Richtung ausgelenkt wird.
Dieser Wert von 17,5 µm entspricht der Längendifferenz in
einer Richtung der Spannung, wie sie zwischen dem Halblei
tersubstrat 1 und der Montageplatte 21 in der Lötverbindung
erzeugt wird, die am weitesten von der Mitte oder dem
Schnittpunkt der Diagonalen eines Chips mit 16 mm im Quadrat
entfernt ist, wenn nach dem Montieren des Halbleitersub
strats 1 an der Montageplatte 21 eine Temperaturdifferenz
von 125°C ( = 125°C - (-40°C)) auftritt. Die Temperaturdiffe
renz von 165°C von -40°C bis 125°C entspricht einer Tempera
turzyklusbedingung bei einem Zuverlässigkeitstest, wie er
zum Garantieren der Montagezuverlässigkeit ausgeführt wird.
In Fig. 13 ist das Ergebnis einer Simulation zum Erhalten
der Verteilung elastischer Spannungen dargestellt, wie sie
auf den Schutzfilm 18 um die Lötverbindung 16 herum auftre
ten würden, wenn die oben beschriebene zwangsweise Auslen
kung gemäß dem Modell der Fig. 12 ausgeführt wird. Gemäß dem
Ergebnis werden die Spannungen vom neutralen Punkt des Mo
dells in der Auslenkungsrichtung erzeugt, während in einer
Richtung rechtwinklig zur Auslenkungsrichtung kaum Spannun
gen erzeugt werden. Das Ergebnis zeigt, dass die wirkungs
vollste Richtung zum Führen des Verdrahtungsmusters diejeni
ge Richtung ist, die in Fig. 12 einen Winkel von 90° zur
Richtung der X-Achse bildet, wobei es sich um die Richtung
handelt, die die geringsten thermischen Belastungen erfährt.
Es kann gesagt werden, dass um so mehr Auswirkungen thermi
scher Belastungen zu erwarten sind, je kleiner der Schnitt
winkel zwischen der Richtung, in der das Verdrahtungsmuster
6 geführt ist, und der Richtung ist, in der das Halbleiter
substrat 1 und die Montageplatte durch Expansion/Kontraktion
aufgrund thermischer Ausdehnung gegeneinander ausgelenkt
werden. So ist zu erwarten, dass die Verbindung 16 durch die
Belastungen beträchtlich beeinflusst wird, wenn der Schnitt
winkel zwischen der Richtung, in der das Verdrahtungsmuster
6 geführt ist, und der Richtung, in der das Substrat 1 und
die Montageplatte 10 Belastungen erfahren, in den Bereich
zwischen 0° und 45° oder zwischen 135° und 180° fällt.
Wenn beim Halbleiterbauteil des vorliegenden Ausführungsbei-
Spiels nach dem Montieren des Halbleiterbauteils 9 an der
Montageplatte 21 Wärme einwirkt, ist die Wärmeexpansion des
Halbleitersubstrats 1 mit einem Wärmeexpansionskoeffizienten
von 2-4 ppm/°C klein im Vergleich zu der der Montageplatte
21 mit einem Wärmeexpansionskoeffizienten von 10-20 ppm/°C.
Im Ergebnis wirken nach außen gerichtete thermische Be
lastungen auf die Anschlusselektrode 8, und im Verdrahtungs
muster 6 treten in der Nähe einer Anschlusselektrode 8 Be
lastungen in der Richtung von der in Fig. 1 dargestellten
Mitte 11 des Halbleitersubstrats 1 zur Anschlusselektrode 8
auf. So wird, wie oben beschrieben, festgelegt, dass ein
Schnittwinkel im Bereich zwischen 45° und 135° bevorzugt ist
und dass derjenige zwischen 60° und 120° bevorzugter ist.
Vorzugsweise sind zumindest Leiterbahnen 6, die mit An
schlusselektroden 8 verbunden sind, die sich in den vier
Ecken des Halbleitersubstrats befinden, die die größten
Spannungseffekte erleiden, mit den oben beschriebenen
Schnittwinkeln geführt. Bevorzugter sind alle mit Anschluss
elektroden 8 verbundenen Leiterbahnen 6 mit den oben be
schriebenen Schnittwinkeln geführt.
Nun werdenunter Bezugnahme auf die Fig. 7-11 die Struktur
eines Halbleiterbauteils gemäß dem zweiten Ausführungsbei
spiel und ein zugehöriges Herstellverfahren beschrieben. Als
Erstes wird die Struktur dieses Halbleiterbauteils unter Be
zugnahme auf Fig. 7 beschrieben. Bei diesem Halbleiterbau
teil ist auf der Hauptfläche eines Halbleitersubstrats 1 mit
Rechteckform ein Isolierfilm 3 ausgebildet, und in einem an
deren Bereich als dem mit dem Isolierfilm 3 ist eine Chip
elektrode 2 vorhanden. Auf der Chipelektrode 2 und dem Iso
lierfilm 3 befindet sich ein Verdrahtungsmuster 6, das einen
Teil der Anschlussleiterbahnen gemäß der Erfindung bildet.
Ein Ende des Verdrahtungsmusters 6 ist elektrisch mit der
Chipelektrode 2 verbunden, und es erstreckt sich von der
Chipelektrode 2 entlang der Hauptfläche des Halbleitersub
strats 1. Das andere Ende des Verdrahtungsmusters 6 ist mit
einem leitenden, eingebetteten Element 14 verbunden, das ei
nen anderen Teil der Anschlussleiterbahnen gemäß der Erfin
dung bildet, so dass das Verdrahtungsmuster 6 elektrisch mit
der Anschlusselektrode 8 verbunden ist. Eine Harzschicht 13b
ist so ausgebildet, dass sie die Hauptfläche des Halbleiter
substrats 1, die Chipelektrode 2, den Isolierfilm 3 und das
Verdrahtungsmuster 6 bedeckt.
Nun wird ein Herstellverfahren für dieses Halbleiterbauteil
unter Bezugnahme auf die Fig. 7-11 beschrieben. Das Her
stellverfahren für dieses Halbleiterbauteil unterscheidet
sich von dem gemäß dem durch die Fig. 2-6 veranschaulich
ten Verfahren gemäß dem ersten Ausführungsbeispiel in der
Art der Herstellung des Verdrahtungsmusters 6.
Beim Herstellverfahren für das Halbleiterbauteil des vorlie
genden Ausführungsbeispiels werden als Erstes, wie es in
Fig. 8 dargestellt ist, auf dieselbe Weise wie beim in Fig.
3 veranschaulichten ersten Ausführungsbeispiel ein Isolier
film 3 und eine Chipelektrode 2 auf dem Halbleitersubstrat 1
hergestellt. Danach wird das Verdrahtungsmuster 6 so herge
stellt, dass es sich von der Oberseite der Chipelektrode 2
zu einer Stelle auf dem Isolierfilm 3 unmittelbar unter der
jenigen Stelle erstreckt, an der eine Außenelektrode 8 her
zustellen ist. Das Verdrahtungsmuster 6 wird auf dieselbe
Weise wie beim ersten Ausführungsbeispiel, wie durch Fig. 5
veranschaulicht, hergestellt. Die Richtung, in der das Ver
drahtungsmuster 6 platziert wird, ist dieselbe wie beim ers
ten Ausführungsbeispiel, d. h., wie in Fig. 1 veranschau
licht.
Als Nächstes wird auf der gesamten Oberfläche des Halblei
tersubstrats 1 eine Harzschicht hergestellt, wie in Fig. 9
dargestellt, und dann wird ein Kontaktloch zur Verbindung
mit dem Verdrahtungsmuster 6 ausgebildet, wodurch eine Harz
schicht 13a gebildet wird.
Als Nächstes wird für die Oberfläche des Kontaktlochs in der
im durch die Fig. 9 veranschaulichten Schritt hergestellten
Harzschicht 13a ein Plattierungsvorgang ausgeführt, und ein
eingebettetes Element 14 wird so hergestellt, dass es das
Kontaktloch ausfüllt. Als Material für das eingebettete Ele
ment 14 kann Kupfer, Nickel oder ein anderes Metall verwen
det werden. Danach wird die Harzschicht 13a entfernt, wie es
in Fig. 10 dargestellt ist.
Danach wird, wie es in Fig. 11 dargestellt ist, eine Harz
schicht 13b zum Schützen des Verdrahtungsmusters 6 und ande
rer Elemente auf dem Halbleitersubstrat 1 hergestellt. Als
Nächstes wird, wie es in Fig. 7 dargestellt ist, eine An
schlusselektrode 8 auf dieselbe Weise wie beim in Fig. 2
dargestellten ersten Ausführungsbeispiel hergestellt. Danach
wird das Halbleitersubstrat 1 entlang Schnittlinien 4 in
Stücke zerschnitten, wodurch das Halbleiterbauteil des vor
liegenden Ausführungsbeispiels fertig gestellt ist.
Das Verdrahtungsmuster 6 des Halbleiterbauteils gemäß dem
vorliegenden Ausführungsbeispiel verfügt wie beim in Fig. 1
dargestellten ersten Ausführungsbeispiel über planare Struk
tur. So ist ein Halbleiterbauteil mit einer Leiterbahnstruk
tur realisiert, die Unterbrechungen im Verdrahtungsmuster 6
durch Spannungen verhindern kann, die durch thermische Be
lastungen hervorgerufen werden, nachdem das Halbleitersub
strat an der Montageplatte montiert wurde.
Das Halbleiterbauteil 9 und die Montageplatte 21, wie sie
für das erste und zweite Ausführungsbeispiel beschrieben
wurden, können aus einem Halbleitersubstrat bzw. einem di
elektrischen Substrat bestehen, z. B. aus einer Keramik, auf
der ein Halbleitersubstrat montiert ist. Es kann auch ein
drittes Substrat zum Montieren des dielektrischen Substrats
vorhanden sein.
Nun wird unter Bezugnahme auf die Fig. 14 und 15 eine Monta
geplatte 21 zum Montieren des Halbleiterbauteils gemäß dem
dritten Ausführungsbeispiel beschrieben. Das Halbleiterbau
teil und die Montageplatte des vorliegenden Ausführungsbei
spiels werden so aufeinandergestapelt, wie es in Fig. 14
dargestellt ist, dass ein gemeinsamer Schnittpunkt von Dia
gonalen der Rechtecke vorliegt.
Als Erstes wird die Struktur der Montageplatte zum Montieren
des Halbleiterbauteils gemäß dem vorliegenden Ausführungs
beispiel beschrieben. Nachdem das Halbleiterbauteil 9 gemäß
dem ersten oder zweiten Ausführungsbeispiel angebracht wur
de, wird die Anschlusselektrode 8 mit einer Montageplatte-
Verbindungselektrode 88 auf der Montageplatte 21 mit unge
fährer Rechteckform, wie in Fig. 15 dargestellt, verbunden.
Auf der Hauptfläche der Montageplatte 21 ist eine Verbin
dungsleiterbahn 66 platziert, deren eines Ende mit der Mon
tageplatte-Verbindungselektrode 88 verbunden ist und die
sich entlang der Hauptfläche der Montageplatte 21 erstreckt.
Bei der Montageplatte für ein Halbleiterbauteil gemäß dem
vorliegenden Ausführungsbeispiel wirken, wenn durch thermi
sche Hysterese nach dem Montieren des Halbleitersubstrats 1
an der Montageplatte 21 thermische Belastungen auf die Löt
verbindung wirken, wie bei den Halbleiterbauteilen des ers
ten und zweiten Ausführungsbeispiels, Spannungsbelastungen
nicht nur auf der Seite des Halbleitersubstrats 1, sondern
auch auf die Montageplatte-Verbindungselektrode 88 auf der
Seite der Montageplatte 21.
So erstreckt sich bei der Struktur einer Montageplatte-Ver
bindungsleiterbahn 66 gemäß dem vorliegenden Ausführungsbei
spiel, wie bei der Struktur der Anschlussleiterbahn (Ver
drahtungsmuster 6) der Halbleiterbauteile gemäß dem ersten
und zweiten Ausführungsbeispiel, die Montageplatte-Verbin
dungsleiterbahn 66 in der Nähe der Stelle, in der sie mit
der Montageplatte-Verbindungselektrode 88 verbunden ist, in
einer Richtung mit einem Schnittwinkel (von ungefähr 45°
oder ungefähr 90°) in Bezug auf die Richtung, in der sich
die Montageplatte 21 an der Verbindungsstelle zwischen der
Leiterbahn 66 und der Elektrode 88 durch thermische Spannun
gen ausdehnt und zusammenzieht.
Anders gesagt, ist die Richtung, in der die Montageplatte-
Verbindungsleiterbahn 66 in der Nähe der Stelle geführt ist,
in der sie mit der Montageplatte-Verbindungselektrode 88
verbunden ist, so konfiguriert, dass sie einen Schnittwinkel
(von ungefähr 45° oder ungefähr 90°) zu einer Richtung auf
weist, die den Schnittpunkt der Diagonalen des durch die
Kontur der Montageplatte 21 gebildeten Fechtecks mit dem
Verbindungspunkt zwischen der Montageplatte-Verbindungslei
terbahn 66 und der Montageplatte-Verbindungselektrode 88
verbindet, durch einen Pfeil 12 in Fig. 15 gekennzeichnet.
Für das vorliegende Ausführungsbeispiel sind Schnittwinkel
von ungefähr 45° oder ungefähr 90° beschrieben. Jedoch kann
ohne Beschränkung hierauf jeder Schnittwinkel von über 0°
und unter 180° verwendet werden.
Eine derartige Struktur zeigt die folgenden Effekte, wenn
das Halbleitersubstrat 1 an der Montageplatte 21 montiert
ist. In der Montageplatte des vorliegenden Ausführungsbei
spiels weisen die Richtung, in der die Montageplatte-Verbin
dungsleiterbahn 66 in der Nähe der Montageplatte-Verbin
dungselektrode 88 geführt, und die Richtung, in der sich die
Montageplatte durch thermische Spannungen ausdehnt und zu
sammenzieht, einen bestimmten Schnittwinkel auf, oder die
Richtungen weichen voneinander ab. So werden im Vergleich
zum Fall, in dem die zwei Richtungen übereinstimmen, die
Belastungen, die auf die Montageplatte-Verbindungsleiterbahn
66 in der Nähe einer Montageplatte-Verbindungselektrode 88
wirken, klein.
Anders gesagt, erleidet die Montageplatte-Verbindungsleiter
bahn 66 in der Nähe einer Montageplatte-Verbindungselektrode
88, im Gegensatz zum Fall, in dem die Richtung, in der die
Montageplatte-Verbindungsleiterbahn 66 geführt ist, mit der
Richtung übereinstimmt, die den Schnittpunkt der Diagonalen
des die Kontur der Montageplatte 21 bildenden Rechtecks mit
der Stelle verbindet, in der die Montageplatte-Verbindungs
leiterbahn 66 und die Montageplatte-Verbindungselektrode 88
miteinander verbunden sind, kleine Spannungsbelastungen. Im
Ergebnis ist der nachteilige Effekt der Spannungsbelastungen
auf die Montageplatte-Verbindungsleiterbahn 66 gelindert,
und demgemäß ist die Zuverlässigkeit des Halbleiterbauteils
verbessert, nachdem die Montageplatte 21 an einem anderen
Substrat angebracht wurde. Außerdem kann der nachteilige
Effekt von Spannungsbelastungen unterdrückt werden, ohne
dass die Breite der Montageplatte-Verbindungsleiterbahn 66
erhöht wird, so dass die Montageplatte eine Leiterbahnstruk
tur hoher Dichte erlaubt.
Nun wird ein Herstellverfahren für die Montageplatte zum
Montieren eines Halbleiterbauteils beschrieben. Die Art der
Herstellung der Montageplatte-Verbindungsleiterbahn 66 als
Montageplatte-Verbindungsleiterbahn gemäß der Erfindung ist
mit der Art der Herstellung des Verdrahtungsmusters 6 beim
ersten und zweiten Ausführungsbeispiel identisch, wobei Kup
fer, Nickel oder dergleichen aufplattiert wird. Wenn z. B.
Kupfer (Cu) durch elektrolytisches Plattieren aufgebracht
wird, ist der elektrische Widerstand der Montageplatte-Ver
bindungsleiterbahn 66 auf einen kleinen Wert beschränkt, so
dass ein Spannungsabfall, Wärmeerzeugung, Signalverzögerung
oder dergleichen verhindert werden können.
Ferner wird nach der Herstellung der Montageplatte-Verbin
dungsleiterbahn 66 eine sogenannte Barrieremetallschicht aus
z. B. Nickel (Ni) hergestellt, um Interdiffusion zwischen
Kupfer und Lötmaterial, das die Montageplatte-Verbindungs
elektrode 88 bildet, zu verhindern. Wenn Nickel verwendet
wird, wird auf dieses Gold (Au) oder dergleichen plattiert,
um ein Benetzungsproblem zwischen Nickel und dem Lötmaterial
zu vermeiden.
Auch beim vorliegenden Ausführungsbeispiel ist ein Schnitt
winkel zwischen 45° und 135° bevorzugt, und ein solcher zwi
schen 60° und 120° ist bevorzugter. Ferner sind zumindest
diejenigen Montageplatte-Verbindungsleiterbahnen 66, die mit
den Montageplatte-Verbindungselektroden 88 verbunden sind,
die sich in den vier Ecken der Montageplatte befinden, die
am meisten durch thermische Spannungen beeinflusst werden,
vorzugsweise so geführt, dass sie die oben beschriebenen
Schnittwinkel aufweisen. Bevorzugter ist es, wenn alle mit
Montageplatte-Verbindungselektroden 88 verbundene Montage
platte-Verbindungsleiterbahnen 66 so geführt sind, dass sie
derartige Schnittwinkel aufweisen. Beim vorliegenden Ausfüh
rungsbeispiel ist der Fall beschrieben, dass ein Halbleiter
bauteil 9 mit einer Montageplatte 21 verbunden wird. Jedoch
ist das entscheidende Merkmal beim vorliegenden Ausführungs
beispiel die Führungsrichtung für die Montageplatte-Verbin
dungsleiterbahnen 66 auf der Montageplatte 21. Für das Mon
tieren der Halbleiterbauteil besteht keine Beschränkung auf
das beim ersten und zweiten Ausführungsbeispiel beschriebene
Halbleiterbauteil 9.
Claims (16)
1. Halbleiterbauteil mit:
einem Substrat (1);
einer auf dem Substrat vorhandenen Anschlusselektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Substrats geführt ist, auf der die Anschlusselek trode vorhanden ist;
dadurch gekennzeichnet, dass in der Nähe der Stelle, an der die Anschlussleiterbahn und die Anschlusselektrode miteinan der verbunden sind, die Richtung, in der die Anschlusslei terbahn geführt ist, einen Schnittwinkel von über 0° und we niger als 180° in Bezug auf die Richtung aufweist, in der sich das Substrat an der Stelle, an der die Anschlussleiter bahn und die Anschlusselektrode miteinander verbunden sind, aufgrund thermischer Spannungen ausdehnt und zusammenzieht.
einem Substrat (1);
einer auf dem Substrat vorhandenen Anschlusselektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Substrats geführt ist, auf der die Anschlusselek trode vorhanden ist;
dadurch gekennzeichnet, dass in der Nähe der Stelle, an der die Anschlussleiterbahn und die Anschlusselektrode miteinan der verbunden sind, die Richtung, in der die Anschlusslei terbahn geführt ist, einen Schnittwinkel von über 0° und we niger als 180° in Bezug auf die Richtung aufweist, in der sich das Substrat an der Stelle, an der die Anschlussleiter bahn und die Anschlusselektrode miteinander verbunden sind, aufgrund thermischer Spannungen ausdehnt und zusammenzieht.
2. Halbleiterbauteil mit:
einem Substrat (1) mit einer rechteckig ausgebildeten Hauptfläche;
einer auf dem Substrat vorhandenen Anschlusselektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Substrats geführt ist, auf der die Anschlusselek trode vorhanden ist;
dadurch gekennzeichnet, dass in der Nähe der Stelle, an der die Anschlussleiterbahn und die Anschlusselektrode miteinan der verbunden sind, die Richtung, in der die Anschlusslei terbahn geführt ist, einen Schnittwinkel von über 0° und weniger als 180° in Bezug auf eine Richtung aufweist, die den Schnittpunkt der Diagonalen des Rechtecks mit der Stelle verbindet, an der die Anschlussleiterbahn und die Anschluss elektrode miteinander verbunden sind.
einem Substrat (1) mit einer rechteckig ausgebildeten Hauptfläche;
einer auf dem Substrat vorhandenen Anschlusselektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Substrats geführt ist, auf der die Anschlusselek trode vorhanden ist;
dadurch gekennzeichnet, dass in der Nähe der Stelle, an der die Anschlussleiterbahn und die Anschlusselektrode miteinan der verbunden sind, die Richtung, in der die Anschlusslei terbahn geführt ist, einen Schnittwinkel von über 0° und weniger als 180° in Bezug auf eine Richtung aufweist, die den Schnittpunkt der Diagonalen des Rechtecks mit der Stelle verbindet, an der die Anschlussleiterbahn und die Anschluss elektrode miteinander verbunden sind.
3. Halbleiterbauteil nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, dass zumindest diejenigen An
schlussleiterbahnen (6), die mit den in den vier Ecken des
Substrats (1) liegenden Anschlusselektroden 8 verbunden
sind, die genannten Schnittwinkel aufweisen.
4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeich
net, dass alle auf dem Substrat (1) liegenden Anschlusslei
terbahnen (6) die genannten Schnittwinkel aufweisen.
5. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeich
net, dass sich der Schnittwinkel im Bereich zwischen 45° und
135° befindet.
6. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeich
net, dass sich der Schnittwinkel im Bereich zwischen 60° und
120° befindet.
7. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeich
net, dass sich die Anschlusselektrode (8) nahe dem Rand des
Substrats (1) befindet.
8. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeich
net, dass die Anschlusselektrode (8) und das Substrat (1)
mit einem zwischen sie eingefügten Isolierelement (5) verse
hen sind, das über eine schräge Ebene in Bezug auf die Ober
fläche des Substrats verfügt, auf der die Anschlusselektrode
vorhanden ist, und die Anschlussleiterbahn (6) so geführt
ist, dass sie der schrägen Ebene folgt.
9. Halbleiterbauteil nach Anspruch 3, gekennzeichnet
durch:
eine andere Verbindungselektrode (88), die elektrisch mit der Anschlusselektrode (8) verbunden ist;
ein anderes Substrat (21) mit einer darauf vorhandenen an deren Anschlusselektrode (88) und
einer anderen Verbindungsleiterbahn (66) mit einem mit der anderen Verbindungselektrode (88) verbundenen Ende, und die entlang der Oberfläche des anderen Substrats geführt ist, auf der die andere Verbindungselektrode vorhanden ist.
eine andere Verbindungselektrode (88), die elektrisch mit der Anschlusselektrode (8) verbunden ist;
ein anderes Substrat (21) mit einer darauf vorhandenen an deren Anschlusselektrode (88) und
einer anderen Verbindungsleiterbahn (66) mit einem mit der anderen Verbindungselektrode (88) verbundenen Ende, und die entlang der Oberfläche des anderen Substrats geführt ist, auf der die andere Verbindungselektrode vorhanden ist.
10. Halbleiterbauteil nach Anspruch 9, dadurch gekenn
zeichnet, dass in der Nähe einer Stelle, an der die andere
Verbindungsleiterbahn (66) und die andere Verbindungselek
trode (88) miteinander verbunden sind, die Richtung, in der
die andere Verbindungsleiterbahn geführt ist, einen Schnitt
winkel von über 0° und von weniger als 180° in Bezug auf
eine Richtung aufweist, in der sich das andere Substrat (22)
an der Stelle, an der die andere Verbindungsleiterbahn und
die andere Verbindungselektrode miteinander verbunden sind,
aufgrund thermischer Spannungen ausdehnt und zusammenzieht.
11. Halbleiterbauteil nach Anspruch 9, dadurch gekennzeich
net, dass
das andere Substrat (21) so ausgebildet ist, dass seine Hauptfläche rechteckig geformt ist; und
in der Nähe der Stelle, an der die andere Verbindungslei terbahn (66) und die andere Verbindungselektrode (88) mit einander verbunden sind, die Richtung, in der die andere Verbindungsleiterbahn geführt ist, einen Schnittwinkel von über 0° und von weniger als 180° in Bezug auf die Richtung aufweist, die den Schnittpunkt der Diagonalen des Rechtecks mit der Stelle verbindet, an der die andere Leiterbahnver bindung und die andere Verbindungselektrode miteinander ver bunden sind.
das andere Substrat (21) so ausgebildet ist, dass seine Hauptfläche rechteckig geformt ist; und
in der Nähe der Stelle, an der die andere Verbindungslei terbahn (66) und die andere Verbindungselektrode (88) mit einander verbunden sind, die Richtung, in der die andere Verbindungsleiterbahn geführt ist, einen Schnittwinkel von über 0° und von weniger als 180° in Bezug auf die Richtung aufweist, die den Schnittpunkt der Diagonalen des Rechtecks mit der Stelle verbindet, an der die andere Leiterbahnver bindung und die andere Verbindungselektrode miteinander ver bunden sind.
12. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeich
net, dass das Substrat (1) ein Halbleitersubstrat ist.
13. Halbleiterbauteil nach Anspruch 9, dadurch gekennzeich
net, dass das andere Substrat (21) eine Montageplatte zum
Montieren eines Halbleitersubstrats ist.
14. Halbleiterbauteil mit:
einem Halbleitersubstrat (1);
einer auf dem Halbleitersubstrat vorhandenen Anschluss elektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Halbleitersubstrats geführt ist, auf der die An schlusselektrode vorhanden ist;
gekennzeichnet durch:
durch eine andere Verbindungselektrode (88), die elek trisch mit der Anschlusselektrode verbunden ist;
ein Montagesubstrat (21), auf dem die andere Verbindungs eiektrode vorhanden ist; und
eine andere Verbindungsleiterbahn (66) mit einem Ende, das mit der anderen Verbindungselektrode verbunden ist, und die entlang derjenigen Oberfläche des Montagesubstrats geführt ist, auf der die andere Verbindungselektrode vorhanden ist;
wobei in der Nähe der Stelle, an der die andere Verbin dungsleiterbahn und die andere Verbindungselektrode mitein ander verbunden sind, die Richtung, in der die andere Ver bindungsleiterbahn geführt ist, einen Schnittwinkel von über 0° und weniger als 180° in Bezug auf die Richtung aufweist, in der sich das Montagesubstrat an der Stelle, an der die andere Verbindungsleiterbahn und die andere Verbindungselek trode miteinander verbunden sind, durch thermische Spannun gen ausdehnt und zusammenzieht.
einem Halbleitersubstrat (1);
einer auf dem Halbleitersubstrat vorhandenen Anschluss elektrode (8) und
einer Anschlussleiterbahn (6), die elektrisch mit der An schlusselektrode verbunden ist und entlang derjenigen Ober fläche des Halbleitersubstrats geführt ist, auf der die An schlusselektrode vorhanden ist;
gekennzeichnet durch:
durch eine andere Verbindungselektrode (88), die elek trisch mit der Anschlusselektrode verbunden ist;
ein Montagesubstrat (21), auf dem die andere Verbindungs eiektrode vorhanden ist; und
eine andere Verbindungsleiterbahn (66) mit einem Ende, das mit der anderen Verbindungselektrode verbunden ist, und die entlang derjenigen Oberfläche des Montagesubstrats geführt ist, auf der die andere Verbindungselektrode vorhanden ist;
wobei in der Nähe der Stelle, an der die andere Verbin dungsleiterbahn und die andere Verbindungselektrode mitein ander verbunden sind, die Richtung, in der die andere Ver bindungsleiterbahn geführt ist, einen Schnittwinkel von über 0° und weniger als 180° in Bezug auf die Richtung aufweist, in der sich das Montagesubstrat an der Stelle, an der die andere Verbindungsleiterbahn und die andere Verbindungselek trode miteinander verbunden sind, durch thermische Spannun gen ausdehnt und zusammenzieht.
15. Halbleiterbauteil nach Anspruch 13 oder 14, dadurch
gekennzeichnet, dass das Montagesubstrat (21) ein dielektri
sches Substrat ist.
16. Montageplatte mit einer Verbindungsleiterbahn (66) und
einer Verbindungselektrode (88), dadurch gekennzeichnet,
dass die Verbindungsleiterbahn in einer Richtung geführt
ist, die dieselbe Bedingung erfüllt wie die Richtung, in der
die Anschlussleiterbahn (6) des Halbleiterbauteils gemäß
Anspruch 1 oder 2 geführt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000154788A JP3596864B2 (ja) | 2000-05-25 | 2000-05-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10125035A1 true DE10125035A1 (de) | 2001-12-06 |
Family
ID=18659829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10125035A Ceased DE10125035A1 (de) | 2000-05-25 | 2001-05-22 | Halbleiterbauteil |
Country Status (4)
Country | Link |
---|---|
US (1) | US6587353B2 (de) |
JP (1) | JP3596864B2 (de) |
KR (1) | KR100368029B1 (de) |
DE (1) | DE10125035A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10239080A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Integrierte Schaltung |
DE102004028572A1 (de) * | 2004-06-15 | 2006-01-12 | Infineon Technologies Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
DE102004061876B4 (de) * | 2004-11-24 | 2008-05-08 | Advanced Chip Engineering Technology Inc. | FCBGA-Packungsstruktur |
DE102008038175A1 (de) * | 2007-09-06 | 2010-02-25 | Infineon Technologies Ag | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188313A (ja) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003332488A (ja) * | 2002-05-16 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP3542350B2 (ja) | 2002-05-31 | 2004-07-14 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
DE10255844B3 (de) * | 2002-11-29 | 2004-07-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung |
JP4082220B2 (ja) * | 2003-01-16 | 2008-04-30 | セイコーエプソン株式会社 | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 |
JP3851320B2 (ja) | 2004-03-25 | 2006-11-29 | Tdk株式会社 | 回路装置及びその製造方法 |
EP1851798B1 (de) * | 2005-02-25 | 2016-08-03 | Tessera, Inc. | Mikroelektronische baugruppe mit nachgiebigkeit |
JP5165190B2 (ja) * | 2005-06-15 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4061506B2 (ja) | 2005-06-21 | 2008-03-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
JP4273356B2 (ja) * | 2007-02-21 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4572376B2 (ja) * | 2007-07-30 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
JP4536757B2 (ja) * | 2007-08-02 | 2010-09-01 | 株式会社フジクラ | 半導体パッケージおよび半導体パッケージの製造方法 |
JP4840601B2 (ja) * | 2007-08-20 | 2011-12-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP4405562B2 (ja) | 2008-03-18 | 2010-01-27 | 株式会社東芝 | プリント配線板および電子機器 |
GB2464549B (en) | 2008-10-22 | 2013-03-27 | Cambridge Silicon Radio Ltd | Improved wafer level chip scale packaging |
TWI429339B (zh) * | 2008-12-31 | 2014-03-01 | Taiwan Tft Lcd Ass | 電路板用之基材、電路板以及電路板的製造方法 |
US20110067910A1 (en) * | 2009-09-18 | 2011-03-24 | International Business Machines Corporation | Component securing system and associated method |
JP5879090B2 (ja) * | 2011-10-20 | 2016-03-08 | 株式会社ケーヒン | プリント配線板 |
US8815752B2 (en) * | 2012-11-28 | 2014-08-26 | Micron Technology, Inc. | Methods of forming features in semiconductor device structures |
JP2021150311A (ja) | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体装置 |
JP7438905B2 (ja) * | 2020-09-17 | 2024-02-27 | 株式会社東芝 | ディスク装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4813129A (en) * | 1987-06-19 | 1989-03-21 | Hewlett-Packard Company | Interconnect structure for PC boards and integrated circuits |
US5345365A (en) * | 1992-05-05 | 1994-09-06 | Massachusetts Institute Of Technology | Interconnection system for high performance electronic hybrids |
US6228686B1 (en) * | 1995-09-18 | 2001-05-08 | Tessera, Inc. | Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions |
US5477933A (en) * | 1994-10-24 | 1995-12-26 | At&T Corp. | Electronic device interconnection techniques |
US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
JP3345541B2 (ja) * | 1996-01-16 | 2002-11-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2842361B2 (ja) * | 1996-02-28 | 1999-01-06 | 日本電気株式会社 | 半導体装置 |
JPH10163386A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | 半導体装置、半導体パッケージおよび実装回路装置 |
JP3435034B2 (ja) * | 1997-09-26 | 2003-08-11 | 京セラ株式会社 | 回路基板 |
US6163462A (en) * | 1997-12-08 | 2000-12-19 | Analog Devices, Inc. | Stress relief substrate for solder ball grid array mounted circuits and method of packaging |
US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
-
2000
- 2000-05-25 JP JP2000154788A patent/JP3596864B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-22 DE DE10125035A patent/DE10125035A1/de not_active Ceased
- 2001-05-24 KR KR10-2001-0028682A patent/KR100368029B1/ko not_active IP Right Cessation
- 2001-05-25 US US09/864,172 patent/US6587353B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10239080A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Integrierte Schaltung |
DE102004028572A1 (de) * | 2004-06-15 | 2006-01-12 | Infineon Technologies Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
DE102004028572B4 (de) * | 2004-06-15 | 2008-08-14 | Qimonda Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
DE102004061876B4 (de) * | 2004-11-24 | 2008-05-08 | Advanced Chip Engineering Technology Inc. | FCBGA-Packungsstruktur |
DE102008038175A1 (de) * | 2007-09-06 | 2010-02-25 | Infineon Technologies Ag | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen |
DE102008038175B4 (de) * | 2007-09-06 | 2011-07-07 | Infineon Technologies AG, 85579 | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen |
Also Published As
Publication number | Publication date |
---|---|
JP3596864B2 (ja) | 2004-12-02 |
US20010045649A1 (en) | 2001-11-29 |
US6587353B2 (en) | 2003-07-01 |
KR100368029B1 (ko) | 2003-01-15 |
KR20010107729A (ko) | 2001-12-07 |
JP2001332653A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10125035A1 (de) | Halbleiterbauteil | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10250636B4 (de) | Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur | |
DE102018132701A1 (de) | Halbleiter-Package und Herstellungsverfahren dafür | |
DE69834561T2 (de) | Halbleiteranordnung und herstellungsverfahren dafür | |
DE602004005760T2 (de) | Halbleitervorrichtung | |
DE112012004185T5 (de) | Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten | |
DE19940633A1 (de) | IC-Gehäuse | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE19644297A1 (de) | Halbleiterbauelement | |
DE10317101A1 (de) | On-Chip-Rauschunterdrückungssystem und ein Verfahren, dieses herzustellen | |
DE112014001274T5 (de) | Halbleitervorrichtung | |
DE102020108851A1 (de) | Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses | |
DE102007048007A1 (de) | Schaltkreissubstrat, Halbleiterchippackung und Herstellungsverfahren | |
DE10339770A1 (de) | FBGA-Anordnung | |
DE69637246T2 (de) | Leiterplatte zur montage elektronischer bauelemente | |
DE102019202715A1 (de) | Folienbasiertes package mit distanzausgleich | |
DE19526511A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage | |
EP0152557A1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE10241589B4 (de) | Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
EP1403921A2 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
DE10261410B4 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |