JP4273356B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4273356B2
JP4273356B2 JP2007041092A JP2007041092A JP4273356B2 JP 4273356 B2 JP4273356 B2 JP 4273356B2 JP 2007041092 A JP2007041092 A JP 2007041092A JP 2007041092 A JP2007041092 A JP 2007041092A JP 4273356 B2 JP4273356 B2 JP 4273356B2
Authority
JP
Japan
Prior art keywords
resin layer
resin
layer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007041092A
Other languages
English (en)
Other versions
JP2008205292A (ja
Inventor
達彦 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007041092A priority Critical patent/JP4273356B2/ja
Priority to US12/034,204 priority patent/US8018057B2/en
Publication of JP2008205292A publication Critical patent/JP2008205292A/ja
Application granted granted Critical
Publication of JP4273356B2 publication Critical patent/JP4273356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体装置及びその製造方法に関する。
能動面に形成された樹脂層と、電極パッドの表面から樹脂層の表面にかけて配設された配線と、を備える半導体装置が知られている（特許文献１）。樹脂層とその上の配線は外部端子を構成している。外部端子は、ハンダボールで形成する外部端子よりも狭いピッチで形成することができ、樹脂層によって応力の吸収も可能である。その製造方法では、半導体ウエハのダイシングは、樹脂層及び配線等の形成後に行われる。したがって、ダイシングされて得られた半導体チップにクラックが生じて不良品になった場合、樹脂層及び配線も無駄になるので歩留まりが悪くなる。近年、小型化の要求から、集積回路の近くにスクライブラインを設定してあることが多く、その場合、クラックが集積回路に至りやすい。したがって、クラック発生の防止策が要望されている。
特開２００６−１２８３６４号公報
本発明の目的は、集積回路が形成された半導体基板にクラックが発生するのを防止することにある。
（１）本発明に係る半導体装置は、
集積回路が形成され、前記集積回路に電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面の、前記集積回路とオーバーラップする第１の領域に形成された第１の樹脂層と、
前記電極に電気的に接続されて前記第１の樹脂層上に形成された配線と、
前記半導体基板の前記面の、前記第１の領域を囲む第２の領域に、前記第１の樹脂層とは間隔をあけて形成された第２の樹脂層と、
を有する。本発明によれば、集積回路とオーバーラップする領域を外側で囲むように第２の樹脂層が形成してあるので、第２の樹脂層によって、クラックが発生することを集積回路の外側で防止することができる。
（２）この半導体装置において、
前記第２の樹脂層は、前記第１の樹脂層よりも低く形成されていてもよい。
（３）この半導体装置において、
前記第２の樹脂層は、前記第２の領域全体に連続的に配置されていてもよい。
（４）この半導体装置において、
前記第２の樹脂層は、断片的に配置されていてもよい。
（５）この半導体装置において、
前記第２の樹脂層は、前記半導体基板の周縁に接するように配置されていてもよい。
（６）この半導体装置において、
前記半導体基板の前記周縁は矩形をなし、少なくとも角部に前記第２の樹脂層が配置されていてもよい。
（７）この半導体装置において、
前記配線は、前記電極から前記第１の樹脂層を超えて第２の樹脂層上に至るように形成されていてもよい。
（８）本発明に係る半導体装置の製造方法は、
複数の集積回路が間隔をあけて形成されてそれぞれの前記集積回路に電気的に接続された電極が形成された半導体基板を用意する工程と、
前記複数の集積回路とそれぞれオーバーラップする複数の第１の領域に第１の樹脂層を形成し、それぞれの前記第１の領域を外側で囲む第２の領域に前記第１の樹脂層とは間隔をあけて第２の樹脂層を形成する工程と、
前記第１の樹脂層上に、前記電極と電気的に接続する配線を形成する工程と、
前記半導体基板を、隣り合う前記第１の領域の間で、前記第２の樹脂層の少なくとも一部が前記第２の領域に付着して残るように、複数の半導体チップに切断する工程と、
を含む。本発明によれば、集積回路とオーバーラップする領域を外側で囲むように第２の樹脂層を形成するので、第２の樹脂層によって、クラックが発生することを集積回路の外側で防止することができる。
（９）この半導体装置の製造方法において、
前記第２の樹脂層を、前記半導体基板の、前記半導体基板を切断する工程で切断する切削領域を避けて形成してもよい。
（１０）この半導体装置の製造方法において、
前記半導体基板を切断する工程は、前記第２の樹脂の一部を切削しながら行ってもよい。
（１１）この半導体装置の製造方法において、
前記第１の樹脂層を形成する工程は、熱硬化性の第１の樹脂前駆体層を形成して前記第１の樹脂前駆体層を加熱することを含み、
前記第２の樹脂層を形成する工程は、熱硬化性の第２の樹脂前駆体層を形成して前記第２の樹脂前駆体層を加熱することを含み、
前記第１及び第２の樹脂前駆体層を、同じ高さであって、前記第２の樹脂前駆体層の単位体積当りの表面積が前記第１の樹脂前駆体よりも大きくなるように同時に形成し、
前記第１及び第２の樹脂前駆体層を同時に加熱し、単位体積当りの表面積が大きいことによって前記第２の樹脂前駆体層の単位体積当りの熱量を大きくして、前記第２の樹脂前駆体層の硬化前の一時的な軟化の程度を高めて自重によって低くして、前記第２の樹脂層の高さを前記第１の樹脂層よりも低くしてもよい。
（１２）この半導体装置の製造方法において、
前記配線を形成する工程で、１つの前記第１の樹脂層上に、相互に間隔をあけて複数の前記配線を形成し、
前記第１の樹脂層の、前記複数の配線間の部分をエッチングする工程をさらに含み、
前記エッチングする工程で、同時に、前記第２の樹脂層をエッチングして低くしてもよい。
（第１の実施の形態）
図１（Ａ）は、本発明の第１の実施の形態に係る半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示す半導体装置のIB-IB線断面図である。半導体装置は、半導体基板１０を有する。半導体基板１０は、図１（Ａ）に示す最終製品としての半導体装置においては半導体チップであるが、最終製品を得る前の段階では、半導体ウエハである。半導体ウエハを切断して半導体チップが得られる。半導体基板１０には、集積回路１２（半導体チップには１つの集積回路１２／半導体ウエハには複数の集積回路１２）が形成されている。半導体基板１０は、内部配線（図示せず）を介して集積回路１２に電気的に接続された電極１４を有する。半導体基板１０が一方向に長い形状（平面形状が長方形）であって、長い方の辺に沿って、複数の電極１４が配列されている。半導体基板１０には、電極１４の少なくとも一部が露出する様にパッシベーション膜１６が形成されている。パッシベーション膜１６は、例えば、ＳｉＯ２やＳｉＮ等の無機材料のみで形成されていてもよい。パッシベーション膜１６は、集積回路１２の上方に形成されている。
半導体基板１０の電極１４が形成された面（パッシベーション膜１６上）は、第１及び第２の領域２０，２２を含む（あるいは、これらのみからなる）。第１の領域２０は、集積回路１２の少なくとも一部（例えば全部）とオーバーラップする。第１の領域２０は、半導体基板１０の面の周縁端部を除く領域であって中央部ということもできる。第２の領域２２は、第１の領域２０を外側で囲む。第２の領域２２は、半導体基板１０の面の周縁端部であってもよい。第２の領域２２の周縁が、半導体基板１０の面の周縁である。
第１の領域２０（その範囲内）に、第１の樹脂層３０が形成されている。半導体基板１０の端部に電極１４が形成され、電極１４よりも中央側に第１の樹脂層３０が形成されていてもよい。第２の領域２２（その範囲内）に、第１の樹脂層３０とは間隔をあけて、第２の樹脂層３２が形成されている。第１及び第２の樹脂層３０、３２の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール系樹脂等の樹脂を用いてもよい。第１及び第２の樹脂層３０，３２は同一材料から構成されていてもよい。第２の樹脂層３２は、第１の樹脂層３０よりも低く形成されている。１つの第２の領域２２（例えばロ字状の領域）において、複数の第２の樹脂層３２が断片的に（間隔をあけて）配置されている。したがって、完成品としての半導体装置を実装するときに、電極１４が形成された面に設けた接着剤（非導電性接着剤又は異方性導電接着剤等）を、隣同士の第２の樹脂層３２間から排出することができる。第２の樹脂層３２は、半導体基板１０の周縁に接するように配置されていてもよいが、図１（Ａ）に示すように、周縁よりも内側に配置されてもよい。半導体基板１０の周縁は矩形をなし、少なくとも角部に第２の樹脂層３２が配置されている。
配線４０が、電極１４に電気的に接続されて第１の樹脂層３０上に形成されている。図２は、第１の樹脂層３０及び配線４０を示す斜視図である。配線４０は、電極１４上から、パッシベーション膜１６上を通って、第１の樹脂層３０上に至る。配線４０は、電極１４上で電極１４に電気的に接続している。配線４０と電極１４は直接接触していてもよいし、両者間に導電膜６０（図示せず）が介在していてもよい。第２の樹脂層３２が、第１の樹脂層３０よりも低く形成されているので、配線４０を外部端子として使用するときに、第２の樹脂層３２が妨げとならない。配線４０は、第１の樹脂層３０の、電極１４とは反対側の端部を越えて、パッシベーション膜１６上に至るように形成されている。図１（Ａ）に示す例では、半導体基板１０の端部に配置された電極１４から中央方向へ配線４０が延びている。
本実施の形態によれば、集積回路１２とオーバーラップする第１の領域２０を外側で囲むように第２の樹脂層３２が形成してあるので、第２の樹脂層３２によって、クラックが発生することを、集積回路１２の外側で防止することができる。
（製造方法）
図３（Ａ）〜図４（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、複数の集積回路１２が間隔をあけて形成されてそれぞれの集積回路１２に電気的に接続された電極１４が形成された半導体基板１０（半導体ウエハ）を用意する。その詳細は、上述した通りである。
図３（Ａ）に示すように、熱硬化性の樹脂前駆体層５０を形成し、図３（Ｂ）に示すようにこれをパターニングして、第１及び第２の樹脂前駆体層５１，５２を形成する。一体的な樹脂前駆体層５０から同時に形成するので、第１及び第２の樹脂前駆体層５１，５２の高さは同じになる。ただし、第１及び第２の樹脂前駆体層５１，５２は、第２の樹脂前駆体層５２の単位体積当りの表面積が第１の樹脂前駆体よりも大きくなるように形成する。第１及び第２の樹脂前駆体層５１，５２の側面の傾斜角度が均一（例えば垂直）であれば、第２の樹脂前駆体層５２の上面を第１の樹脂前駆体層５１の上面よりも小さくする。
第１及び第２の樹脂前駆体層５１，５２を加熱して、図３（Ｃ）に示すように、第１及び第２の樹脂層３０，３２を形成する。第１及び第２の樹脂前駆体層５１，５２を同時に加熱しても、単位体積当りの表面積が大きいことによって、第２の樹脂前駆体層５２の単位体積当りの熱量が大きくなる。その結果、第２の樹脂前駆体層５２は、硬化前の一時的な軟化の程度が第１の樹脂前駆体層５１よりも高まり、自重によって低くなり、第２の樹脂層３２の高さが第１の樹脂層３０よりも低くなる。
こうして、複数の集積回路１２とそれぞれオーバーラップする複数の第１の領域２０に第１の樹脂層３０を形成する。また、それぞれの第１の領域２０を外側で囲む第２の領域２２に第１の樹脂層３０とは間隔をあけて第２の樹脂層３２を形成する。図３（Ｃ）の例では、隣同士の第２の領域２２に配置された一対の第２の樹脂層３２は間隔をあけて配置されている。なお、複数の第２の領域２２の形状は、それぞれロ字状になっている。変形例として、複数の第２の領域２の形状が格子状になっていてもよい。本実施の形態では、第２の樹脂層３２（第２の樹脂前駆体層５２）は、半導体基板１０を切断するときの切削領域（スクライブラインのみならずダイサによって切削される全領域）を避けて形成する。第１及び第２の領域２０，２２並びに第１及び第２の樹脂層３０，３２のその他の詳細も上述した通りである。
図４（Ａ）に示すように、パッシベーション膜１６、電極１４並びに第１及び第２の樹脂層３０，３２上に導電膜６０を形成する。その形成にはスパッタリングを適用してもよい。導電膜６０は複数層で形成してもよい。
図４（Ｂ）に示すように、導電膜６０をパターニング（エッチング）して、配線４０を、電極１４に電気的に接続するように第１の樹脂層３０上に形成する。配線４０を形成する工程で、１つの第１の樹脂層３０上に、相互に間隔をあけて複数の配線４０を形成する（図１（Ａ）参照）。配線４０の詳細も上述した通りである。
なお、第１の樹脂層３０の、複数の配線４０間の部分（配線４０からの露出部分）をエッチングしてもよい（図２参照）。こうすることで、配線４０と第１の樹脂層３０の露出面との高さの差を大きくして電気的な接続を図りやすくなる。エッチングする工程で、同時に、第２の樹脂層３２をエッチングして低くしてもよい。
図４（Ｃ）に示すように、半導体基板１０を切断する。具体的には、半導体基板１０（半導体ウエハ）を、隣同士の第１の領域２０の間で、第２の樹脂層３２の少なくとも一部が第１の領域２０の外側に付着して残るように、複数の半導体チップに切断する。半導体基板１０を切断する工程を、第２の樹脂層３２を避けて（とくに間隔をあけて）行えば、残された第２の樹脂層３２が図４（Ｃ）に示すように半導体基板１０の縁から間隔をあけて配置される。変形例として、半導体基板１０を切断する工程を、第２の樹脂層３２の外周端部を切削しながら行えば、残された第２の樹脂層３２の縁が半導体基板１０の縁と面一になるように配置される。
本実施の形態によれば、集積回路１２とオーバーラップする領域を外側で囲むように第２の樹脂層３２を形成するので、第２の樹脂層３２によって、クラックが発生することを集積回路１２の外側で防止することができる。その他の詳細は、上述した半導体装置の構造から自明な製造方法であるため説明を省略する。
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る半導体装置を示す平面図である。本実施の形態では、半導体基板１１０の角部のみに第２の樹脂層１３２が配置されている点で第１の実施の形態と異なる。すなわち、４つの第２の樹脂層１３２のそれぞれが、矩形の半導体基板１１０の４つの角部のそれぞれに配置されている。半導体基板１１０の一辺の両端に位置する一対の第２の樹脂層１３２の間には、第２の樹脂層が形成されていない。この形態であっても、角部において半導体基板１１０を保護してクラックの発生を防止することができる。
本実施の形態では、半導体基板１１０の中央部に電極１１４が形成され、電極１１４よりも端部側に第１の樹脂層１３０が形成されている。また、半導体基板１１０の中央部に配置された電極１１４から端部方向へ配線１４０が延びている。電極１１４、第１の樹脂層１３０及び配線１４０の配置は、第１の実施の形態にも適用することができる。その他の詳細は、第１の実施の形態で説明した半導体装置及びその製造方法の説明が該当する。
（第３の実施の形態）
図６（Ａ）は、本発明の第３の実施の形態に係る半導体装置を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す半導体装置のVIB-VIB線断面図である。本実施の形態では、第２の樹脂層２３２は、第２の領域２２２に連続的に（途切れないように）配置されている。したがって、第２の樹脂層２３２はロ字状をなしている。また、配線２４０が、電極１１４から第１の樹脂層１３０を超えて第２の樹脂層２３２上に至るように形成されている。これによれば、配線２４０の、第２の樹脂層２３２上の部分をテストパッドとして使用し、プローブを当てて特性検査を行うことができる。
本実施の形態に係る製造方法では、半導体ウエハとしての半導体基板１１０を切断する工程を、第２の樹脂層２３２の一部を切削しながら行う。その前提として、第２の樹脂層２３２の一部を切削領域（又はスクライブライン）上に配置する。複数の集積回路２１２に対応する複数の第２の樹脂層２３２を、それぞれロ字状に形成してもよい。あるいは、格子状の樹脂層を形成し、複数の集積回路２１２をそれぞれ囲む複数のロ字状部分を複数の第２の樹脂層２３２と定義してもよい。この場合、隣同士の第２の領域２２２に位置する一対の第２の樹脂層２３２が接触して一体化されており、一対の第２の樹脂層２３２を分割するように、両者の隣接部分を切削する。本実施の形態では、第２の樹脂層２３２の縁が半導体基板１１０の縁と面一になるように配置される。また、配線２４０の縁も半導体基板１１０の縁と面一になるように配置される。この電極１１４、第１の樹脂層１３０及び配線２４０の配置は、第１の実施の形態にも適用することができる。その他の詳細は、第１及び第２の実施の形態で説明した半導体装置及びその製造方法の説明が該当する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）は、本発明の第１の実施の形態に係る半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示す半導体装置のIB-IB線断面図である。 図２は、第１の樹脂層及び配線を示す斜視図である。 図３（Ａ）〜図３（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図４（Ａ）〜図４（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、本発明の第２の実施の形態に係る半導体装置を示す平面図である。 図６（Ａ）は、本発明の第３の実施の形態に係る半導体装置を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す半導体装置のVIB-VIB線断面図である。
符号の説明
１０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…第１の領域、 ２２…第２の領域、 ３０…第１の樹脂層、 ３２…第２の樹脂層、 ４０…配線、 ５０…樹脂前駆体層、 ５１…第１の樹脂前駆体層、 ５２…第２の樹脂前駆体層、 ６０…導電膜、 １１０…半導体基板、 １１４…電極、 １３０…第１の樹脂層、 １３２…第２の樹脂層、 １４０…配線、 ２２２…第２の領域、 ２３２…第２の樹脂層、 ２４０…配線

Claims (3)

  1. 複数の集積回路が間隔をあけて形成されてそれぞれの前記集積回路に電気的に接続された電極が形成された半導体基板を用意する工程と、
    前記複数の集積回路とそれぞれオーバーラップする複数の第１の領域に第１の樹脂層を形成し、それぞれの前記第１の領域を外側で囲む第２の領域に前記第１の樹脂層とは間隔をあけて第２の樹脂層を形成する工程と、
    前記第１の樹脂層上に、前記電極と電気的に接続する配線を形成する工程と、
    前記半導体基板を、隣り合う前記第１の領域の間で、前記第２の樹脂層の少なくとも一部が前記第２の領域に付着して残るように、複数の半導体チップに切断する工程と、
    を含み、
    前記第１の樹脂層を形成する工程は、熱硬化性の第１の樹脂前駆体層を形成して前記第１の樹脂前駆体層を加熱することを含み、
    前記第２の樹脂層を形成する工程は、熱硬化性の第２の樹脂前駆体層を形成して前記第２の樹脂前駆体層を加熱することを含み、
    前記第１及び第２の樹脂前駆体層を、同じ高さであって、前記第２の樹脂前駆体層の単位体積当りの表面積が前記第１の樹脂前駆体よりも大きくなるように同時に形成し、
    前記第１及び第２の樹脂前駆体層を同時に加熱し、単位体積当りの表面積が大きいことによって前記第２の樹脂前駆体層の単位体積当りの熱量を大きくして、前記第２の樹脂前駆体層の硬化前の一時的な軟化の程度を高めて自重によって低くして、前記第２の樹脂層の高さを前記第１の樹脂層よりも低くする半導体装置の製造方法。
  2. 請求項１に記載された半導体装置の製造方法において、
    前記第２の樹脂層を、前記半導体基板の、前記半導体基板を切断する工程で切断する切削領域を避けて形成する半導体装置の製造方法。
  3. 請求項１に記載された半導体装置の製造方法において、
    前記半導体基板を切断する工程は、前記第２の樹脂層の一部を切削しながら行う半導体装置の製造方法。
JP2007041092A 2007-02-21 2007-02-21 半導体装置の製造方法 Expired - Fee Related JP4273356B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007041092A JP4273356B2 (ja) 2007-02-21 2007-02-21 半導体装置の製造方法
US12/034,204 US8018057B2 (en) 2007-02-21 2008-02-20 Semiconductor device with resin layers and wirings and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041092A JP4273356B2 (ja) 2007-02-21 2007-02-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205292A JP2008205292A (ja) 2008-09-04
JP4273356B2 true JP4273356B2 (ja) 2009-06-03

Family

ID=39705939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041092A Expired - Fee Related JP4273356B2 (ja) 2007-02-21 2007-02-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8018057B2 (ja)
JP (1) JP4273356B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121740A (ja) * 1984-02-20 1985-06-29 Hitachi Ltd 多層配線構造体
JPH0258357A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd ピングリッドアレイ型半導体装置
JP2513033B2 (ja) * 1989-06-15 1996-07-03 日本電気株式会社 半導体装置
JP2546431B2 (ja) * 1990-10-29 1996-10-23 日本電気株式会社 フィルムキャリアテープ
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3210881B2 (ja) * 1997-06-05 2001-09-25 ソニーケミカル株式会社 Ｂｇａパッケージ基板
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
TW515064B (en) * 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
JP4177950B2 (ja) * 2000-03-28 2008-11-05 ローム株式会社 半導体装置の製造方法
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
JP2003203882A (ja) 2002-01-07 2003-07-18 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2006032711A (ja) 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd フリップチップ実装用半導体装置及びその製造方法
JP4165495B2 (ja) 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2007042736A (ja) 2005-08-01 2007-02-15 Seiko Epson Corp 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
JP4645832B2 (ja) 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4611871B2 (ja) 2005-11-24 2011-01-12 株式会社フジクラ 半導体装置及びその製造方法、並びに電子装置
US8619029B2 (en) * 2009-05-22 2013-12-31 Motorola Mobility Llc Electronic device with sensing assembly and method for interpreting consecutive gestures
US20120120029A1 (en) * 2009-07-23 2012-05-17 Mccarthy John P Display to determine gestures
US9285950B2 (en) * 2011-03-30 2016-03-15 Google Inc. Hover-over gesturing on mobile devices
US9182838B2 (en) * 2011-04-19 2015-11-10 Microsoft Technology Licensing, Llc Depth camera-based relative gesture detection
US8451246B1 (en) * 2012-05-11 2013-05-28 Google Inc. Swipe gesture classification

Also Published As

Publication number Publication date
US8018057B2 (en) 2011-09-13
US20080197486A1 (en) 2008-08-21
JP2008205292A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI402941B (zh) 半導體結構及其製造方法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI497687B (zh) 半導體裝置及其製造方法
US10008466B2 (en) Semiconductor device and manufacturing method thereof
TWI551199B (zh) 具電性連接結構之基板及其製法
TW201707199A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
JP2010103300A (ja) 半導体装置及びその製造方法
JP4147433B2 (ja) 半導体装置及びその製造方法
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JP4273356B2 (ja) 半導体装置の製造方法
TWI599007B (zh) 電子單體及其製法
JP2010062178A (ja) 半導体装置
TWI552304B (zh) 堆疊式封裝件及其製法
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP5006026B2 (ja) 半導体装置
JP5065669B2 (ja) 半導体装置
US8716874B2 (en) Semiconductor device having metal posts non-overlapping with other devices and layout method of semiconductor device
JP4636283B2 (ja) 半導体装置及びその製造方法
JP2006013276A (ja) 半導体装置及びその製造方法
JP5212595B2 (ja) 半導体装置及びその製造方法
JP2006303169A (ja) 半導体装置
JP4582347B2 (ja) 半導体装置及びその製造方法
JP2011151289A (ja) 半導体装置並びにその実装構造及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees