JP4611871B2 - 半導体装置及びその製造方法、並びに電子装置 - Google Patents
半導体装置及びその製造方法、並びに電子装置 Download PDFInfo
- Publication number
- JP4611871B2 JP4611871B2 JP2005338894A JP2005338894A JP4611871B2 JP 4611871 B2 JP4611871 B2 JP 4611871B2 JP 2005338894 A JP2005338894 A JP 2005338894A JP 2005338894 A JP2005338894 A JP 2005338894A JP 4611871 B2 JP4611871 B2 JP 4611871B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- resin layer
- semiconductor device
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
このウエハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等は、すべてウエハの状態で形成され、ダイシング後の最終的なパッケージ面積は、半導体チップの面積と等しくなる。
したがって、少なくともチップ端より生じる剥離の伸展(進行)を抑制することが実現できれば、半導体パッケージの実装信頼性の向上に大きく寄与するものとなる。
したがって、外部基板への実装後における、優れた耐久性と高い信頼性とを兼ね備え、回路基板に対する接続寿命を向上させた電子部品および電子装置を提供することができる。ゆえに、携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置において、耐衝撃性の改善や電気的な接続信頼性の向上をもたらすことができる。
また、本発明の半導体装置の製造方法によれば、絶縁樹脂層のうち、半導体基板の外周部と電極との間の少なくとも一部に、前記半導体基板の一面が露呈するように溝部を形成した後、電気的に離間するように該溝部を埋設することにより仕切り部を形成する工程を少なくとも有する。この構成によれば、前記仕切り部を形成する溝部の位置を自由に選択することができ、前記仕切り部を多重に設ける場合は、前記溝部の間隔を調整することにより仕切り部同士の間隔を自由に調整することができる。また、前記溝部に埋設する材料を自由に選択することもでき、前記溝部が複数箇所に形成されている場合は、溝部ごとに埋設する材料を変えることもできる。ゆえに、自由度をもって仕切り部を形成することができ、外部基板への実装後の信頼性が損なわれてしまう虞の無い半導体装置を作製することが出来る。
図1及び図2は、本発明の半導体装置の一例を示す図面であり、図1は、本発明の第一半導体装置の構造を全体的に説明する平面図であり、図2は、図1に示すI−I線に沿う拡大断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
図1及び図2に示すように、本発明の第一半導体装置1は、半導体基板2と、該半導体基板2の一面を覆うように配された絶縁樹脂層4と、該絶縁樹脂層4の一部を覆うように配された導電部6と、前記半導体基板2の外周部2Aと電極3との間の少なくとも一部に配置された仕切り部9と、を少なくとも備えている。
絶縁樹脂層4を成す材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れている樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂などが好ましい。その際、また、厚さは5μm〜50μmとすると良い。
また、絶縁樹脂層4のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、絶縁樹脂層4は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
この導電部6は、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
さらに、シード層5のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。シード層5は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
この仕切り部9は、図1に示すように、半導体基板2の外周部2Aと電極3との間に配置され、かつ、当該電極3と導電部6の周辺域を取り囲むように連通して設ける他、半導体基板2の外周部2Aと電極3との間の一部にだけ配置したり、半導体基板2の外周部2Aと電極3との間に配置され、かつ、半導体基板2の一面と平行をなす面内において、電極3と導電部6の周辺域を取り囲むように多重に連通して配置したりすることもできる。したがって、溝部14の形成位置を選択したり、その間隔を調整したりすることで、自由度をもって仕切り部9を設計することができる。また、溝部14に埋設する材料を選択したり、溝部14ごとに埋設する材料を変えたりして、仕切り部9を設計することもできる。
また、バンプ8を形成する方法としては、ペースト印刷法、ボール搭載法、ディスペンス法、めっき法などがある。
図3〜図8は、半導体基板2の外周部2Aと電極3との間に、半導体基板2の一面から絶縁樹脂層4の厚さ方向に向かって伸び、電極3と導電部6の周辺域を全体的に取り囲むように連通して設けられた環状の仕切り部9を有する第一半導体装置1の製造方法の一例を工程順に示す全体平面図と部分拡大断面図である。
まず、図3及び図4に示すように、半導体基板2を用意する。この半導体基板2としては、たとえば、表面に電極3やパッシベーション(図示せず)が形成された半導体ウエハがある。図示例では、電極3が、矩形状の半導体基板2の各角部近傍にそれぞれ形成されている。
絶縁樹脂層4は、たとえばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなりフォトリソグラフィ技術を利用してパッシベーションが形成された半導体基板2上にパターニングすることにより形成することができる。その厚さは、たとえば5μm〜50μm程度である。
シード層5は、たとえばスパッタ法によって形成できる。その厚さは、たとえば0.2μm程度である。また、めっきレジストは、たとえばフォトリソグラフィ技術を利用し、目的のパターンとなるように、導電部形成領域及び仕切り部形成領域となる溝部14を除いて形成される。このめっきレジストの厚さは、次工程のめっき工程で形成する配線層である導電部6よりも厚くする。
さらに、めっきレジストのパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。めっきレジストは、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
この際、導電部6と仕切り部9とを同一部材からなるものとすると、導電部6と仕切り部9とを同時に形成することができ、製造工程を簡略化することができる。
これら導電部6及び仕切り部9は、たとえばCuまたはAuによって構成され、その厚みは、例えば10μm程度である。また、導電部6は、たとえばアディティブ法、セミアディティブ法、サブトラクティブ法などによっても形成できる。
その後、封止樹脂層7の開口部7aを通して導電部6と接続するように、たとえば、Sn‐Ag‐Cuからなる半田ペーストの材料によってボール状に形成されたバンプ8を搭載し、この半導体装置1を所定の寸法にダイシングすることにより、半導体チップを得ることができ完成となる。
図9及び図10は、本発明の第二半導体装置を示す図面であり、図9は、半導体装置の構造を全体的に説明する平面図であり、図10は、図9に示すV−V線に沿う拡大断面図である。
図9及び図10に示すように、本発明の第二半導体装置は、半導体基板2と、該半導体基板2の一面を覆うように配された絶縁樹脂層4と、該絶縁樹脂層4の一部を覆うように設けられた導電部6と、前記半導体基板2の外周部2Aと前記電極3との間の一部にだけ配置された仕切り部19と、を少なくとも備えている。
この第二半導体装置は、絶縁樹脂層4の外縁部分を仕切り部19によって覆い、かつ、仕切り部19の外側には絶縁樹脂層4を形成しない構造となっている。このような構造は、電極3の位置などの制約により、仕切り部を形成することが困難である箇所が生じた場合に、特に有効である。
まず、図11は、本発明の第三の半導体装置の構造を全体的に説明する平面図である。
図11に示すように、本発明の第三の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層4と、該絶縁樹脂層4の一部を覆うように設けられた導電部6と、前記半導体基板2の外周部2Aと前記電極3との間に同様に配置された三つの仕切り部29(29a,29b,29c)と、を少なくとも備えている。
図12に示すように、本発明の第四の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層4と、該絶縁樹脂層4の一部を覆うように設けられた導電部6と、前記半導体基板2の外周部2Aと前記電極3との間に個別に配置された三つの仕切り部39(39a,39b,39c)と、を少なくとも備えている。
図13に示すように、本発明の第五の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層4と、該絶縁樹脂層4の一部を覆うように設けられた導電部6と、前記半導体基板2の外周部2Aと前記電極3との間に配置された渦巻状の仕切り部49と、を少なくとも備えている。
また、渦巻き状の仕切り部によって周辺域を取り囲まれる、電極3と導電部6の数は特に制限は無い。したがって、一つの電極3と導電部6だけを取り囲むようにしても良いし、二つの電極3と導電部6とをまとめて取り囲むようにしても良い。さらに、一つの電極3と導電部6を取り囲んだ渦巻状の仕切り部を複数まとめて取り囲むように構成するものであっても良い。
Claims (5)
- 一面に電極を配してなる半導体基板と、
該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、
該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えた半導体装置であって、
前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、
前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されていることを特徴とする半導体装置。 - 前記仕切り部は、前記電極と前記導電部の周辺域を取り囲むように連通して設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記仕切り部は、前記半導体基板の一面と平行をなす面内において多重に配されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記請求項1乃至3のいずれか1項に記載の半導体装置を用いたことを特徴とする電子装置。
- 一面に電極を配してなる半導体基板と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えてなり、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されている半導体装置の製造方法であって、
前記絶縁樹脂層のうち、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記半導体基板の一面が露呈するように溝部を形成した後、前記電極と電気的に離間するように該溝部を埋設することにより仕切り部を形成する工程を少なくとも具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338894A JP4611871B2 (ja) | 2005-11-24 | 2005-11-24 | 半導体装置及びその製造方法、並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338894A JP4611871B2 (ja) | 2005-11-24 | 2005-11-24 | 半導体装置及びその製造方法、並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149763A JP2007149763A (ja) | 2007-06-14 |
JP4611871B2 true JP4611871B2 (ja) | 2011-01-12 |
Family
ID=38210848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338894A Expired - Fee Related JP4611871B2 (ja) | 2005-11-24 | 2005-11-24 | 半導体装置及びその製造方法、並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4611871B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4273356B2 (ja) | 2007-02-21 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2017045865A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102628861B1 (ko) * | 2016-09-13 | 2024-01-25 | 삼성전자주식회사 | 반도체 패키지 및 재배선 패턴 형성 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315752A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-11-24 JP JP2005338894A patent/JP4611871B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315752A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007149763A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7504722B2 (en) | Semiconductor device with slanting side surface for external connection | |
KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20060006422A1 (en) | Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same | |
JP2007311754A (ja) | 半導体チップ、半導体チップの製造方法及び半導体チップパッケージ | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
JP2004288816A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6166525B2 (ja) | 電子部品の製造方法 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP4611871B2 (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US20220173017A1 (en) | Semiconductor device | |
JP2009152408A (ja) | 半導体装置およびその製造方法 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 | |
JP2005260079A (ja) | 半導体装置及びその製造方法 | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP7382175B2 (ja) | 半導体装置 | |
JP2005183517A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007294580A (ja) | 配線基板および半導体装置 | |
JP2007317860A (ja) | 半導体装置 | |
JP4552978B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2011040610A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |