JP2007317860A - 半導体装置 - Google Patents

Abstract

【課題】ウエハレベルＣＳＰ等の半導体パッケージ構造を有する半導体装置において、微細化が可能であると共に、絶縁樹脂層との界面で剥離が発生しにくい導電部を備え、導電部における良好な導電性が確保される半導体パッケージ構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、一面に電極３を配してなる半導体基板２と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層４と、前記絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続されるシード層５と、前記シード層上の外周域に配された無機薄膜層６と、前記シード層及び前記無機薄膜層上に配され、前記シードを介して前記電極と電気的に接続される導電部７と、を少なくとも備える。
【選択図】図２

Description

本発明は、半導体装置に関し、詳しくはウエハレベルＣＳＰ（Chip Size/Scale Package 、以下「ＣＳＰ」と略記する場合がある）等の半導体パッケージ構造を有する半導体装置において、微細化が可能で、絶縁樹脂層との界面で剥離を起こすことの無い導電部を備え、十分な導電性の確保が可能なパッケージを実現するための構造を有する半導体装置に関するものである。

従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（いわゆる「Dual Inline Package、以下「ＤＩＰ」と略記する場合がある」や「Quad Flat Package、以下「ＱＦＰ」と略記する場合がある」）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。

これに対し、近年急速に普及している半導体パッケージ構造として、たとえばＣＳＰ（チップスケールパッケージ）と呼ばれ、パッケージの平坦な表面に電極を平面状に配置したパッケージ構造がある。このＣＳＰ（チップスケールパッケージ）は、いわゆるボールグリットアレイ（Ball Grid Array、以下「ＢＧＡ」と略記する場合がある）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能とする。

このＢＧＡタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるＣＳＰと呼ばれる構造が、前述のＢＧＡ電極配置構造と共に開発され、電子機器の小型軽量化に大きく貢献している。そして、ＣＳＰ（チップスケールパッケージ）は、回路を形成したウエハ基板を切断し、個々の半導体チップに個別にパッケージ工程を施しパッケージを完成するものである。

これに対し、一般的に「ウエハレベルＣＳＰ」（以下、「ウエハレベルパッケージ」と称する場合がある）と呼ばれ、たとえば図１１に示すように、電極１０３を有し、回路を形成したウエハ１０２の片面に、絶縁樹脂層１０４、シード層１０５、再配線層１０７、封止樹脂層１０８、半田バンプ１０９等が形成され、ウエハごと樹脂封止されたパッケージ構造がある。図１１は、従来の半導体装置１０１の構造を説明する部分拡大図である。このウエハレベルパッケージの製法においては、ウエハ１０２の上に、絶縁樹脂層１０４を成膜する。また、前記電極１０３との電気的接続を得るための開口部を前記絶縁樹脂層１０４に形成した後、その上に密着層としてのＣｒをスパッタ法にて成膜すると共に、その上に給電層としてのＣｕをスパッタ法にて成膜した構造からなるシード層１０５を成膜する。さらに、その上に樹脂からなるめっきレジスト１１１を成膜し（図１２参照）、目的のパターンに加工する。次いで、Ｃｕの電解めっきを用いて再配線層１０７を形成し、さらに、前記めっきレジスト１１１を剥離すると共に、不要なシード層１０５をエッチングにより除去する。そして、封止樹脂層１０８を成膜し、Ｃｕパッド１０７ａとなる部分を開口した後、そのパッド１０７ａ上に半田バンプ１０９を形成する。このようにして、ウエハ形状のままパッケージングを済ませ、最終工程においてウエハを所定のチップ寸法にダイシング（切断）することで、パッケージ構造を具備した半導体チップ１０１を得ることができる。

このウエハレベルＣＳＰの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁樹脂層１０４、再配線層１０７、封止樹脂層１０８、はんだバンプ１０９等は、すべてウエハの状態で形成され、ダイシング後の最終的なパッケージ面積は、半導体チップの面積と等しくなる。このように、ウエハレベルＣＳＰは、電子機器の小型化に非常に有効なパッケージである。

また、ウエハレベルＣＳＰ技術を応用した技術として、ＭＥＭＳ（Micro Electro Mechanical System）がある。このようにウエハレベルＣＳＰの利用分野が広がっているなかで、今後、必要とされる技術の一つに再配線の更なる微細化が挙げられる。従来の技術では、再配線の形成方法として、一般的にセミアディティブ法が用いられている。これは、ウエハに密着層と給電層とからなるシード層を形成後、その上に樹脂からなるめっきレジストを形成し、それをマスクとして電解めっきを行なって再配線を形成する。よって、これら従来技術において再配線を微細化するには、めっきレジストの微細化が必要不可欠である。

ところが、従来の方法でのめっき再配線の微細化には、以下のような問題が存在する。
（１）ウエハレベルＣＳＰ加工において、めっき再配線は導電性を確保するために十分な断面積が必要である。しかしながら、めっきレジストのパターニングにはフォトリソグラフィ技術を用いており、パターニング可能なアスペクト比がほぼ決まっているので、再配線の微細化が進むと、それに併せてめっきレジストの高さを低くする必要がある。なおかつ、めっきレジストの高さは、電解めっきで形成される再配線よりも高くする必要がある。

すなわち、図１３に示すように、従来技術で用いている樹脂からなるめっきレジスト１１１は、めっき後の剥離により全てが除去されるため、仮に、めっきレジスト１１１の厚さよりも再配線層１０７の厚さを厚くめっきした場合［図１３（ａ）参照］、めっきレジスト１１１の剥離後の再配線層１０７の形状は、きのこ型になるので形状的に不安定であり［図１３（ｂ）参照］、再配線層１０７外側のエッジ１０７ａが欠けてダストの発生源となる可能性もあるため適当ではない。よって、めっきレジスト層の厚さは、目的とする再配線層の厚さよりも厚くする必要があるので、ウエハレベルＣＳＰのような比較的厚い再配線層を形成するような場合、パターニングの微細化には限度がある。

さらには、微細化によって、再配線層の断面積に対してアンダーカット部１１０の断面積の割合が相対的に大きくなる（図１３（ｃ）参照）。これらの理由によって、従来の製法では、再配線の微細化が進むほど、再配線の幅に対して断面積が小さくなり、ウエハレベルＣＳＰにおける十分な導電性の確保が難しくなる。
（２）再配線の微細化が進むと、シード層のエッチング工程で、めっき再配線のサイドエッチングによるアンダーカットによって、再配線／絶縁樹脂層の界面で剥離が起こる可能性がある。

本発明は、上記事情に鑑みてなされたものであり、ウエハレベルＣＳＰ等の半導体パッケージ構造を有する半導体装置において、微細化が可能であると共に、絶縁樹脂層との界面で剥離が発生しにくい導電部を備え、導電部における良好な導電性が確保される半導体パッケージ構造を有する、半導体装置を提供することを目的とする。

本発明の請求項１に係る半導体装置は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続されるシード層と、前記シード層上の外周域に配された無機薄膜層と、前記シード層及び前記無機薄膜層上に配され、前記シードを介して前記電極と電気的に接続される導電部と、を少なくとも備えることを特徴とする。

また、本発明の請求項２に係る半導体装置は、請求項１に係る半導体装置において、前記無機薄膜層は、その表面の比抵抗値が前記シード層表面の比抵抗値の１０倍以上であることを特徴とする。

また、本発明の請求項３に係る半導体装置は、請求項１係る半導体装置において、前記無機薄膜層は、その厚さが前記導電部の厚さの１／２以下であることを特徴とする。

また、本発明の請求項４に係る半導体装置は、請求項３に係る半導体装置において、前記無機薄膜層は、厚さが１０〜５００ｎｍであることを特徴とする。

また、本発明の請求項５に係る半導体装置は、請求項１に係る半導体装置において、前記無機薄膜層は、Ｃｒ膜、Ａｌ膜、Ｔｉ膜、ＴｉＷ膜、Ｎｉ膜、Ｓｉ酸化膜、Ｓｉ窒化膜から選択される単層構造又は積層構造であることを特徴とする。

本発明の半導体装置によれば、シード層上の外周域に無機薄膜層が配され、前記シード層及び前記無機薄膜層上に導電部が配されている。この構成によれば、導電部の形成後にレジストとして用いる無機薄膜層をエッチングした後も、導電部の下に無機薄膜層が部分的に残存し、導電部と絶縁樹脂層との間の空間を埋めるため、該無機薄膜層が、その後のシード層のエッチングの際に、エッチング液が導電部と絶縁樹脂層との間に浸入するのを防ぐ役割を果たし、導電部のアンダーカットを防ぐことができる。ゆえに、導電部外側のエッジが欠けてダストになるのを防ぐことができると共に、導電部と基板との密着性が低下することを防ぐことができる。
したがって、ウエハレベルＣＳＰ等の半導体パッケージ構造を有する半導体装置において、絶縁樹脂層との界面で剥離を起こすことの無い導電部を備え、十分な導電性の確保が可能なパッケージを実現するための構造を有する半導体装置を提供することができる。

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１乃至図３は、本発明の半導体装置の一例を示す図面であり、図１は、本発明の半導体装置を示す平面図であり、図２は、図１に示すＡ−Ａ線に沿う拡大断面図であり、図３は、図１に示すＢ−Ｂ線に沿う断面図である。
図２及び図３に示すように、本発明の半導体装置１は、半導体基板２と、該半導体基板２の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように配されたるシード層５と、前記シード層５上の外周域に配された無機薄膜層６と、前記シード層５及び前記無機薄膜層６上に配された導電部７、を少なくとも備えている。

半導体基板２は、一面に電極３を配している。また、半導体基板２の一面には、パッシベーション（図示せず）が形成されている。この半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。

絶縁樹脂層４は、半導体基板２の一面を覆うようにパッシベーション（図示せず）を介して配され、半導体基板２の一面に配された電極３が露呈するように開口部４ａを有する。
絶縁樹脂層４を成す材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れている樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂などが好ましい。また、厚さは５〜２０μｍとすると良い。

絶縁樹脂層４は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この絶縁樹脂層４の塗布方法においては、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、半導体基板２上に塗布することが可能である。あるいは、シート状の樹脂をラミネート法にて圧着させる方法がある。
また、絶縁樹脂層４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、により形成することもできる。さらに、絶縁樹脂層４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。

シード層５は、たとえば下地の絶縁樹脂層４との密着性を確保する層（密着層）のＣｒ（クロム）と、給電のための層（給電層）のＣｕ（銅）からなる積層体である。
このシード層５は、スパッタ法のほかに、ＣＶＤ法や真空蒸着法などによっても成膜が可能である。密着層には、Ｃｒの他に、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｔｉ‐Ｗ（チタンタングステン）、などが使用可能であり、また、給電層には、Ｃｕの他に、Ｃｒ、Ａｌ（アルミニウム）、Ｔｉ、Ｔｉ‐Ｗ、Ａｕ（金）などが使用可能である。

無機薄膜層６は、いわゆる電気めっき用のめっきレジストである。この無機薄膜層６を成す材料としては、シード層５と比べて十分に比抵抗値が大きいか、又は絶縁性を有する、あるいは電解めっきで析出してくる金属との密着性が十分に低い、という物性のうち少なくとも一方の性質を有する、金属や金属酸化物、セラミックスが挙げられる。この場合の比抵抗値及び密着性は、めっき液と接する無機薄膜層６表面での物性を指しており、バルクでの物性と必ずしも一致する必要は無い。この際、無機薄膜層６表面の比抵抗値が、シード層表面の比抵抗値の１０倍以上であるものとすると、めっき領域とめっきされない領域とのめっき厚さの違いがよりはっきりするので、エッチング残りが発生しなくなり望ましい。

また、無機薄膜層６は、その厚さが薄いほどサイドエッチング量が少なくなり、パッケージの信頼性が向上するため好ましいが、薄すぎて無機薄膜に欠陥を生じてはいけないため、ある程度の膜厚が必要である。具体的には、無機薄膜層６の厚さが、導電部７の厚さに対して１／２以上であると、シード層５をエッチングする際に、再配線層として機能する導電部７の下に残存していた、無機薄膜層６がほぼ全てエッチングされるので芳しくない。ゆえに、無機薄膜層６の厚さは導電部７の厚さの１／２以下であることが望ましい。

さらに、無機薄膜層６の厚さは、導電部７の厚さに対して１／２以下であっても、１０ｎｍ以下であると、膜厚が薄すぎて欠陥が発生しやすい。一方、５００ｎｍ以上であると、後工程において不要な部分をエッチング等により除去するのに時間を要するので、生産効率の低下を招くと共に、たとえば導電部７がＣｕからなる場合にはアンダーカットが大きくなるので問題である。したがって、その厚さは、１０〜５００ｎｍの範囲であると好ましい。

この無機薄膜層６の材料には、たとえばＣｒ薄膜を用いることができる。その理由として、Ｃｒ薄膜の表面は、緻密な酸化膜が形成されるため欠陥が少ないので、レジストとしての機能に優れていること、また、シード層５の表面は給電層のＣｕであることから、比抵抗値がＣｕと比べて大きく、さらに、電解めっきで析出するＣｕとの密着性が低いこと、が挙げられる。

無機薄膜層６は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この無機薄膜層６をパターニングするためのパターニングマスク用の感光性樹脂の塗布方法においては、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、シード層５上に塗布することが可能である。また、無機薄膜層６のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、無機薄膜層６用のパターニングマスクの形成方法は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。その後、このパターニングマスクに沿って、Ｃｒ薄膜をエッチングして除去する。Ｃｒ薄膜のエッチングには、たとえば薬液によるウェットエッチングや（ＣＦ_４＋Ｏ_２）ガスによるドライエッチングが利用可能である。その後、パターニングマスクを剥離して無機薄膜層６が得られる。

また、無機薄膜層６の材料には、Ｓｉ酸化膜、あるいはＳｉ窒化膜を用いることができる。構造や主な製造方法は、前述のＣｒを用いた場合と変わらない。Ｓｉ酸化膜の成膜には、プラズマＣＶＤなどのＣＶＤ法や、スパッタ法などのＰＶＤ法が利用可能である。また、Ｓｉ酸化膜、あるいはＳｉ窒化膜のエッチングは、ＣＦ_４ ガスなどを用いたドライエッチングや、フッ酸によるウェットエッチングなどが利用可能である。

また、無機薄膜層６の材料には、Ａｌ薄膜を用いることもできる。構造や主な製造方法は、前述のＣｒを用いた場合と変わらない。Ａｌ薄膜の成膜には、真空蒸着法やスパッタ法といったＰＶＤ法やＣＶＤ法を用いることができる。ＡｌもＣｒと同様に、表面に緻密な自然酸化膜を形成する金属である。しかし、そのままではめっきレジストとしても絶縁性が不十分な場合が多いので、その場合には、Ａｌ表面を酸化雰囲気下にて熱酸化させる工程を加える。また、真空チャンバーから取り出す前にいったん酸化雰囲気下に暴露すると、緻密な酸化膜の形成にも効果的である。
なお、酸化の方法はこれ以外にもＵＶを用いたオゾン酸化や、陽極を酸化処理による参加も可能である。エッチングは、プラズマエッチングの他、熱リン酸や塩酸、硝酸などの酸によるエッチングも可能である。

また、無機薄膜層６の材料には、Ｔｉ薄膜あるいはＴｉ‐Ｗ薄膜を用いることもできる。構造や主な製造方法は、前述のＣｒを用いた場合と変わらない。Ｔｉ薄膜の成膜には、真空蒸着法やスパッタ法といったＰＶＤ法を用いることができる。エッチングは、ウェットエッチング、あるいはドライエッチングが利用可能である。

また、無機薄膜層６の材料には、Ｎｉ薄膜を用いることもできる。構造や主な製造方法は、前述のＣｒを用いた場合と変わらない。Ｎｉ薄膜の成膜には、真空蒸着法やスパッタ法といったＰＶＤ法や、電解めっき、無電解めっきを用いることができる。エッチングは、ウェットエッチング、あるいはドライエッチングが利用可能である。

このように無機薄膜層６は、Ｃｒ膜、Ａｌ膜、Ｔｉ膜、ＴｉＷ膜、Ｎｉ膜、Ｓｉ酸化膜、Ｓｉ窒化膜から選択される単層構造又は積層構造であると望ましい。無機薄膜層６を何れか一種からなる単層構造とすることで、工程数が減り、効率が向上する。一方、無機薄膜層６を複数種用い、これらを重ねて積層構造とすることにより、たとえば下層にシード層との密着性に優れた材料を使用し、上層にめっきする金属との密着性に劣る材料を用いてなる構成とすることが可能になる。つまり、めっきする材料やシード層の材料によって、無機薄膜の材料を変えることができるので、本発明の適用できる範囲が広がるものとなる。

導電部７は、外部基板（図示せず）との接続領域に、絶縁樹脂層４の一部を覆うようにシード層５を介して配された接続パッドであり、後述する半田バンプ９を介して外部基板と接続される。また、導電部７は、絶縁樹脂層４に有する開口部４ａを通して電極３と電気的に接続する配線層である。これら導電部７の材料としては、たとえば、ＣｕやＡｇ（銀）、Ｎｉ、Ａｕ、Ａｌあるいはこれらの合金、またはこれらの積層が好ましい。中でも、電気伝導率が最も高い銅がより好ましい。また、導電部７の厚さは５〜２０μｍとすると良く、これにより充分な導電性が得られる。
この導電部７は、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

これら導電部７の上には、必要に応じて封止層８を設けることができる。封止樹脂層８は、半田バンプ９を搭載する位置に、たとえば導電部７を露呈するような開口部７ａを有する。この封止樹脂層８に適した部材は、絶縁樹脂層４に適する絶縁性部材と同じとすることができ、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂等が挙げられる。また、封止樹脂層８の厚さは１〜１０μｍが適当である。

この封止樹脂層８は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。また、封止樹脂層８は、たとえばスピンコート法、キャスティング法、ディスペンス法等により、液状の感光性樹脂を塗布することで形成することができる。また、封止樹脂層８は、パターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、封止樹脂層８は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。

以上のような構成により、導電部と絶縁樹脂層との間に無機薄膜層が部分的に残存し、該無機薄膜層が、シード層のエッチングの際にエッチング液が導電部と絶縁樹脂層との間に浸入するのを防ぐ役割を果たし、導電部のアンダーカットと導電部と基板との密着性の低下を防いで、絶縁樹脂層との界面で剥離を起こすことの無い導電部を備え、十分な導電性の確保が可能なパッケージを実現することができる。

次に、本発明における半導体装置の製造方法の一例について説明する。
図４〜図１０は、本発明の半導体装置１の製造方法の一例を工程順に示す部分拡大断面図である。
まず、図４に示すように、半導体基板２を用意する。この半導体基板２としては、たとえば表面に電極３やパッシベーション（図示せず）が形成された半導体ウエハがある。

次いで、図５に示すように、半導体基板２を覆い、前記電極３が露呈する開口部４ａを有する絶縁樹脂層４を形成する。
絶縁樹脂層４は、たとえばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなフォトリソグラフィ技術を利用してパッシベーションが形成された半導体基板２上にパターニングすることにより形成することができる。その厚さは、たとえば５〜２０μｍ程度である。

次に、図６に示すように、絶縁樹脂層４が形成された半導体基板２を覆うように、その上に、めっき層の種となるシード層５を形成する。このシード層５は、たとえばスパッタ法によって形成できる。その厚さは、たとえばＣｒからなる密着層が４０ｎｍ程度、Ｃｕからなる給電層が１５０ｎｍ程度である。

引き続き、図７に示すように、シード層５上（正確には、給電層のＣｕの上）に無機薄膜層６を形成する。この無機薄膜層６は、たとえばＣｒ膜を１０〜１００ｎｍ程度、スパッタ法を用いて成膜する。なお、ウエハを真空チャンバーから大気下に取り出す前に、いったんウエハを酸素雰囲気下に暴露すると、Ｃｒ表面の自然酸化膜がより緻密、かつ、均質になるので、めっきレジストとしての信頼性を向上させたい場合は、酸素暴露の工程を挟むと効果的である。

次に、図８に示すように、Ｃｒ膜を用いた無機薄膜層６上に、たとえばスピンコート法により感光性樹脂を塗布し、フォトリソグラフィ技術によってパターニングして、無機薄膜層６用のパターニングマスク１１とする。さらに、パターニングマスク（感光性樹脂）１１のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。

次いで、図９に示すように、パターニングマスク１１のパターンに沿ってＣｒ膜をエッチングし、除去する。この際、エッチングには、薬液によるウェットエッチング、あるいは（ＣＦ_４＋Ｏ_２）ガスによるドライエッチングなどが利用可能である。その後、パターニングマスク１１を剥離して、無機薄膜層５が完成する。

次に、図１０に示すように、Ｃｕの電解めっきにより、導電部７を形成する。めっき処理は、電解めっきまたは無電解めっきの両方式を利用できる。この工程により、外部基板との接続を可能とし、また、電極３と電気的に接続する導電部７を形成し、半導体基板２上に回路パターンを形成する。なお、この際、無機薄膜層６が絶縁性でない場合、その上にもＣｕが部分的に析出するが、導電部７と比べて十分に薄く、また、緻密性に欠けるため、この後の無機薄膜層６のエッチング工程で無機薄膜層６に付着したまま一緒に除去される。また、一部が残存したとしても、その後のシード層５のエッチング工程で完全に除去されるため問題ない。
さらに、これらの不要な析出を少しでも低減させるために、電解めっき前に、無機薄膜層６の表面に積極的に酸化膜を成長させ、無機薄膜層６の絶縁性、緻密性を向上させることも効果的である。なお、酸化方法としては、たとえば熱酸化、紫外線を用いたオゾンによる酸化、陽極酸化処理、などが利用できる。

そして、導電部７形成後、不要な無機薄膜層６をエッチングにより除去すると共に、不要なシード層５のエッチングを行なう。具体的には、Ｃｕ給電層をエッチングし、さらにＣｒ密着層をエッチングして除去する。
その後、導電部７を覆うように封止樹脂層８を成膜することにより、図１乃至図３に示すような半導体装置１とすることができる。この封止樹脂層８は、たとえば感光性樹脂を塗布し、フォトリソグラフィ技術を利用してバンプ９を形成する際の下地となる導電部７を露呈させる開口部８ａを形成する。

なお、封止樹脂層８の開口部を通して導電部７と接続するように、印刷法又はボール搭載法により半田を転写し、リフローすることで半田バンプ９を形成し、ウエハレベルＣＳＰ加工が完了することができる。
この際、半田バンプ９の形成において用いられる半田の組成は、たとえばＳｎ‐Ｐｂ共晶タイプや、Ｓｎ‐Ａｇ、Ｓｎ‐Ｃｕ、Ｓｎ‐Ａｇ‐Ｃｕ、Ｓｎ‐Ｚｎ、Ｓｎ‐Ｚｎ‐Ｂｉ合金などからなる鉛フリータイプが利用でき、組成に関して特に制限は無い。また、バンプの形成方法については、印刷法、半田ボール搭載法の他に、めっき法が使用できる。

以上のように本発明では、めっきレジストとしての無機薄膜層の厚さが１０〜数１００ｎｍオーダーで十分であるので、めっき再配線層である導電部に対して極めて薄く、かつ、無機薄膜層のエッチングスピードは、有機膜のエッチングスピードと比べて緩やかであるので、導電部の形成後に不要な無機薄膜層をエッチングした後も、導電部の下にある無機薄膜層は大部分が残存する。したがって、導電部と絶縁樹脂層との間の空間を無機薄膜層が埋めるため、導電部外側のエッジが欠けてダストになるのを防ぐ役割を果たし、導電部の厚さより無機薄膜層の厚さが薄くても問題は生じないものとすることができる。
また、無機薄膜層の微細化は、すなわちパターニングマスクの微細化に等しいが、このパターニングマスクの膜厚は、実用上問題の無い範囲で薄くできるため、パターニング方法の幅が広がり、製造条件の幅が広がるので、幅広い品種の半導体デバイスに対しウエハレベルＣＳＰ加工の実施が可能となり、また、コスト面でも有利なものとなる。

また、本発明は、導電部の下にある無機薄膜層が部分残存するので、無機薄膜層が、その後のシード層のエッチングの際に、エッチング液が導電部と絶縁樹脂層との間に浸入するのを防ぐ役割を果たし、導電部のアンダーカットが皆無となる。よって、導電部の微細化が容易になる。
さらに、無機薄膜層の厚さが、導電部に対して極めて薄いため、めっき液の無機薄膜層開口部への浸入が容易になるので、めっき不良の発生が低減し、十分な導電性の確保が可能なパッケージを実現することができる。

本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。

本発明の半導体装置を示す平面図である。 図１に示すＡ−Ａ線に沿う部分拡大断面図である。 図１に示すＢ−Ｂ線に沿う断面図である。 本発明の半導体装置の製造方法の第一工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第二工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第三工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第四工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第五工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第六工程の一例を示す断面図である。 本発明の半導体装置の製造方法の第七工程の一例を示す断面図である。 従来の半導体装置の構造の一例を示す部分拡大断面図である。 従来の半導体装置の製造方法においてめっきレジストを成膜した状態を説明する拡大断面図である。 従来の半導体装置の製造方法において形成される再配線層の形状と、アンダーカット部を説明する拡大断面図である。

符号の説明

１ 半導体装置、２ 半導体基板、３ 電極、４ 絶縁樹脂層、５ シード層、６ 無機薄膜層、７ 導電部、８ 封止樹脂部、９ バンプ、１１ パターニングマスク。

Claims (5)

1. 一面に電極を配してなる半導体基板と、
   前記半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、
   前記絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続されるシード層と、
   前記シード層上の外周域に配された無機薄膜層と、
   前記シード層及び前記無機薄膜層上に配され、前記シードを介して前記電極と電気的に接続される導電部と、
   を少なくとも備えることを特徴とする半導体装置。
2. 前記無機薄膜層は、その表面の比抵抗値が前記シード層表面の比抵抗値の１０倍以上であることを特徴とする請求項１に記載の半導体装置。
3. 前記無機薄膜層は、その厚さが前記導電部の厚さの１／２以下であることを特徴とする請求項１に記載の半導体装置。
4. 前記無機薄膜層は、その厚さが１０ｎｍ以上５００ｎｍ以下であることを特徴とする請求項３に記載の半導体装置。
5. 前記無機薄膜層は、Ｃｒ膜、Ａｌ膜、Ｔｉ膜、ＴｉＷ膜、Ｎｉ膜、Ｓｉ酸化膜、Ｓｉ窒化膜から選択される単層構造又は積層構造であることを特徴とする請求項１に記載の半導体装置。
   

Images