JP2007258629A - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法 Download PDFInfo
- Publication number
- JP2007258629A JP2007258629A JP2006084454A JP2006084454A JP2007258629A JP 2007258629 A JP2007258629 A JP 2007258629A JP 2006084454 A JP2006084454 A JP 2006084454A JP 2006084454 A JP2006084454 A JP 2006084454A JP 2007258629 A JP2007258629 A JP 2007258629A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- post
- rewiring
- resist
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】再配線層の金属とポストの金属との間の未着や接触抵抗の増加がなく、品質や信頼性の良好なWLCSPを製造する工程を提供することを目的とする。
【解決手段】金属層形成工程で絶縁層6の上にポスト10の高さと再配線層9の厚みの和に相当する厚みの銅層21を形成し、ポスト10となる部分を残してエッチングすることにより再配線層9を形成し、エッチングされない部分をポスト10とする。
【選択図】図2
【解決手段】金属層形成工程で絶縁層6の上にポスト10の高さと再配線層9の厚みの和に相当する厚みの銅層21を形成し、ポスト10となる部分を残してエッチングすることにより再配線層9を形成し、エッチングされない部分をポスト10とする。
【選択図】図2
Description
本発明は、チップサイズパッケージの製造方法に関し、特に再配線層およびポストを形成する方法に関する。
半導体装置の実装基板上における高密度な実装を実現するための技術として、半導体装置のパッケージの大きさを半導体チップと同じか、わずかに大きいサイズとしたチップサイズパッケージ(Chip Size Package:CSP)またはチップスケールパッケージ(Chip Scale Package:CSP)と称されるパッケージ技術がある。この中でウェハレベルチップサイズパッケージ(Wafer Level Chip Size Package:WLCSP、以下WLCSPとする)は個々の半導体チップをウェハから切り出す前の段階でパッケージ化する技術であり、パッケージの大きさを半導体チップと同じ大きさにする技術である。
従来、WLCSPは図3に示すような工程にて製造されるのが一般的である(特許文献1参照)。以下に従来の工程を図3に沿って説明する。
回路素子が形成された半導体基板202には、通常のウェハプロセスにより回路素子が形成された面に保護膜層101と回路素子に電気的に接続された複数の電極パッド102とが形成されている。
回路素子が形成された半導体基板202には、通常のウェハプロセスにより回路素子が形成された面に保護膜層101と回路素子に電気的に接続された複数の電極パッド102とが形成されている。
最初に、図3(a)に示すように、この半導体基板に絶縁膜103が形成され、この絶縁膜103の表面に導電性金属からなるシード層104が形成される(図3(b))。次にこのシード層104上面にレジスト105が塗布され(図3(c))、このレジスト105にフォトリソグラフィにより再配線パターンが形成される。続いて、図3(d)に示すように、レジスト105で覆われた部分以外の表面に銅がメッキされ、レジスト105が除去されることによって再配線層106が完成する(図3(e))。
次に、全面にレジスト107が塗布され(図3(f))、図3(g)に示すように、フォトリソグラフィによりレジスト107の層にポスト108の部分だけが抜けたポストパターンが形成される。続いてポスト108の銅がメッキされ,レジスト107が除去されることによってポスト108が完成し、不要なシード層104が除去される(図3(i))。
次に、ポスト108の部分を除く全面が封止樹脂109で封止され(図3(j))、ポスト108の上端を表出させ、その上端部にハンダボール等の外部接続端子110が設けられることによって,図3(k)に示すようにWLCSP201の構造が完成する。
次に、ポスト108の部分を除く全面が封止樹脂109で封止され(図3(j))、ポスト108の上端を表出させ、その上端部にハンダボール等の外部接続端子110が設けられることによって,図3(k)に示すようにWLCSP201の構造が完成する。
以上の工程で半導体基板上にはパッケージ化された多数の半導体装置が形成され、ダイシング工程でこれらパッケージ化された多数の半導体装置を個片化することにより、WLCSPが完成される。
しかし、この工程では再配線層の銅とポストの銅とのメッキが図3(d)および図3(h)で示すように別々に行われ、これらのメッキ工程の間にレジストの塗布の工程(図3(f))と、パターニング後のレジストの剥離の工程(図3(g))とがあるため、レジストの未開口やポストの底にレジストが薄く残留するレジスト残渣などによって、再配線層の銅とポストの銅との間の未着や接触抵抗の増加などが生じて品質や信頼性の問題となる。
特許第3711341号公報
本発明では、再配線層の金属とポストの金属との間の未着や接触抵抗の増加がなく、品質や信頼性の良好なWLCSPを製造する方法を提供することを目的とする。
上記課題を解決するために、本発明は以下の手段を提供している。
本発明に係るチップサイズパッケージの製造方法は、回路素子が形成された半導体基板上に絶縁層が形成され、この絶縁層上に、再配線層が形成され、この再配線層に形成された配線の所定の位置に形成されたポストと、このポスト以外の前記配線層の上部を封止する封止樹脂と、この封止樹脂の表面から突出するように前記ポストの上端に設けられた外部接続端子とが形成されたチップサイズパッケージの製造方法であって、前記絶縁層上に金属層を形成する金属層形成工程と、この金属層形成工程で形成された前記金属層を前記ポストとなる部分を残してエッチングすることにより、前記金属層より薄い再配線層と前記ポストとを形成するポスト形成工程と、このポスト形成工程で形成された前記再配線層に、前記配線を形成する再配線工程と、を有することを特徴とする。
本発明に係るチップサイズパッケージの製造方法は、回路素子が形成された半導体基板上に絶縁層が形成され、この絶縁層上に、再配線層が形成され、この再配線層に形成された配線の所定の位置に形成されたポストと、このポスト以外の前記配線層の上部を封止する封止樹脂と、この封止樹脂の表面から突出するように前記ポストの上端に設けられた外部接続端子とが形成されたチップサイズパッケージの製造方法であって、前記絶縁層上に金属層を形成する金属層形成工程と、この金属層形成工程で形成された前記金属層を前記ポストとなる部分を残してエッチングすることにより、前記金属層より薄い再配線層と前記ポストとを形成するポスト形成工程と、このポスト形成工程で形成された前記再配線層に、前記配線を形成する再配線工程と、を有することを特徴とする。
すなわち、金属層形成工程で絶縁層上にポストの高さと再配線層の厚みの和に相当する厚みの金属層を形成し、ポストとなる部分を残してエッチングすることにより再配線層を形成し、エッチングされない部分をポストとするものである。このような製造工程とすることにより、従来の再配線層のメッキ工程とポストのメッキ工程とを一の工程でおこなうことになり、従来工程では存在した再配線層のメッキ工程とポストのメッキ工程との間のレジストの塗布、パターニング、レジストの剥離の工程がなくなり、ポストの底のレジスト残渣の問題はなくなる。
また、本発明に係るチップサイズパッケージの製造方法は、前記再配線工程で前記ポストの周囲に前記再配線層の金属を残すようにパターニングすることを特徴とする。
再配線工程において再配線層をエッチングすることにより前記電極パッドに電気的に接続された配線を形成する際に、ポストの外周がレジストで覆われるようにしてパターニングするとポストの外周部はエッチングされることがない。すなわち、再配線層を形成する際のさらなるポストのエッチングによるポストの断面積の減少を防止し、もって抵抗の増加による品質の低下を防止することができる。
本発明によれば、再配線層の金属とポストの金属との間の未着や接触抵抗の増加がなく、品質や信頼性の良好なWLCSPを製造することができる。
この場合、再配線工程でポストの周囲に再配線層の金属を残すようにパターニングすれば、ポストの断面積の減少による抵抗の増加を防止し、品質の良好なWLCSPを製造することができる。
この場合、再配線工程でポストの周囲に再配線層の金属を残すようにパターニングすれば、ポストの断面積の減少による抵抗の増加を防止し、品質の良好なWLCSPを製造することができる。
本発明の第1の実施形態について、図1および図2を参照して説明する。
図1に本発明に係る製造方法により製造されたWLCSP1の断面図を示す。
半導体製造工程を経た半導体基板2は、表面層に外部回路と接続される複数の電極パッド3を備えるとともに、酸化ケイ素からなる保護膜層4で覆われており、この保護膜層4上には酸化ケイ素、窒化ケイ素からなる絶縁層6がCVD法によって形成され、この絶縁層6上には、シード層7を介して、銅からなる再配線層9が形成されている。シード層7は、1500オングストローム程度の厚みのクロム(Cr)またはチタン(Ti)と5000オングストローム程度の厚みの銅(Cu)とをスパッタリング法で積層した積層構造となっている。クロム(Cr)またはチタン(Ti)に代えてニッケル(Ni)、パラジウム(Pd)、白金(Pt)のいずれかと銅(Cu)との積層構造にしてもよく、さらに、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)のいずれかとチタン(Ti)、クロム(Cr)のいずれかと銅(Cu)との3層構造にしても良い。
図1に本発明に係る製造方法により製造されたWLCSP1の断面図を示す。
半導体製造工程を経た半導体基板2は、表面層に外部回路と接続される複数の電極パッド3を備えるとともに、酸化ケイ素からなる保護膜層4で覆われており、この保護膜層4上には酸化ケイ素、窒化ケイ素からなる絶縁層6がCVD法によって形成され、この絶縁層6上には、シード層7を介して、銅からなる再配線層9が形成されている。シード層7は、1500オングストローム程度の厚みのクロム(Cr)またはチタン(Ti)と5000オングストローム程度の厚みの銅(Cu)とをスパッタリング法で積層した積層構造となっている。クロム(Cr)またはチタン(Ti)に代えてニッケル(Ni)、パラジウム(Pd)、白金(Pt)のいずれかと銅(Cu)との積層構造にしてもよく、さらに、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)のいずれかとチタン(Ti)、クロム(Cr)のいずれかと銅(Cu)との3層構造にしても良い。
保護膜層4と絶縁層6とは複数の電極パッド3のうちいくつかの電極パッド3aを露出するように形成されており、この露出した電極パッド3aに再配線層9に形成された配線の一部が前記のシード層7を介して接続されている。
また、この再配線層9の所定の場所には銅のポスト10が立ち上げられており、このポスト10の上端には外部接続用のボール状のバンプ11が外部接続端子として設けられている。さらに再配線層9上は、エポキシ樹脂やポリイミド樹脂などの絶縁性の封止樹脂12がスピンコート等で塗布され、加熱あるいは紫外線照射によって硬化されることによって封止され、ポスト10の上端に設けられたバンプ11がこの封止樹脂12の上に突出している。
また、この再配線層9の所定の場所には銅のポスト10が立ち上げられており、このポスト10の上端には外部接続用のボール状のバンプ11が外部接続端子として設けられている。さらに再配線層9上は、エポキシ樹脂やポリイミド樹脂などの絶縁性の封止樹脂12がスピンコート等で塗布され、加熱あるいは紫外線照射によって硬化されることによって封止され、ポスト10の上端に設けられたバンプ11がこの封止樹脂12の上に突出している。
次に、このように構成されるWLCSP1の製造方法について説明する。ここで図3に示す従来方法のうち図3(a)、(b)に示す絶縁層形成とシード層形成、および図3(j)、(k)に示す樹脂封止と外部接続端子形成の各工程は本実施態様においても同様であるので説明を省略し、本発明の特徴部分である金属層形成工程から再配線工程までを図2に基づいて説明する。
(1)金属層形成工程
まず、図2(a)に示すように、積層構造からなるシード層7の上に、再配線層9の厚みとポスト10の高さを合計した厚みとなるまで銅をメッキして金属層としての銅層21を形成する。そして、この銅層21の上に半田濡れ性確保および銅の酸化防止のためのバリアメタル層13のメッキを施す(図2(b))。銅層21の厚みは、例えば5〜15マイクロメータ、好ましくは8〜12マイクロメータであり、薄すぎると電気抵抗が高くなり、厚すぎると後述のエッチングに時間を要する。
まず、図2(a)に示すように、積層構造からなるシード層7の上に、再配線層9の厚みとポスト10の高さを合計した厚みとなるまで銅をメッキして金属層としての銅層21を形成する。そして、この銅層21の上に半田濡れ性確保および銅の酸化防止のためのバリアメタル層13のメッキを施す(図2(b))。銅層21の厚みは、例えば5〜15マイクロメータ、好ましくは8〜12マイクロメータであり、薄すぎると電気抵抗が高くなり、厚すぎると後述のエッチングに時間を要する。
(2)ポスト形成工程
次にこのバリアメタル層13の上にレジスト23を塗布し(図2(c))、このレジスト23を、ポストパターンのデータを使用して作成されたネガタイプのマスクを用いて感光し、反応部分のレジスト23を除去することによってポスト10となる部分の上部にのみレジスト23を残し(図2(d))、レジスト23が覆っていない部分の銅層21を再配線層9の銅厚となるまでエッチングする。このエッチングによって図2(e)に示すようにレジスト23で覆われていた部分がポスト10として残り、このポスト10以外の部分が再配線層9となる。この後残ったレジスト23を剥離する(図2(f))。
次にこのバリアメタル層13の上にレジスト23を塗布し(図2(c))、このレジスト23を、ポストパターンのデータを使用して作成されたネガタイプのマスクを用いて感光し、反応部分のレジスト23を除去することによってポスト10となる部分の上部にのみレジスト23を残し(図2(d))、レジスト23が覆っていない部分の銅層21を再配線層9の銅厚となるまでエッチングする。このエッチングによって図2(e)に示すようにレジスト23で覆われていた部分がポスト10として残り、このポスト10以外の部分が再配線層9となる。この後残ったレジスト23を剥離する(図2(f))。
(3)再配線工程
さらにポスト10を覆う厚みに全体にレジスト24を塗布し(図2(g))、再配線層9の配線パターンのデータを使用して作成されたネガタイプのマスクを用いて感光した後、反応部分のレジスト24を除去することによって配線の部分にレジスト24を残す。このとき、再配線層9の配線パターンをポスト10の周囲に少し拡大しておく。こうすると、反応部分のレジスト24を除去したときに、図2(h)に示すようにポスト10の周囲がレジスト24で覆われている状態にできる。次に、レジスト24で覆われていない部分の再配線層9とシード層7をドライエッチングで除去し、残ったレジスト24を剥離することによって、図2(i)に示すように再配線層9の配線が完成する。
さらにポスト10を覆う厚みに全体にレジスト24を塗布し(図2(g))、再配線層9の配線パターンのデータを使用して作成されたネガタイプのマスクを用いて感光した後、反応部分のレジスト24を除去することによって配線の部分にレジスト24を残す。このとき、再配線層9の配線パターンをポスト10の周囲に少し拡大しておく。こうすると、反応部分のレジスト24を除去したときに、図2(h)に示すようにポスト10の周囲がレジスト24で覆われている状態にできる。次に、レジスト24で覆われていない部分の再配線層9とシード層7をドライエッチングで除去し、残ったレジスト24を剥離することによって、図2(i)に示すように再配線層9の配線が完成する。
このような工程で再配線層9の配線とポスト10とを形成すると、再配線層9の銅とポスト10の銅とは図2(a)の工程で同時にメッキされているので、従来工程で再配線層106の形成工程とポスト108の形成工程との間に介在するレジスト塗布、感光、レジスト除去の工程が、本実施形態の工程では介在せず、ポスト10形成のためのレジストの未開口やポスト10と配線層9との境目に存在するレジスト残渣がない。
またレジスト24のパターニングで、再配線層9の配線パターンをポスト10の周囲に少し拡大しておくことによって、図2(h)に示すようにポスト10の周囲を配線形成のためのレジスト24で覆っているため、エッチング中にポスト10の周面がエッチングされてしまう、いわゆるサイドエッチを防止できる。
以上のように、本実施形態の工程では従来工程では問題となるレジストの未開口やポスト10と再配線層9との境目に存在するレジスト残渣の影響を排除できるので、ポスト10と再配線層9との未着や接触抵抗の増大といった品質や信頼性に悪影響を与える問題の発生を防止することができる。
さらに、本実施形態の工程では再配線層9の配線形成のためのエッチングでポスト10がサイドエッチによって細ってしまうことによる抵抗の増大などの品質に悪影響を与える問題も防止することができる。
この結果、再配線層9の金属とポスト10の金属との間の未着や接触抵抗の増加がなく、品質や信頼性の良好なWLCSP1を製造する工程を提供できる。
さらに、本実施形態の工程では再配線層9の配線形成のためのエッチングでポスト10がサイドエッチによって細ってしまうことによる抵抗の増大などの品質に悪影響を与える問題も防止することができる。
この結果、再配線層9の金属とポスト10の金属との間の未着や接触抵抗の増加がなく、品質や信頼性の良好なWLCSP1を製造する工程を提供できる。
次に、本発明に係る第2の実施形態について、図3および図4を参照して説明する。なお、以下の説明において、上記第1の実施形態において説明した構成要素には同一符号を付し、その説明は省略する。
第2の実施形態のWLCSP2が上記第1の実施形態のWLCSP1と異なる点は、図3に示すように、再配線層9の上に第2のシード層8が形成され、この第2のシード層8の上にポスト10が形成されている点である。
第2の実施形態のWLCSP2が上記第1の実施形態のWLCSP1と異なる点は、図3に示すように、再配線層9の上に第2のシード層8が形成され、この第2のシード層8の上にポスト10が形成されている点である。
第2のシード層8はクロム(Cr)、チタン(Ti)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)等の単一金属層、または、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)のいずれかと、チタン(Ti)、クロム(Cr)のいずれかとを積層した層であり、銅のポスト10はこの第2のシード層8を介して、再配線層9の所定の場所に立ち上げられている。
次に、このように構成されるWLCSP2の製造方法について説明する。
(1)金属層形成工程
まず、図4(a)に示すように、スパッタリング法で形成した第1のシード層7の上に、再配線層9の厚みの銅をメッキして第1の銅層20を形成する。そして、この第1の銅層20の上に所定の厚みの第2のシード層8をスパッタリング法で形成し、続いてポスト10の高さの厚みの銅をメッキして第2の銅層22を形成する。すなわち、これら第1の銅層20と第2のシード層8と第2の銅層22とが金属層とされている。
そして、第2の銅層22の上に半田濡れ性確保および銅の酸化防止のためのバリアメタル層13のメッキを施す(図4(b))。
(1)金属層形成工程
まず、図4(a)に示すように、スパッタリング法で形成した第1のシード層7の上に、再配線層9の厚みの銅をメッキして第1の銅層20を形成する。そして、この第1の銅層20の上に所定の厚みの第2のシード層8をスパッタリング法で形成し、続いてポスト10の高さの厚みの銅をメッキして第2の銅層22を形成する。すなわち、これら第1の銅層20と第2のシード層8と第2の銅層22とが金属層とされている。
そして、第2の銅層22の上に半田濡れ性確保および銅の酸化防止のためのバリアメタル層13のメッキを施す(図4(b))。
(2)ポスト形成工程
次にこのバリアメタル層13の上にレジスト23を塗布し(図4(c))、このレジスト23を、ポストパターンのデータを使用して作成されたネガタイプのマスクを用いて感光し、反応部分のレジスト23を除去することによってポスト10となる部分の上部にのみレジスト23を残し(図4(d))、レジスト23が覆っていない部分の第2の銅層22をエッチングし、第2のシード層8を露出させる。このエッチングによって図4(e)に示すようにレジスト23で覆われていた部分がポスト10として残り、このポスト10以外の部分が第2のシード層8を表面に有する再配線層9となる。この後残ったレジスト23を剥離する(図4(f))。
次にこのバリアメタル層13の上にレジスト23を塗布し(図4(c))、このレジスト23を、ポストパターンのデータを使用して作成されたネガタイプのマスクを用いて感光し、反応部分のレジスト23を除去することによってポスト10となる部分の上部にのみレジスト23を残し(図4(d))、レジスト23が覆っていない部分の第2の銅層22をエッチングし、第2のシード層8を露出させる。このエッチングによって図4(e)に示すようにレジスト23で覆われていた部分がポスト10として残り、このポスト10以外の部分が第2のシード層8を表面に有する再配線層9となる。この後残ったレジスト23を剥離する(図4(f))。
(3)再配線工程
さらにポスト10を覆う厚みに全体にレジスト24を塗布し(図4(g))、再配線層9の配線パターンのデータを使用して作成されたネガタイプのマスクを用いて感光した後、反応部分のレジスト24を除去することによって配線の部分にレジスト24を残す。このとき、再配線層9の配線パターンをポスト10の周囲に少し拡大しておく。こうすると、反応部分のレジスト24を除去したときに、図4(h)に示すようにポスト10の周囲がレジスト24で覆われている状態にできる。次に、レジスト24で覆われていない部分の第1のシード層7と再配線層9と第2のシード層8とをドライエッチングで除去し、残ったレジスト24を剥離することによって、図4(i)に示すように再配線層9の配線が完成する。
さらにポスト10を覆う厚みに全体にレジスト24を塗布し(図4(g))、再配線層9の配線パターンのデータを使用して作成されたネガタイプのマスクを用いて感光した後、反応部分のレジスト24を除去することによって配線の部分にレジスト24を残す。このとき、再配線層9の配線パターンをポスト10の周囲に少し拡大しておく。こうすると、反応部分のレジスト24を除去したときに、図4(h)に示すようにポスト10の周囲がレジスト24で覆われている状態にできる。次に、レジスト24で覆われていない部分の第1のシード層7と再配線層9と第2のシード層8とをドライエッチングで除去し、残ったレジスト24を剥離することによって、図4(i)に示すように再配線層9の配線が完成する。
このような工程で再配線層9の配線とポスト10とを形成すると、第1の実施形態のWLCSP1と同様に、再配線層9の銅と第2のシード層8とポスト10の銅との間にレジストの未開口やレジスト残渣が生じず、ポスト10のサイドエッチを防止できる。
さらに、ポスト形成工程で第2の銅層22をエッチングする際に、エッチング終点を第2のシード層8が出現する時点にできるのでエッチング終点がわかりやすい。
さらに、ポスト形成工程で第2の銅層22をエッチングする際に、エッチング終点を第2のシード層8が出現する時点にできるのでエッチング終点がわかりやすい。
以上のように、本実施形態のWLCSP2を製造する工程では、従来工程では問題となるレジストの未開口やレジスト残渣を排除でき、ポスト10のサイドエッチもないので、第1の実施形態のWLCSP1を製造する工程と同様の効果が得られる。
さらに、第2のシード層8を形成したことにより、ポスト形成工程においては第2のシード層8が露出するまでエッチングすれば良いから、第2の銅層22のエッチング終点を判断しやすく、再配線層9の厚みを第1の銅層20のメッキ厚で容易にコントロールできる。
さらに、第2のシード層8を形成したことにより、ポスト形成工程においては第2のシード層8が露出するまでエッチングすれば良いから、第2の銅層22のエッチング終点を判断しやすく、再配線層9の厚みを第1の銅層20のメッキ厚で容易にコントロールできる。
なお、本実施形態ではポスト10の金属と再配線層9の金属とを銅で形成しているが、電気抵抗の低い他の金属や合金、または積層構造の金属を使用しても良い。
また、本実施形態ではポスト10の金属と再配線層9の金属とをメッキでつけているが、メッキ以外のスパッタリングや蒸着などの他の方法を使用しても良い。
さらに、本実施形態ではバリアメタル層13を金属層形成工程の次の工程で形成しているが、ポスト10の形成後の再配線工程の前後で形成しても良い。
また、本実施形態ではポスト10の金属と再配線層9の金属とをメッキでつけているが、メッキ以外のスパッタリングや蒸着などの他の方法を使用しても良い。
さらに、本実施形態ではバリアメタル層13を金属層形成工程の次の工程で形成しているが、ポスト10の形成後の再配線工程の前後で形成しても良い。
また、本実施形態では外部接続端子を球状のボールバンプとしているが、板状のバンプとしても良いし、端子を搭載するのに代えてスクリーン印刷等によるハンダ層の直接形成でも良い。
また本実施形態では、ポスト形成工程と再配線工程とのフォトリソグラフィにおいて、ともにネガ型レジストを用いてネガパターンで露光しているが、ポジ型レジストを用いたポジパターンでの露光としても良い。
また本実施形態では、ポスト形成工程と再配線工程とのフォトリソグラフィにおいて、ともにネガ型レジストを用いてネガパターンで露光しているが、ポジ型レジストを用いたポジパターンでの露光としても良い。
また、上記実施形態で示した各製造工程は、半導体製造技術の進歩に伴い適宜変更されることが想定されるが、本発明の特徴に直接的に関係のない工程については上記実施形態に限定されず適宜変更可能である。
1・・・WLCSP、2・・・半導体基板、3、3a・・・電極パッド、
4・・・保護膜層、6・・・絶縁層、7・・・第1のシード層、
8・・・第2のシード層、9・・・再配線層、
10・・・ポスト、11・・・バンプ(外部接続端子)、12・・・封止樹脂、
13・・・バリアメタル層、
20・・・第1の銅層、21・・・銅層(金属層)、22・・・第2の銅層、
23、24・・・レジスト、
101・・・保護膜層、102・・・電極パッド、103・・・絶縁層、
104・・・シード層、105・・・レジスト、106・・・再配線層、
107・・・レジスト、108・・・ポスト、109・・・封止樹脂、
110・・・外部接続端子、
201・・・CSP、202・・・半導体基板
4・・・保護膜層、6・・・絶縁層、7・・・第1のシード層、
8・・・第2のシード層、9・・・再配線層、
10・・・ポスト、11・・・バンプ(外部接続端子)、12・・・封止樹脂、
13・・・バリアメタル層、
20・・・第1の銅層、21・・・銅層(金属層)、22・・・第2の銅層、
23、24・・・レジスト、
101・・・保護膜層、102・・・電極パッド、103・・・絶縁層、
104・・・シード層、105・・・レジスト、106・・・再配線層、
107・・・レジスト、108・・・ポスト、109・・・封止樹脂、
110・・・外部接続端子、
201・・・CSP、202・・・半導体基板
Claims (2)
- 回路素子が形成された半導体基板上に、絶縁層を介して、再配線層が形成されるとともに、
この再配線層に形成された配線の所定の位置にポストが形成され、
このポスト以外の前記再配線層の上部を封止する封止樹脂層が形成され、
この封止樹脂層の表面から突出するように前記ポストの上端に外部接続端子が設けられたチップサイズパッケージの製造方法であって、
前記絶縁層上に金属層を形成する金属層形成工程と、
この金属層形成工程で形成された前記金属層を前記ポストとなる部分を残してエッチングすることにより、前記金属層より薄い再配線層と前記ポストとを形成するポスト形成工程と、
このポスト形成工程で形成された前記再配線層に前記配線を形成する再配線工程と、
を有するチップサイズパッケージの製造方法。 - 前記再配線工程で、前記ポストの周囲に前記再配線層の金属を残すようにパターニングすることを特徴とする請求項1に記載のチップサイズパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084454A JP2007258629A (ja) | 2006-03-27 | 2006-03-27 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084454A JP2007258629A (ja) | 2006-03-27 | 2006-03-27 | チップサイズパッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258629A true JP2007258629A (ja) | 2007-10-04 |
Family
ID=38632535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006084454A Pending JP2007258629A (ja) | 2006-03-27 | 2006-03-27 | チップサイズパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007258629A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131782A (ja) * | 2009-07-02 | 2013-07-04 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
CN109326575A (zh) * | 2018-09-26 | 2019-02-12 | 华进半导体封装先导技术研发中心有限公司 | 一种低成本重布线凸点封装结构的制造方法 |
US10855074B2 (en) | 2016-08-01 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Filter component having ESD protection function |
CN113140521A (zh) * | 2020-01-20 | 2021-07-20 | 上海艾为电子技术股份有限公司 | 晶圆级封装方法以及晶圆级封装结构 |
-
2006
- 2006-03-27 JP JP2006084454A patent/JP2007258629A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131782A (ja) * | 2009-07-02 | 2013-07-04 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
US10855074B2 (en) | 2016-08-01 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Filter component having ESD protection function |
CN109326575A (zh) * | 2018-09-26 | 2019-02-12 | 华进半导体封装先导技术研发中心有限公司 | 一种低成本重布线凸点封装结构的制造方法 |
CN113140521A (zh) * | 2020-01-20 | 2021-07-20 | 上海艾为电子技术股份有限公司 | 晶圆级封装方法以及晶圆级封装结构 |
CN113140521B (zh) * | 2020-01-20 | 2022-11-22 | 上海艾为电子技术股份有限公司 | 晶圆级封装方法以及晶圆级封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417311B2 (en) | Semiconductor device and method of fabricating the same | |
TWI582930B (zh) | 積體電路裝置及封裝組件 | |
JP3848080B2 (ja) | 半導体装置の製造方法 | |
KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4995551B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006060219A (ja) | 半導体素子の電極構造及びその製造方法 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
JP2010192478A (ja) | 半導体装置の製造方法 | |
US20210118831A1 (en) | Semiconductor device bonding area including fused solder film and manufacturing method | |
KR20200068958A (ko) | 배선 구조체 및 이의 형성 방법 | |
JP2018107262A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
JP2019083250A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
US20060252245A1 (en) | Fabrication method of under bump metallurgy structure | |
JP2011029314A (ja) | 半導体装置の製造方法 | |
JP2004273592A (ja) | 半導体装置及びその製造方法 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
KR20170021712A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2008235539A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3298570B2 (ja) | 半導体装置の製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 |