CN113140521B - 晶圆级封装方法以及晶圆级封装结构 - Google Patents

晶圆级封装方法以及晶圆级封装结构 Download PDF

Info

Publication number
CN113140521B
CN113140521B CN202010063767.4A CN202010063767A CN113140521B CN 113140521 B CN113140521 B CN 113140521B CN 202010063767 A CN202010063767 A CN 202010063767A CN 113140521 B CN113140521 B CN 113140521B
Authority
CN
China
Prior art keywords
layer
window
insulating medium
rewiring
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010063767.4A
Other languages
English (en)
Other versions
CN113140521A (zh
Inventor
李作胜
殷昌荣
程彦敏
高佳林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202010063767.4A priority Critical patent/CN113140521B/zh
Publication of CN113140521A publication Critical patent/CN113140521A/zh
Application granted granted Critical
Publication of CN113140521B publication Critical patent/CN113140521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆级封装方法以及晶圆级封装结构，在待封装芯片上需要制作两层金属层，相对于常规三层金属层以及三层绝缘介质层方案，本发明技术方案只需要两层再布线层以及两层绝缘介质层即可以实现重新布线的效果，减少了一层金属层以及绝缘介质层；由于减少了一层绝缘介质层以及一层金属层，可以显著降低封装过程中未切割前晶圆表面的翘曲度，使得翘曲度降低到3mm以下，可以提高第二层绝缘介质层的平整度，简化了制作工艺，降低了封装成本，可以实现大批量的量产，提高了封装效率。

Description

晶圆级封装方法以及晶圆级封装结构
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种晶圆级封装方法以及晶圆级封装结构。
背景技术
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现各种功能的主要部件是集成电路，而集成电路的核心部件是芯片，为了保证芯片的安全可靠运行以及便于芯片与外部电路连接，芯片需要进行封装保护。
发明内容
有鉴于此，本申请提供了一种晶圆级封装方法以及晶圆级封装结构，方案如下：
本发明提供了一种晶圆级封装方法，包括：
提供一晶圆，所述晶圆包括多个待封装芯片，所述待封装芯片的一表面具有焊垫以及覆盖所述表面的钝化层，所述钝化层具有露出所述焊垫的第一窗口；
形成图形化的第一再布线层，所述第一再布线层覆盖所述焊垫以及部分所述钝化层；
形成第一绝缘介质层，所述第一绝缘介质层覆盖所述第一再布线层以及所述钝化层，且具有第二窗口，所述第二窗口露出部分所述第一再布线层；
形成图形化的第二再布线层，所述第二再布线层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层
形成第二绝缘介质层，所述第二绝缘介质层覆盖所述第二再布线层以及所述第一绝缘介质层，且具有第三窗口，所述第三窗口露出部分所述第二再布线层；
在所述第三窗口露出的所述第二再布线层表面上形成焊接球，所述焊接球凸出所述第三窗口，用于与外部电路连接。
优选的，在上述晶圆级封装方法中，所述第二再布线层的厚度大于所述第一再布线层的厚度。
优选的，在上述晶圆级封装方法中，所述第一绝缘介质层与所述第二绝缘介质层均为有机层；所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
优选的，在上述晶圆级封装方法中，所述第一再布线层的形成方法包括：
通过溅射工艺形成覆盖所述钝化层以及所述焊垫的第一种子层；
制作图形化的第一掩膜层，所述第一掩膜层覆盖位于所述第一窗口外的一部分所述第一种子层，且露出所述第一窗口内的所述第一种子层以及所述第一窗口外的另一部分所述第一种子层；
基于所述第一掩膜层，通过电镀工艺形成覆盖所述第一种子层的第一金属层；
去除所述第一掩膜层；
通过刻蚀工艺去除所述第一金属层露出的所述第一种子层。
优选的，在上述晶圆级封装方法中，所述第二再布线层的形成方法包括：
通过溅射工艺形成覆盖所述第一绝缘介质层以及所述第一再布线层的第二种子层；
制作图形化的第二掩膜层，所述第二掩膜层覆盖位于所述第二窗口外的一部分所述第二种子层，且露出所述第二窗口内的所述第二种子层以及所述第二窗口外的另一部分所述第二种子层；
基于所述第二掩膜层，通过电镀工艺形成覆盖所述第二种子层的第二金属层；
去除所述第二掩膜层；
通过刻蚀工艺去除所述第二金属层露出的所述第二种子层。
优选的，在上述晶圆级封装方法中，所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
本发明还提供了一种晶圆级封装结构，包括：
具有多个待封装芯片的晶圆，所述待封装芯片的一表面具有焊垫以及覆盖所述表面的钝化层，所述钝化层具有露出所述焊垫的第一窗口；
第一再布线层，所述第一再布线层覆盖所述焊垫以及部分所述钝化层；
第一绝缘介质层，所述第一绝缘介质层覆盖所述第一再布线层以及所述钝化层，且具有第二窗口，所述第二窗口露出部分所述第一再布线层；
第二再布线层，所述第二再布线层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层；
第二绝缘介质层，所述第二绝缘介质层覆盖所述第二再布线层以及所述第一绝缘介质层，且具有第三窗口，所述第三窗口露出部分所述第二再布线层；
位于所述第三窗口露出的所述第二再布线层表面上的焊接球，所述焊接球凸出所述第三窗口，用于与外部电路连接。
优选的，在上述晶圆级封装结构中，所述第二再布线层的厚度大于所述第一再布线层的厚度。
优选的，在上述晶圆级封装结构中，所述第一绝缘介质层与所述第二绝缘介质层均为有机层；所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
优选的，在上述晶圆级封装结构中，所述第一再布线层包括：
第一种子层，所述第一种子层覆盖所述焊垫以及部分所述钝化层；
覆盖所述第一种子层的第一金属层。
优选的，在上述晶圆级封装结构中，所述第二再布线层包括：
第二种子层，所述第二种子层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层；
覆盖所述第二种子层的第二金属层。
优选的，在上述晶圆级封装结构中，所述第一再布线层与所述第二再布线层均包括种子层以及覆盖所述种子层的金属层，所述金属层的厚度大于所述种子层的厚度。
优选的，在上述晶圆级封装结构中，所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
通过上述描述可知，本发明技术方案提供了一种晶圆级封装方法以及晶圆级封装结构，在待封装芯片上需要制作两层金属层(第一再布线层以及第二再布线层以及两层绝缘介质层，相对于常规三层金属层以及三层绝缘介质层方案，本发明技术方案至少具有如下优点：
第一、只需要两层再布线层以及两层绝缘介质层即可以实现重新布线的效果，减少了一层金属层以及绝缘介质层；
第二、由于减少了一层绝缘介质层以及一层金属层，可以显著降低封装过程中未切割前晶圆表面的翘曲度，使得翘曲度降低到3mm以下；
第三、由于减少了一层绝缘介质层以及一层金属层，可以提高第二层绝缘介质层的平整度；
第四、由于减少了一层绝缘介质层以及一层金属层，简化了制作工艺，降低了封装成本。
第五、可以实现大批量的量产，提高了封装效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1为一种常规晶圆级封装结构的示意图；
图2为本发明实施例提供的一种晶圆级封装方法的流程示意图；
图3为本发明实施例提供的一种晶圆级封装结构的示意图；
图4-图8为本发明实施例提供的一种第一再布线层的制作工艺流程图；
图9为晶圆级封装方法的流程示意图；
图10为晶圆级封装结构的切片效果图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
发明人的分析如下：
如图1所示，图1为一种常规晶圆级封装结构的示意图，待封装芯片11表面具有钝化层12，钝化层12具有窗口，露出该表面的焊垫111。为了便于待封装芯片11表面焊垫111与外部电路互联，需要设置三层金属层，分别作为第一再布线层131、第二再布线层132以及金属凸块133，并需要设置三层绝缘介质层，分别为第一再布线层131与钝化层12之间的第一绝缘介质层141，第二再布线层132与第一再布线层131之间的第二绝缘介质层142，以及覆盖第二再布线层132的第三绝缘介质层143。
其中，第一绝缘介质层具有窗口，以露出至少部分焊垫111，使得第一再布线层131与焊垫111电连接，第二绝缘介质层142具有窗口，以露出部分第一再布线层131，使得第二再布线层132与第一再布线层131电连接，第三绝缘介质层143具有窗口，以露出部分第二再布线层132，使得金属凸块133与第二再布线层132电连接。金属凸块133上设置有焊球15，用于和外部电路焊接。
图1所示晶圆级封装结构中，需要制作三层金属层以及三层绝缘介质层。由于需要设置三层绝缘介质层，故需要经过三次高温处理，例如温度为375℃，由于多次高温处理以及高层绝缘介质层叠加结构，会导致最外侧的第三绝缘介质层143的平整性较差。而且由于需要在待封装芯片11上制作三层金属层，导致金属含量较大，应力不均衡，故在制作金属凸块133后，会使得未切割前晶圆表面出现较大程度的翘曲，一般翘曲幅度会超过3mm，超过DPS(Die Process Service)机台的作业能力，从而影响DPS机台的正常自动化作业。同时，三层金属层以及三层绝缘介质层的晶圆级封装结构封装成本较高。这些问题都导致三层金属层以及三层绝缘介质层的晶圆级封装结构难以实现大批量量产。其中，DPS机台主要用于磨片、背胶、打印、切割和分选等制程。
图1所述晶圆级封装结构，前两层金属层作为再布线层，以实现连线的重布，第三层金属层起到金属凸块的作用，三层绝缘介质层用于应力缓冲以及保护功能。由于未切割前晶圆表面存在平整度差以及翘曲程度大的问题，常规解决方法只能通过降低每层金属层的厚度，降低绝缘介质层的厚度，以提未切割前晶圆表面平整度以及降低翘曲度。
而本发明实施例所述技术方案中，对待封装芯片进行晶圆级封装时，直接在钝化层表面制作第一层再布线层，从而减少一层绝缘介质层，同时直接将焊接球制备在所述第二布线层表面，从而减少一层金属层，这样只需要两层绝缘介质层以及两层金属层即可以完成待封装芯片表面的晶圆级封装的再布线效果。在一个实施例中，晶圆包括多个待封装芯片，为方便说明，本发明实施例附图中仅是以一个待封装芯片为例进行示意说明。待封装芯片具有焊垫的表面为第一表面，与之相反的另一表面为第二表面。在形成第一层再布线层之前，优先地可以通过CMP(化学机械研磨)处理，对待封装芯片的钝化层进行平坦化处理，以便于在其表面形成第一再布线层。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图2，图2为本发明实施例提供的一种晶圆级封装方法的流程示意图，该方法可以制作如图3所示的晶圆级封装结构，图3为本发明实施例提供的一种晶圆级封装结构的示意图，所述晶圆级封装方法包括：
步骤S11：提供一晶圆，所述晶圆具有多个待封装芯片21，所述待封装芯片21的第一表面具有焊垫211以及覆盖所述表面的钝化层22，所述钝化层22具有露出所述焊垫211的第一窗口。钝化层为无机绝缘薄膜，其厚度小于
步骤S12：形成图形化的第一再布线层231，所述第一再布线层231覆盖所述焊垫211以及部分所述钝化层22。钝化22层为无机绝缘薄膜，其厚度小于第一再布线层231的厚度.
步骤S13：形成第一绝缘介质层241，所述第一绝缘介质层241覆盖所述第一再布线层231以及所述钝化层22，且具有第二窗口，所述第二窗口露出部分所述第一再布线层231。
步骤S14：形成图形化的第二再布线层232，所述第二再布线层232覆盖所述第二窗口处露出所述第一再布线层231以及部分所述第一绝缘介质层241。
其中，在一个优选方案中，所述第二再布线层232的厚度大于所述第一再布线层231的厚度，这样，一方面，使得待封装芯片21外侧的金属层厚度较大，内侧金属层厚度较小，均衡表面金属层应力，降低翘曲度，另一方面，厚度较小的第一再布线层231对下方钝化层的应力较小，而且厚度较大的第二再布线层232能够复用为阻抗较小的金属凸块，以直接在其表面形成焊接球25。
步骤S15：形成第二绝缘介质层242，所述第二绝缘介质层242覆盖所述第二再布线层232以及所述第一绝缘介质层241，且具有第三窗口，所述第三窗口露出部分所述第二再布线层232。
步骤S16：在所述第三窗口露出的所述第二再布线层232表面上形成焊接球25，所述焊接球25凸出所述第三窗口，用于与外部电路连接。
其中，所述焊接球25可以为锡球或是其他焊接材料的焊接球。
常规三层金属层以及三层绝缘介质层的晶圆级封装结构中，三层金属层的厚度相同，都是标准金属层厚度。常规待封装芯片中，表面钝化层具有标准介质层厚度。
本发明实施技术方案中，直接将第一再布线层231制备在钝化层22表面，无需在第一再布线层231与钝化层22之间制作绝缘介质层，减少了一层绝缘介质层，为了降低第一再布线层231与钝化层22之间的应力，可以减小第一再布线层231的厚度，使得其厚度相对于标准金属层厚度降低2μm-6μm，同时增加钝化层22的厚度，使得其厚度相对于标准介质层厚度增大2μm-6μm，以提高钝化层22对应力的承受能力，降低翘曲度。
而且增大第二再布线层232的厚度，相对于标准金属层厚度增大2μm-9μm，从而无需制作金属凸块，可以直接复用第二再布线层232作为金属凸块，直接在其表面形成焊接球25。
通过上述描述可知，本发明实施例所述晶圆级封装方法，在待封装芯片表面21上通过两层金属以及两层绝缘介质层，实现常规三层金属层以及三层绝缘介质层相同的封装效果，且降低了封装过程的复杂度，从而降低了生产成本和提高了可靠性，可以实现具有两层金属以及两层绝缘介质层的晶圆级封装结构的大批量量产。
故本发明实施例所述晶圆级封装方法，通过一种低成本、制程风险更低的方法，简化了待封装芯片的结构和封装过程，有效解决了常规三层金属层以及三层绝缘介质层方案中翘曲度大的问题以及外侧绝缘介质层平整度差的问题。
本实施例中，所述第一绝缘介质层241与所述第二绝缘介质层242均为有机层。可选的，设置所述第一绝缘介质层241的厚度小于所述第二绝缘介质层242的厚度。第二层绝缘介质层242为封装结构的外侧绝缘介质层，其下方具有多层影响平整度的层结构，设置其厚度较大，以便于制作平整度较好的第二绝缘介质层242。有机层可以为PI(光学胶层)或是PBO(聚苯醚)层。采用有机层作为绝缘介质层，一方面，制作工艺简单，制作成本低，另一方面，可以直接通过涂覆等工艺形成，能够具有较好的平坦性。绝缘介质层用于实现绝缘和保护功能。
本发明实施例中，再布线层可以为多层结构，包括靠近待封装芯片21的种子层以及位于种子层上的金属层，金属层可以为铜层，或是其他金属层，如金层或是银层等。所述金属层的厚度大于所述种子层的厚度。
如图4-图8所示，图4-图8为本发明实施例提供的一种第一再布线层的制作工艺流程图，所述第一再布线层231的形成方法包括：
首先，如图4所示，通过溅射工艺形成覆盖所述钝化层22以及所述焊垫211的第一种子层31。所述第一种子层31的材料为金属。
然后，如图5所示，制作图形化的第一掩膜层32，所述第一掩膜层32覆盖位于所述第一窗口外的一部分所述第一种子层31，且露出所述第一窗口内的所述第一种子层31以及所述第一窗口外的另一部分所述第一种子层31。可以通过光刻工艺，通过涂覆光刻胶、曝光以及显影等工艺过程，形成所述第一掩膜层32。
再如图6所示，基于所述第一掩膜层32，通过电镀工艺形成覆盖所述第一种子层31的第一金属层33；通过电镀仅在露出的第一种子层31的金属表面形成第一金属层33。
再如图7所示，去除所述第一掩膜层32。可以通过传统剥离方式去除第一掩膜层32。
最后，如图8所示，通过刻蚀工艺去除所述第一金属层33露出的所述第一种子层。所述第一再布线层231包括第一种子层31和第一金属层33。
其中，所述第一种子层31包括两层金属层，位于钝化层22表面的第一过渡金属层，覆盖第一过渡金属层的第二过渡金属层，其中，第一过渡金属层的材料可以为Ti，第二过渡金属层的材料可以为Cu。第一过渡金属层用于防止电迁移，提高其表面金属层的附着稳定性。第二过渡金属层用于增加第一金属层33的附着稳定性。第二过渡金属层与第一金属层33的材料相同，以提高二者附着稳定性，如可以均为Cu。
第一金属层33的厚度远大于第一种子层31的厚度，二者都为金属，具有相同的刻蚀属性，可以采用相同的刻蚀工艺进行刻蚀。由于第一金属层33的厚度远大于第一种子层31的厚度，故可以在刻蚀去除第一种子层31时，可以同步对第一种子层31以及第一金属层33进行刻蚀，在第一金属层33去除较小的厚度时，即可以完成所需第一种子层31的去除过程，该过程对第一金属层33的厚度影响较小，而且去除第一种子层31的同时对第一金属层33的表面进行刻蚀，可以提高其表面粗糙度，可以提高第一金属层33表面第一绝缘介质层241的附着稳定性。一般的，第一金属层33的厚度不小于第一种子层31厚度的五倍。
本发明实施例中，所述第二再布线层的形成方法包括：首先，通过溅射工艺形成覆盖所述第一绝缘介质层以及所述第一再布线层的第二种子层；然后，制作图形化的第二掩膜层，所述第二掩膜层覆盖位于所述第二窗口外的一部分所述第二种子层，且露出所述第二窗口内的所述第二种子层以及所述第二窗口外的另一部分所述第二种子层；再基于所述第二掩膜层，通过电镀工艺形成覆盖所述第二种子层的第二金属层；再去除所述第二掩膜层；再通过刻蚀工艺去除所述第二金属层露出的所述第二种子层。第二再布线层的形成工艺与第一再布线层的形成工艺相同。第二种子层的实现方式与第一种子层的实现方式相同。第二再布线层的形成工艺可以参考上述第一再布线层的形成工艺说明。
同样，第二金属层的厚度远大于第二种子层的厚度，二者都为同一种金属，具有相同的刻蚀属性，可以采用相同的刻蚀工艺进行刻蚀。由于第二金属层的厚度远大于第二种子层的厚度，故可以在刻蚀去除第二种子层时，可以同步对第二种子层以及第二金属层进行刻蚀，在第二金属层去除较小的厚度时，即可以完成所需第二种子层的去除过程，该过程对第二金属层的厚度影响较小，而且去除第二种子层的同时对第二金属层的表面进行刻蚀，可以提高其表面粗糙度，可以提高第二金属层表面第二绝缘介质层的附着稳定性。一般的，第二金属层的厚度不小于第二种子层厚度的五倍。
本发明实施例中，可以基于需求设置第二绝缘介质层242中第三窗口的位置，以设置焊接球25的位置。可以设置所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
通过上述描述可知，本发明实施例所述晶圆级封装方法相对于常规三层金属层以及三层绝缘介质层方案，只需要两层再布线层以及两层绝缘介质层即可以实现重新布线的效果，减少了一层金属层以及绝缘介质层；由于减少了一层绝缘介质层以及一层金属层，可以显著降低封装过程中未切割前晶圆表面的翘曲度，使得翘曲度降低到3mm以下，可以提高第二层绝缘介质层的平整度，简化了制作工艺，降低了封装成本，可以实现大批量的量产，提高了封装效率。
下面将本发明实施例所述晶圆级封装结构与常规三层金属层以及三层绝缘介质层的封装方法进行对比描述，以具体说明本发明实施例所述方案的有益效果。
如图9所示，图9为晶圆级封装方法的流程示意图，图9中A图为本发明实施例技术方案所述晶圆级封装方法的流程示意图，图9中B图为常规三层金属层以及三层绝缘介质层的封装方法的流程示意图。
如图9中A图所示，本发明实施例所述方案，可以直接通过第一次溅射，形成一层Ti，作为第一过渡层，钛层的主要作用是防止电迁移、提高铜层的结合力，之后在钛层表面再溅射一层铜层，作为第二过渡层，从而以一层Ti和一层Cu作为后续铜材料的第一再布线层的种子层。然后通过第一次光刻，包括光阻的涂胶、曝光、显影，先做出需要电镀区域的开窗图形。再进行第一次电镀，在开窗区域电镀出第一再布线层。再通过第一涂布，包括涂胶、曝光和显影，形成第一绝缘介质层，以起到绝缘和保护的作用。之后经过相同的工艺流程，包括第二次溅射、第二次光刻、第二次电镀以及第二次涂布，形成第二再布线层以及第二绝缘介质层。AOI(Automated Optical Inspection，自动光学检测仪)检测后，在第二绝缘介质层的开窗位置进行植球，完成整个晶圆级封装流程。该过程中，DPS作业和常规方案流程完全相同，包括减薄、背胶、打印、切割、AOI检测以及编带。
如图9中B图所示，常规三层金属层以及三层绝缘介质层的封装方法，首先需要通过第一次涂布，以形成第一绝缘介质层，然后依次通过第一次溅射、第一次光刻以及第一次电镀形成第一再布线层，再通过该第二次形成，以形成第二绝缘介质层，再依次通过第二次溅射、第二次光刻以及第二次电镀形成第二再布线层，再通过第三次涂布，以形成第三绝缘介质层，再依次通过第三次溅射、第三次光刻以及第三次电镀形成第三再布线层。后续AOI和植球过程与A图相同。
通过A图和B图的对比描述可知，本发明实施例所述技术方案相对于常规技术方案，简化了工艺流程，缩短了封装制程。如图10所示，图10为晶圆级封装结构的切片效果图，图10中上图为本发明实施例所述方案的切片效果图，图10中下图为常规三层金属层以及三层绝缘介质层方案的切片效果图，通过两图对比可以清晰的看出两方案的结构特性，本发明实施例方案中，将第一层再布线层直接形成在钝化层上，省掉了一层绝缘介质层，同时焊接球直接生长在第二再布线层上，翘曲度较小，且平整性较好。而常规方案中需要三层金属层以及三层绝缘介质层，翘曲度较大，且平整性较差。
本发明实施例所述方案中，板级(Board Level)封装可靠性检测完全通过，可靠条件如下：预处理按照湿敏等级1级标准考核，温度为85℃，相对湿度(RH)为85％，预处理时间168H；不加电的高速老化测试使用130℃，85％RH条件，持续时间为96H；温度循环为G等级标准，-40℃～125℃，持续1000循环；高压蒸煮处理采用C等级标准，121℃，100％RH，持续96H，高温贮存在150℃下进行，持续1000H，热冲击实验使用-40℃～125℃，传输时间≤10S，处理时间10min，处理300循环，处理完成后进行测试，测试全部通过。
基于上述晶圆级封装方法，本发明另一实施例还提供了一种晶圆级封装结构，该晶圆级封装结构可以如图3所示，包括：
具有多个待封装芯片21的晶圆，所述待封装芯片21的一表面具有焊垫211以及覆盖所述表面的钝化层22，所述钝化层22具有露出所述焊垫211的第一窗口；
第一再布线层231，所述第一再布线层231覆盖所述焊垫211以及部分所述钝化层22；
第一绝缘介质层241，所述第一绝缘介质层241覆盖所述第一再布线层231以及所述钝化层22，且具有第二窗口，所述第二窗口露出部分所述第一再布线层231；
第二再布线层232，所述第二再布线232层覆盖所述第二窗口处露出所述第一再布线层231以及部分所述第一绝缘介质层241；所述第二再布线层232的厚度大于所述第一再布线层231的厚度；
第二绝缘介质层242，所述第二绝缘介质层242覆盖所述第二再布线层232以及所述第一绝缘介质层241，且具有第三窗口，所述第二窗口露出部分所述第二再布线层232；
位于所述第三窗口露出的所述第二再布线层232表面上的焊接球25，所述焊接球25凸出所述第三窗口，用于与外部电路连接。
所述晶圆级封装结构中，所述第一绝缘介质层241与所述第二绝缘介质层242均为有机层；所述第一绝缘介质层241的厚度小于所述第二绝缘介质层242的厚度。
所述晶圆级封装结构中，所述第一再布线层231包括：第一种子层，所述第一种子层覆盖所述焊垫211以及部分所述钝化层22；覆盖所述第一种子层的第一金属层。所述第一再布线层231实现方式可以参考上述实施例，在此不再赘述。
所述晶圆级封装结构中，所述第二再布线层232包括：第二种子层，所述第二种子层覆盖所述第二窗口处露出所述第一再布线层231以及部分所述第一绝缘介质层241；覆盖所述第二种子层的第二金属层。所述第二再布线层23实现方式可以参考上述实施例，在此不再赘述。
所述晶圆级封装结构中，所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
本发明实施例所述晶圆级封装结构相对于常规三层金属层以及三层绝缘介质层方案，只需要两层再布线层以及两层绝缘介质层即可以实现重新布线的效果，减少了一层金属层以及绝缘介质层；由于减少了一层绝缘介质层以及一层金属层，可以显著降低封装过程中未切割前晶圆表面的翘曲度，使得翘曲度降低到3mm以下，可以提高第二层绝缘介质层的平整度，简化了制作工艺，降低了封装成本，可以实现大批量的量产，提高了封装效率。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的晶圆级封装结构而言，由于其与实施例公开的晶圆级封装方法相对应，所以描述的比较简单，相关之处参见晶圆级封装方法对应部分说明即可。
需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种晶圆级封装方法，其特征在于，包括：
提供一晶圆，所述晶圆包括多个待封装芯片，所述待封装芯片的一表面具有焊垫以及覆盖所述表面的钝化层，所述钝化层具有露出所述焊垫的第一窗口；
形成图形化的第一再布线层，所述第一再布线层覆盖所述焊垫以及部分所述钝化层；
形成第一绝缘介质层，所述第一绝缘介质层覆盖所述第一再布线层以及所述钝化层，且具有第二窗口，所述第二窗口露出部分所述第一再布线层；
形成图形化的第二再布线层，所述第二再布线层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层；所述第二再布线层的厚度大于所述第一再布线层的厚度；
形成第二绝缘介质层，所述第二绝缘介质层覆盖所述第二再布线层以及所述第一绝缘介质层，且具有第三窗口，所述第三窗口露出部分所述第二再布线层；
在所述第三窗口露出的所述第二再布线层表面上形成焊接球，所述焊接球凸出所述第三窗口，用于与外部电路连接。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第一绝缘介质层与所述第二绝缘介质层均为有机层；所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
3.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第一再布线层的形成方法包括：
通过溅射工艺形成覆盖所述钝化层以及所述焊垫的第一种子层；
制作图形化的第一掩膜层，所述第一掩膜层覆盖位于所述第一窗口外的一部分所述第一种子层，且露出所述第一窗口内的所述第一种子层以及所述第一窗口外的另一部分所述第一种子层；
基于所述第一掩膜层，通过电镀工艺形成覆盖所述第一种子层的第一金属层；
去除所述第一掩膜层；
通过刻蚀工艺去除所述第一金属层露出的所述第一种子层。
4.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二再布线层的形成方法包括：
通过溅射工艺形成覆盖所述第一绝缘介质层以及所述第一再布线层的第二种子层；
制作图形化的第二掩膜层，所述第二掩膜层覆盖位于所述第二窗口外的一部分所述第二种子层，且露出所述第二窗口内的所述第二种子层以及所述第二窗口外的另一部分所述第二种子层；
基于所述第二掩膜层，通过电镀工艺形成覆盖所述第二种子层的第二金属层；
去除所述第二掩膜层；
通过刻蚀工艺去除所述第二金属层露出的所述第二种子层。
5.根据权利要求1-4任一项所述的晶圆级封装方法，其特征在于，所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
6.一种晶圆级封装结构，其特征在于，包括：
具有多个待封装芯片的晶圆，所述待封装芯片的一表面具有焊垫以及覆盖所述表面的钝化层，所述钝化层具有露出所述焊垫的第一窗口；
第一再布线层，所述第一再布线层覆盖所述焊垫以及部分所述钝化层；
第一绝缘介质层，所述第一绝缘介质层覆盖所述第一再布线层以及所述钝化层，且具有第二窗口，所述第二窗口露出部分所述第一再布线层；
第二再布线层，所述第二再布线层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层；所述第二再布线层的厚度大于所述第一再布线层的厚度；
第二绝缘介质层，所述第二绝缘介质层覆盖所述第二再布线层以及所述第一绝缘介质层，且具有第三窗口，所述第三窗口露出部分所述第二再布线层；
位于所述第三窗口露出的所述第二再布线层表面上的焊接球，所述焊接球凸出所述第三窗口，用于与外部电路连接。
7.根据权利要求6所述的晶圆级封装结构，其特征在于，所述第一绝缘介质层与所述第二绝缘介质层均为有机层；所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
8.根据权利要求6所述的晶圆级封装结构，其特征在于，所述第一再布线层包括：
第一种子层，所述第一种子层覆盖所述焊垫以及部分所述钝化层；
覆盖所述第一种子层的第一金属层。
9.根据权利要求6所述的晶圆级封装结构，其特征在于，所述第二再布线层包括：
第二种子层，所述第二种子层覆盖所述第二窗口处露出所述第一再布线层以及部分所述第一绝缘介质层；
覆盖所述第二种子层的第二金属层。
10.根据权利要求6所述的晶圆级封装结构，其特征在于，所述第一再布线层与所述第二再布线层均包括种子层以及覆盖所述种子层的金属层，所述金属层的厚度大于所述种子层的厚度。
11.根据权利要求6-10任一项所述的晶圆级封装结构，其特征在于，所述第一窗口与所述第二窗口无交叠，所述第三窗口与所述第二窗口无交叠，所述第三窗口与所述第一窗口正对设置，或是至多部分交叠。
CN202010063767.4A 2020-01-20 2020-01-20 晶圆级封装方法以及晶圆级封装结构 Active CN113140521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010063767.4A CN113140521B (zh) 2020-01-20 2020-01-20 晶圆级封装方法以及晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010063767.4A CN113140521B (zh) 2020-01-20 2020-01-20 晶圆级封装方法以及晶圆级封装结构

Publications (2)

Publication Number Publication Date
CN113140521A CN113140521A (zh) 2021-07-20
CN113140521B true CN113140521B (zh) 2022-11-22

Family

ID=76809683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010063767.4A Active CN113140521B (zh) 2020-01-20 2020-01-20 晶圆级封装方法以及晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN113140521B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725106B (zh) * 2021-08-30 2024-02-02 上海华虹宏力半导体制造有限公司 采用切割道沟槽工艺芯片的晶圆级芯片封装技术
CN114464597A (zh) * 2022-02-18 2022-05-10 西安微电子技术研究所 一种提高结合力的金属布线层结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258629A (ja) * 2006-03-27 2007-10-04 Yamaha Corp チップサイズパッケージの製造方法
CN102013403A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
CN105097492A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片制造工艺和芯片
CN105870088A (zh) * 2015-02-11 2016-08-17 东琳精密股份有限公司 半导体封装结构及其制造方法
CN107731691A (zh) * 2017-10-12 2018-02-23 中芯长电半导体（江阴）有限公司 一种重新布线层结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
KR20090047862A (ko) * 2007-11-08 2009-05-13 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
SG11201601295TA (en) * 2013-08-28 2016-03-30 Inst Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258629A (ja) * 2006-03-27 2007-10-04 Yamaha Corp チップサイズパッケージの製造方法
CN102013403A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
CN105097492A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片制造工艺和芯片
CN105870088A (zh) * 2015-02-11 2016-08-17 东琳精密股份有限公司 半导体封装结构及其制造方法
CN107731691A (zh) * 2017-10-12 2018-02-23 中芯长电半导体（江阴）有限公司 一种重新布线层结构及其制作方法

Also Published As

Publication number Publication date
CN113140521A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
US7663250B2 (en) Wafer level package and manufacturing method thereof
US8461673B2 (en) Edge connect wafer level stacking
KR100537892B1 (ko) 칩 스택 패키지와 그 제조 방법
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
US6228689B1 (en) Trench style bump and application of the same
US7084498B2 (en) Semiconductor device having projected electrodes and structure for mounting the same
CN113555288B (zh) 封装基板制作方法
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
WO2007027994A2 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
CN113140521B (zh) 晶圆级封装方法以及晶圆级封装结构
JP2008211187A (ja) 半導体パッケージ及びその製造方法
US11670593B2 (en) Package-on-package (POP) electronic device and manufacturing method thereof
US7648902B2 (en) Manufacturing method of redistribution circuit structure
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JPH11354560A (ja) 半導体装置の製造方法
TW200845237A (en) Sensor-type semiconductor device and manufacturing method thereof
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
KR20090032225A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법
US20030189249A1 (en) Chip structure and wire bonding process suited for the same
JP2004296812A (ja) 半導体装置及びその製造方法
US6384613B1 (en) Wafer burn-in testing method
US11973036B2 (en) Semiconductor package structure and method of manufacturing the same
TWI399839B (zh) 內置於半導體封裝構造之中介連接器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant