CN107731691A - 一种重新布线层结构及其制作方法 - Google Patents

一种重新布线层结构及其制作方法 Download PDF

Info

Publication number
CN107731691A
CN107731691A CN201710945346.2A CN201710945346A CN107731691A CN 107731691 A CN107731691 A CN 107731691A CN 201710945346 A CN201710945346 A CN 201710945346A CN 107731691 A CN107731691 A CN 107731691A
Authority
CN
China
Prior art keywords
layer
groove
rotating fields
rewiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710945346.2A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710945346.2A priority Critical patent/CN107731691A/zh
Publication of CN107731691A publication Critical patent/CN107731691A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明提供一种重新布线层结构及其制作方法，所述重新布线层结构包括基板、聚合物层、若干通孔、重新布线层及凹槽，其中，基板表面设有若干导电焊盘，聚合物层形成于基板表面，通孔形成于聚合物层中，并暴露出导电焊盘，重新布线层形成于聚合物层表面，并覆盖通孔的侧壁与底部，与所述导电焊盘之间形成电性连接，凹槽形成于所述重新布线层表面预设位置。本发明的重新布线层结构的制作方法采用激光在重新布线层表面预设位置形成凹槽，使植球制程能够将焊球放入凹槽中，或者接合裸片时能够将裸片正面的导电凸块放入凹槽中，从而无需在重新布线层上涂布第二层聚合物层，也无需制作凸块下金属层，从而可以大幅降低封装成本，并有利于减小封装厚度。

Description

一种重新布线层结构及其制作方法
技术领域
本发明属于集成电路封装领域，涉及一种重新布线层结构及其制作方法。
背景技术
半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，最先进的封装解决方案包括晶圆级芯片尺寸封装(Wafer level chip-scale package)、扇出型晶圆级封装(Fan-out waferlevel package)倒装芯片(Flip chip)以及堆叠型封装(Package on Package，POP)等等。其中，各封装结构中均可能用到重新布线层(Redistribution Layers，RDL)。重新布线层(Redistribution Layers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。
重新布线层(RDL)的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。常见的重新布线层材料是电镀铜(plated Cu)辅以打底的钛、铜溅射层(Sputtered Ti/Cu)。
现有技术中，重新布线层结构的制作通常需要涂布两层聚合物薄膜。如图1所示，首先在设有芯片焊盘102的圆片101表面涂布第一层聚合物薄膜103，以加强芯片的钝化层，起到应力缓冲的作用；然后基于第一层聚合物薄膜103制作重新布线层104；接着涂布第二层聚合物薄膜105，使圆片表面平坦化并保护重新布线层104，并对第二层聚合物薄膜105进行光刻工艺，开出新焊区的位置；再在新焊区位置制作凸块下金属层106(Under BumpMetalization，简称UBM)，其制作工艺与重新布线层的制作工艺大致相同；最后在凸块下金属层106上进行植球并进行回流工艺，焊料球107经回流融化与凸块下金属层形成良好的浸润结合。
上述重新布线层结构的制作过程由于需要制作两层聚合物薄膜，并需要制作凸块下金属层，从而增加了制造成本。
因此，如何提供一种新的重新布线结构及其制作方法，以简化工艺并降低制造成本，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种重新布线层结构及其制作方法，用于解决现有技术中重新布线结构制作工艺复杂，成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种重新布线层结构，包括：
基板，所述基板表面设有若干导电焊盘；
一聚合物层，形成于所述基板表面；
若干通孔，形成于所述聚合物层中，并暴露出所述导电焊盘；
重新布线层，形成于所述聚合物层表面，并覆盖所述通孔的侧壁与底部，与所述导电焊盘之间形成电性连接；
凹槽，形成于所述重新布线层表面预设位置。
可选地，所述重新布线层包括一层金属线路，所述凹槽从所述金属线路顶面开口，但未贯穿所述金属线路的底面。
可选地，所述重新布线层包括至少两层金属线路，相邻两层金属线路之间设有介质层，所述凹槽从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。
可选地，所述重新布线层表面装设有至少一个带有导电凸块的裸片，所述导电凸块与所述凹槽底部电性连接。
可选地，所述凹槽底部电性连接有焊料凸块，所述焊料凸块包括金属柱及连接于所述导电柱上方的焊球，或者所述焊料凸块仅包括焊球。
本发明还提供一种重新布线层结构的制作方法，包括以下步骤：
提供一基板，所述基板表面设有若干导电焊盘；
于所述基板表面形成一聚合物层，并在所述聚合物层中形成若干暴露出所述导电焊盘的通孔；
于所述聚合物层表面形成重新布线层，所述重新布线层覆盖所述通孔的侧壁与底部，与所述导电焊盘之间形成电性连接；
采用激光在所述重新布线层表面预设位置形成凹槽。
可选地，所述重新布线层包括一层金属线路，所述凹槽从所述金属线路顶面开口，但未贯穿所述金属线路的底面。
可选地，所述重新布线层包括至少两层金属线路，相邻两层金属线路之间设有介质层，所述凹槽从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。
可选地，所述金属线路的材料包含铜、铝、钛中的任意一种。
可选地，形成所述凹槽之后，还包括如下步骤：提供至少一个带有导电凸块的裸片，将所述裸片装设于所述重新布线层表面，其中，所述导电凸块与所述凹槽底部电性连接。
可选地，形成所述凹槽之后，还包括如下步骤：形成与所述凹槽底部电性连接的焊料凸块。
可选地，所述焊料凸块包括金属柱及连接于所述导电柱上方的焊球，或者所述焊料凸块仅包括焊球。
可选地，所述激光的波长范围是193nm～532nm。
可选地，所述聚合物层的材料包含聚酰亚胺及聚苯并恶唑中的任意一种。
可选地，所述聚合物层的材料包含光敏性聚酰亚胺。
如上所述，本发明的重新布线层结构及其制作方法，具有以下有益效果：本发明的重新布线层结构中仅在重新布线层下形成有聚合物层，而无需在重新布线层上采用第二层聚合物层，并且也无需在重新布线层上设置凸块下金属层(UBM)，不仅结构更为简单，有利于降低封装结构的厚度，还可以降低制作成本。本发明的重新布线层结构的制作方法采用激光在重新布线层表面预设位置形成凹槽，使植球制程能够将焊球放入凹槽中，或者接合裸片时能够将裸片正面的导电凸块放入凹槽中，从而无需在重新布线层上涂布第二层聚合物层，也无需制作凸块下金属层，从而可以大幅降低封装成本，并有利于减小封装厚度。本发明的重新布线层结构及其制作方法能够应用在任何采用重新布线层工艺的结构中，包括扇入型晶圆级封装(Fan-in wafer level packaging，简称FIWLP)、晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)、扇出型晶圆级封装(Fan-out waferlevel packaging，简称FOWLP)等，具有广泛的应用前景。
附图说明
图1显示为现有技术中制作的重新布线层结构的示意图。
图2显示为本发明的重新布线层结构的示意图。
图3显示为本发明的重新布线层结构的制作方法的工艺流程图。
图4显示为本发明的重新布线层结构的制作方法提供的基板的结构示意图。
图5显示为本发明的重新布线层结构的制作方法于所述基板表面形成一聚合物层的示意图。
图6显示为本发明的重新布线层结构的制作方法在所述聚合物层中形成若干暴露出所述导电焊盘的通孔的示意图。
图7显示为本发明的重新布线层结构的制作方法于所述聚合物层表面形成重新布线层的示意图。
图8显示为本发明的重新布线层结构的制作方法采用激光在所述重新布线层表面预设位置形成凹槽的示意图。
图9显示为本发明的重新布线层结构的制作方法形成与所述凹槽底部电性连接的焊料凸块的示意图。
元件标号说明
101 圆片
102 芯片焊盘
103 第一层聚合物薄膜
104 重新布线层
105 第二层聚合物薄膜
106 凸块下金属层
107 焊料球
201 基板
202 导电焊盘
203 聚合物层
204 通孔
205 重新布线层
206 凹槽
207 焊料凸块
208 激光头
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种重新布线层结构，请参阅图2，显示为该重新布线层结构的示意图，包括基板201、聚合物层203、若干通孔204、重新布线层205及凹槽206，其中，所述基板201表面设有若干导电焊盘202，所述聚合物层203形成于所述基板201表面，所述通孔204形成于所述聚合物层203中，并暴露出所述导电焊盘202，所述重新布线层205形成于所述聚合物层203表面，并覆盖所述通孔204的侧壁与底部，与所述导电焊盘202之间形成电性连接，所述凹槽形成于所述重新布线层205表面预设位置。
作为示例，所述基板201为圆片级，其中可预先制作有电路结构，所述导电焊盘202可包括铝焊盘、铜焊盘等，用于引出所述电路结构。
具体的，所述聚合物层203可以起到应力缓冲的作用，有利于后续形成的重新布线层与所述导电焊盘的连接可靠性。作为示例，所述聚合物层203的材料包含聚酰亚胺(Polymide，简称PI)及聚苯并恶唑(Polybenzoxazole，简称PBO)中的任意一种。本实施例中，所述聚合物层的材料优选包含光敏性聚酰亚胺(Photo-sensitive Polymide)。所述聚合物层203采用光敏材料，从而可直接通过曝光、显影等光刻工艺将所述聚合物层203图形化，有利于降低工艺复杂度。
具体的，所述重新布线层204用于对所述导电焊盘202的位置进行重新布局，使新焊区(也就是所述凹槽204所在区域)满足对焊球最小间距的要求。所述重新布线层104可包括一层或多层金属线路。在图2所示的情形中，所述重新布线层104包括一层金属线路，所述凹槽204从所述金属线路顶面开口，但未贯穿所述金属线路的底面。
需要指出的是，在其它实施例中，所述重新布线层也可以包括至少两层金属线路(未图示)，相邻两层金属线路之间设有介质层，所述凹槽204从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。其中，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属线路之间的互连，以实现不同功能的连线需求。
具体的，所述重新布线层205表面可装设有至少一个带有导电凸块的裸片(bumpeddie)，所述导电凸块与所述凹槽206底部电性连接。所述裸片的类型和数量可以多样化，例如，所述裸片包括但不限于存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件，且所述裸片的数量可以为一个或多个。
在另一实施例中，所述凹槽206底部可电性连接有焊料凸块207(如图9所示)，以用于后续的堆叠型封装(Package on Package，简称POP)。作为示例，所述焊料凸块207包括导电柱及连接于所述导电柱上方的焊球，或者所述焊料凸块207仅包括焊球。
本发明的重新布线层结构中仅在重新布线层下形成有聚合物层，而无需在重新布线层上采用第二层聚合物层，并且也无需在重新布线层上设置凸块下金属层(UBM)，不仅结构更为简单，有利于降低封装结构的厚度，还可以降低制作成本。
实施例二
本发明还提供一种重新布线层结构的制作方法，请参阅图3，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基板，所述基板表面设有若干导电焊盘；
S2：于所述基板表面形成一聚合物层，并在所述聚合物层中形成若干暴露出所述导电焊盘的通孔；
S3：于所述聚合物层表面形成重新布线层，所述重新布线层覆盖所述通孔的侧壁与底部，与所述导电焊盘之间形成电性连接；
S4：采用激光在所述重新布线层表面预设位置形成凹槽。
首先请参阅图4，执行步骤S1：提供一基板201，所述基板201表面设有若干导电焊盘202。
作为示例，所述基板201为圆片级，其中可预先制作有电路结构，所述导电焊盘202可包括铝焊盘、铜焊盘等，用于引出所述电路结构。
然后请参阅图5及图6，执行步骤S2：于所述基板201表面形成一聚合物层203，并在所述聚合物层203中形成若干暴露出所述导电焊盘202的通孔204。
作为示例，采用涂布的方式形成所述聚合物层203。所述聚合物层203可以起到应力缓冲的作用，有利于后续形成的重新布线层与所述导电焊盘的连接可靠性。
作为示例，所述聚合物层203的材料包含聚酰亚胺(Polymide，简称PI)及聚苯并恶唑(Polybenzoxazole，简称PBO)中的任意一种。本实施例中，所述聚合物层的材料优选包含光敏性聚酰亚胺(Photo-sensitive Polymide)。所述聚合物层203采用光敏材料，从而可直接通过曝光、显影等光刻工艺将所述聚合物层203图形化，以得到所述通孔204，而无需额外涂覆光阻层，有利于降低工艺复杂度。
接着请参阅图7，执行步骤S3：于所述聚合物层203表面形成重新布线层205，所述重新布线层205覆盖所述通孔204的侧壁与底部，与所述导电焊盘202之间形成电性连接。
具体的，所述重新布线层204用于对所述导电焊盘202的位置进行重新布局，使新焊区满足对焊球最小间距的要求。所述重新布线层104可包括一层或多层金属线路。图7所示为所述重新布线层104包括一层金属线路的情形。而当所述重新布线层包括至少两层金属线路时(未图示)，相邻两层金属线路之间设有介质层。
具体的，采用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺形成金属层，并对所述金属层进行刻蚀，以得到图形化的所述金属线路。当所述重新布线层包括至少两层金属线路时，还包括采用化学气相沉积工艺或物理气相沉积工艺于底层金属线路层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；接着采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于图形化的介质层表面形成上一层金属层，并对所述上一层金属层进行刻蚀形成图形化的上一层金属线路，其中，上一层金属线路穿过图形化的介质层，以与位于其下的金属线路电性连接。如上交替进行介质层与金属线路的制作，直至顶层金属线路制作完毕。
作为示例，所述介质层的材料包含环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的任意一种，所述金属线路的材料包含铜、铝、钛中的任意一种。
再请参阅图8，执行步骤S4：采用激光在所述重新布线层205表面预设位置形成凹槽206。
具体的，采用激光烧蚀工艺(Laser ablation process)形成所述凹槽206，其中，图8中示出了激光头208。作为示例，利用激光器并采用飞秒-纳秒量级的脉冲激光将所述重新布线层205表面烧蚀出所述凹槽206，所述激光烧蚀工艺采用的激光波长范围是193nm～532nm。
具体的，当所述重新布线层104包括一层金属线路时，所述凹槽204从所述金属线路顶面开口，但未贯穿所述金属线路的底面(如图8所示)。当所述重新布线层也可以包括多层金属线路时(未图示)，所述凹槽204从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。
具体的，形成所述凹槽206之后，可进一步提供至少一个带有导电凸块的裸片(bumped die)，将所述裸片装设于所述重新布线层表面，其中，所述导电凸块与所述凹槽底部电性连接。
作为示例，通过迹线上接合(bond-on-trace，简称BOT)方法将带有导电凸块的裸片粘接在重新布线层上。所述导电凸块的材质可以包括但不限于铜(Cooper)、镍(Nickel)、锡银(Tin-Silver)。所述裸片的类型和数量可以多样化，例如，所述裸片包括但不限于存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件，且所述裸片的数量可以为一个或多个。
在另一实施例中，在形成所述凹槽206之后，也可以进一步形成与所述凹槽206底部电性连接的焊料凸块207，以用于后续的堆叠型封装(Package on Package，简称POP)。
作为示例，所述焊料凸块207包括导电柱及连接于所述导电柱上方的焊球，或者所述焊料凸块207仅包括焊球(如图9所示)。
至此，完成了所述重新布线层结构的制作，本发明的重新布线层结构的制作方法采用激光在重新布线层表面预设位置形成凹槽，使植球制程能够将焊球放入凹槽中，或者接合裸片时能够将裸片正面的导电凸块放入凹槽中，从而无需在重新布线层上涂布第二层聚合物层，也无需制作凸块下金属层，从而可以大幅降低封装成本，并有利于减小封装厚度。
综上所述，本发明的重新布线层结构中仅在重新布线层下形成有聚合物层，而无需在重新布线层上采用第二层聚合物层，并且也无需在重新布线层上设置凸块下金属层(UBM)，不仅结构更为简单，有利于降低封装结构的厚度，还可以降低制作成本。本发明的重新布线层结构的制作方法采用激光在重新布线层表面预设位置形成凹槽，使植球制程能够将焊球放入凹槽中，或者接合裸片时能够将裸片正面的导电凸块放入凹槽中，从而无需在重新布线层上涂布第二层聚合物层，也无需制作凸块下金属层，从而可以大幅降低封装成本，并有利于减小封装厚度。本发明的重新布线层结构及其制作方法能够应用在任何采用重新布线层工艺的结构中，包括扇入型晶圆级封装(Fan-in wafer level packaging，简称FIWLP)、晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)、扇出型晶圆级封装(Fan-out wafer level packaging，简称FOWLP)等，具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种重新布线层结构，其特征在于，包括：
基板，所述基板表面设有若干导电焊盘；
一聚合物层，形成于所述基板表面；
若干通孔，形成于所述聚合物层中，并暴露出所述导电焊盘；
重新布线层，形成于所述聚合物层表面，并覆盖所述通孔的侧壁与底部，与所述导电焊盘之间形成电性连接；
凹槽，形成于所述重新布线层表面预设位置。
2.根据权利要求1所述的重新布线层结构，其特征在于：所述重新布线层包括一层金属线路，所述凹槽从所述金属线路顶面开口，但未贯穿所述金属线路的底面。
3.根据权利要求1所述的重新布线层结构，其特征在于：所述重新布线层包括至少两层金属线路，相邻两层金属线路之间设有介质层，所述凹槽从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。
4.根据权利要求1所述的重新布线层结构，其特征在于：所述重新布线层表面装设有至少一个带有导电凸块的裸片，所述导电凸块与所述凹槽底部电性连接。
5.根据权利要求1所述的重新布线层结构，其特征在于：所述凹槽底部电性连接有焊料凸块，所述焊料凸块包括导电柱及连接于所述导电柱上方的焊球，或者所述焊料凸块仅包括焊球。
6.一种重新布线层结构的制作方法，其特征在于，包括以下步骤：
提供一基板，所述基板表面设有若干导电焊盘；
于所述基板表面形成一聚合物层，并在所述聚合物层中形成若干暴露出所述导电焊盘的通孔；
于所述聚合物层表面形成重新布线层，所述重新布线层覆盖所述通孔的侧壁与底部，与所述导电焊盘之间形成电性连接；
采用激光在所述重新布线层表面预设位置形成凹槽。
7.根据权利要求6所述的重新布线层结构的制作方法，其特征在于：所述重新布线层包括一层金属线路，所述凹槽从所述金属线路顶面开口，但未贯穿所述金属线路的底面。
8.根据权利要求6所述的重新布线层结构的制作方法，其特征在于：所述重新布线层包括至少两层金属线路，相邻两层金属线路之间设有介质层，所述凹槽从顶层金属线路的顶面开口，但未贯穿顶层金属线路的底面。
9.根据权利要求7或8所述的重新布线层结构的制作方法，其特征在于：所述金属线路的材料包含铜、铝、钛中的任意一种。
10.根据权利要求6-8任意一项所述的重新布线层结构的制作方法，其特征在于：形成所述凹槽之后，还包括如下步骤：提供至少一个带有导电凸块的裸片，将所述裸片装设于所述重新布线层表面，其中，所述导电凸块与所述凹槽底部电性连接。
11.根据权利要求6-8任意一项所述的重新布线层结构的制作方法，其特征在于：形成所述凹槽之后，还包括如下步骤：形成与所述凹槽底部电性连接的焊料凸块。
12.根据权利要求11所述的重新布线层结构的制作方法，其特征在于：所述焊料凸块包括导电柱及连接于所述导电柱上方的焊球，或者所述焊料凸块仅包括焊球。
13.根据权利要求6-8任意一项所述的重新布线层结构的制作方法，其特征在于：所述激光的波长范围是193nm～532nm。
14.根据权利要求6-8任意一项所述的重新布线层结构的制作方法，其特征在于：所述聚合物层的材料包含聚酰亚胺及聚苯并恶唑中的任意一种。
15.根据权利要求14所述的重新布线层结构的制作方法，其特征在于：所述聚合物层的材料包含光敏性聚酰亚胺。
CN201710945346.2A 2017-10-12 2017-10-12 一种重新布线层结构及其制作方法 Pending CN107731691A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710945346.2A CN107731691A (zh) 2017-10-12 2017-10-12 一种重新布线层结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710945346.2A CN107731691A (zh) 2017-10-12 2017-10-12 一种重新布线层结构及其制作方法

Publications (1)

Publication Number Publication Date
CN107731691A true CN107731691A (zh) 2018-02-23

Family

ID=61210324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710945346.2A Pending CN107731691A (zh) 2017-10-12 2017-10-12 一种重新布线层结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107731691A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140521A (zh) * 2020-01-20 2021-07-20 上海艾为电子技术股份有限公司 晶圆级封装方法以及晶圆级封装结构
CN117350240A (zh) * 2023-12-06 2024-01-05 飞腾信息技术有限公司 芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301543C (zh) * 2003-03-20 2007-02-21 精工爱普生株式会社 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
US20090309216A1 (en) * 2008-06-17 2009-12-17 Samsung Electro-Mechanics Co., Ltd. Wafer level package and manufacturing method thereof
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
CN207852663U (zh) * 2017-10-12 2018-09-11 中芯长电半导体（江阴）有限公司 一种重新布线层结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301543C (zh) * 2003-03-20 2007-02-21 精工爱普生株式会社 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
US20090309216A1 (en) * 2008-06-17 2009-12-17 Samsung Electro-Mechanics Co., Ltd. Wafer level package and manufacturing method thereof
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
CN207852663U (zh) * 2017-10-12 2018-09-11 中芯长电半导体（江阴）有限公司 一种重新布线层结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140521A (zh) * 2020-01-20 2021-07-20 上海艾为电子技术股份有限公司 晶圆级封装方法以及晶圆级封装结构
CN113140521B (zh) * 2020-01-20 2022-11-22 上海艾为电子技术股份有限公司 晶圆级封装方法以及晶圆级封装结构
CN117350240A (zh) * 2023-12-06 2024-01-05 飞腾信息技术有限公司 芯片
CN117350240B (zh) * 2023-12-06 2024-03-12 飞腾信息技术有限公司 芯片

Similar Documents

Publication Publication Date Title
US11289449B2 (en) Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US11417610B2 (en) Post-passivation interconnect structure
US11158605B2 (en) Semiconductor packaging structure and method
KR101806596B1 (ko) 팬아웃 패키지 및 그 형성 방법
TWI541956B (zh) 半導體裝置
US9041225B2 (en) Integrated circuit structure having dies with connectors
US9142514B2 (en) Semiconductor device and method of forming wafer level die integration
US20160204076A1 (en) Integrated Circuit Structure Having Dies with Connectors
US11424199B2 (en) Connector formation methods and packaged semiconductor devices
US20160322337A1 (en) Interconnect Structures, Packaged Semiconductor Devices, and Methods of Packaging Semiconductor Devices
US9589891B2 (en) Contact pad for semiconductor devices
US20210098435A1 (en) Interconnect Structures, Packaged Semiconductor Devices, and Methods of Packaging Semiconductor Devices
KR102481141B1 (ko) 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
CN207852663U (zh) 一种重新布线层结构
CN107731691A (zh) 一种重新布线层结构及其制作方法
US20230378046A1 (en) Metallization structure
US20220037282A1 (en) Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
US11984418B2 (en) Method of forming brass-coated metals in flip-chip redistribution layers
US20220384375A1 (en) Brass-coated metals in flip-chip redistribution layers
TW202343733A (zh) 半導體裝置和形成嵌入式再分佈層的方法
KR20180099334A (ko) 팬 아웃 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223

RJ01 Rejection of invention patent application after publication