CN105097492A - 芯片制造工艺和芯片 - Google Patents

Abstract

本申请提供了一种芯片制造工艺和芯片。芯片制造工艺包括对晶圆钝化层进行平坦化处理。由于对晶圆钝化层进行平坦化处理后，晶圆钝化层的表面更为平坦、凹凸感降低、细小凹槽得以消除，因而使得沉积在晶圆钝化层上的金属层与晶圆钝化层连接更加稳固、均匀，从而避免金属层松动，并解决了金属层沿着晶圆钝化层的凹槽向外延伸与周围金属层导通而导致芯片短路的问题，进而保证了芯片的成品质量和使用可靠性。同时，本申请中的芯片制造工艺具有工艺简单、制造可靠性高的特点。

Description

芯片制造工艺和芯片

技术领域

本申请涉及芯片制造技术领域，更具体地，涉及一种芯片制造工艺和芯片。

背景技术

晶圆级封装(WLP)是一项先进的芯片封装技术，随着半导体产品对开发周期缩短、成本降低、尺寸减小的市场要求越来越高，因而对芯片制造工艺也提出了更高的要求。

如图1所示，现有技术中普遍存在的芯片为标准四层封装结构。具有四层封装结构的芯片包括衬底60’、焊垫20’、晶圆钝化层10’、绝缘层70’、金属层30’、封装钝化层40’、球下金属层80’和焊球50’，其中，焊垫20’设置在衬底60’上，晶圆钝化层10’设置在焊垫20’和衬底60’上，晶圆钝化层10’具有的第一通孔11’，焊垫20’的一部分暴露在第一通孔11’处，绝缘层70’设置在晶圆钝化层10’上，且绝缘层70’具有第三通孔71’，第三通孔71’为第一通孔11’的一部分，且焊垫20’的一部分暴露在第三通孔71’处，金属层30’设置在绝缘层70’上，且金属层30’通过第三通孔71’与焊垫20’电连接，封装钝化层40’设置在金属层30’上，且封装钝化层40’具有第二通孔41’，金属层30’的一部分暴露在第二通孔41’处，球下金属层80’设置在封装钝化层40’上，且球下金属层80’通过第二通孔41’与金属层30’电连接，焊球50’与球下金属层80’电连接。其中，绝缘层70’是用于晶圆表面平坦化的绝缘层；金属层30’用于连接焊垫20’和球下金属层80’；封装钝化层40’是作用于金属层30’的绝缘层；球下金属层80’用于将金属层30’和焊球50’连接。

由于四层封装结构层数过多，因而导致芯片制造工艺复杂、繁冗、生产成本高、生产周期长、芯片体积大等问题。

现有技术中已有为了减小芯片体积而提出的仅有两层封装结构的芯片。在具有两层封装结构的芯片中，晶圆钝化层与金属层直接接触。由于晶圆钝化层的表面凹凸不平，因而导致金属沉积在晶圆钝化层上时，很难完全添满晶圆钝化层的凹槽，使金属层与晶圆钝化层间留有空洞，从而导致金属层设置不稳、易松动的问题。另外，金属层会沿着晶圆钝化层的凹槽向外延伸，容易与周围的金属层接触而短路，影响芯片的成品质量。

发明内容

本申请旨在提供一种芯片制造工艺和芯片，以解决现有技术中芯片存在易短路、成品质量差的问题。

为解决上述技术问题，根据本申请的一个方面，提供了一种芯片制造工艺，包括对晶圆钝化层进行平坦化处理。

进一步地，对晶圆钝化层进行平坦化处理包括：步骤S1：沉积以得到晶圆钝化层的基础晶圆钝化层；步骤S2：在基础晶圆钝化层上进一步沉积以得到第一增厚晶圆钝化层；步骤S3：对第一增厚晶圆钝化层进行研磨。

进一步地，对晶圆钝化层进行平坦化处理还包括在步骤S3之后的：步骤S4：再进一步沉积以得到第二增厚晶圆钝化层；步骤S5：对第二增厚晶圆钝化层进行研磨。

进一步地，第一增厚晶圆钝化层为氧化硅。

进一步地，芯片制造工艺还包括在对晶圆钝化层进行平坦化处理后的：步骤S10：对晶圆钝化层进行刻蚀，以得到第一通孔，芯片的焊垫的一部分暴露在第一通孔处；步骤S20：在晶圆钝化层上沉积金属层，金属层通过第一通孔与焊垫电连接。

进一步地，芯片制造工艺还包括在步骤S20之后的：步骤S30：在金属层上沉积封装钝化层；步骤S40：对沉积封装钝化层进行刻蚀，以得到第二通孔，金属层的一部分暴露在第二通孔处；步骤S50：在第二通孔处植入焊球，焊球通过第二通孔与金属层电连接。

进一步地，晶圆钝化层的厚度大于1微米。

进一步地，第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一。

进一步地，金属层的厚度为7.2至10.8微米。

进一步地，封装钝化层的厚度为8.2至11.8微米。

根据本申请的另一个方面，提供了一种芯片，芯片是上述的芯片制造工艺制造而成的。

本申请中的芯片制造工艺包括对晶圆钝化层进行平坦化处理的步骤。由于对晶圆钝化层进行平坦化处理后，晶圆钝化层的表面更为平坦、凹凸感降低、细小凹槽得以消除，因而使得沉积在晶圆钝化层上的金属层与晶圆钝化层连接更加稳固、均匀，从而避免金属层松动，并解决了金属层沿着晶圆钝化层的凹槽向外延伸与周围金属层导通而导致芯片短路的问题，进而保证了芯片的成品质量和使用可靠性。同时，本申请中的芯片制造工艺具有工艺简单、制造可靠性高的特点。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示意性示出了现有技术中的芯片的结构示意图；

图2示意性示出了本申请中的芯片制造工艺的流程图；

图3示意性示出了本申请中的衬底、焊垫和晶圆钝化层的连接关系示意图；

图4示意性示出了本申请中的衬底、焊垫、晶圆钝化层和金属层的连接关系示意图；

图5示意性示出了本申请中的衬底、焊垫、晶圆钝化层、金属层和封装钝化层的连接关系示意图；

图6示意性示出了本申请中的一个优选的实施方式中芯片的结构示意图；以及

图7示意性示出了本申请中的另一个优选的实施方式中芯片的结构示意图。

图中附图标记：10、晶圆钝化层；11、第一通孔；20、焊垫；30、金属层；40、封装钝化层；41、第二通孔；50、焊球；60、衬底；80、球下金属层；10’、晶圆钝化层；11’、第一通孔；20’、焊垫；30’、金属层；40’、封装钝化层；41’、第二通孔；50’、焊球；60’、衬底；70’、绝缘层；71’、第三通孔；80’、球下金属层。

具体实施方式

以下结合附图对本申请的实施例进行详细说明，但是本申请可以由权利要求限定和覆盖的多种不同方式实施。

为了解决背景技术中所指出的芯片存在易短路、成品质量差的问题，本申请提供了一种芯片制造工艺。如图2至图7所示，芯片制造工艺包括对晶圆钝化层10进行平坦化处理。由于对晶圆钝化层10进行平坦化处理后，晶圆钝化层10的表面更为平坦、凹凸感降低、细小凹槽得以消除，因而使得沉积在晶圆钝化层10上的金属层30与晶圆钝化层10连接更加稳固、均匀，从而避免金属层30松动，并解决了金属层30沿着晶圆钝化层10的凹槽向外延伸与周围金属层导通而导致芯片短路的问题，进而保证了芯片的成品质量和使用可靠性。同时，本申请中的芯片制造工艺具有工艺简单、制造可靠性高的特点。

优选地，晶圆钝化层10的厚度大于1微米。由于晶圆钝化层10的厚度大于1微米，因而为晶圆钝化层10进行平坦化处理预留有足够的处理空间，从而避免处理后的晶圆钝化层10过薄或漏电等问题。

本申请中的对晶圆钝化层10进行平坦化处理包括：步骤S1：沉积以得到晶圆钝化层10的基础晶圆钝化层；步骤S2：在基础晶圆钝化层上进一步沉积以得到第一增厚晶圆钝化层；步骤S3：对第一增厚晶圆钝化层进行研磨。

优选地，第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一。由于第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一，因而为研磨第一增厚晶圆钝化层预留有足够的处理空间，从而保证经沉积、研磨后得到的晶圆钝化层10的表面更为平坦、凹凸感降低、细小凹槽得以消除。

在步骤S1中沉积以得到晶圆钝化层10的基础晶圆钝化层，以使晶圆钝化层10完全覆盖衬底60和焊垫20，从而使得晶圆钝化层10成为衬底60和焊垫20的保护层，从而避免因衬底60或焊垫20部分裸露而导致上层金属层30与衬底60上的另一金属层导通，进而避免了芯片短路、保证了芯片的使用可靠性。

在步骤S2中需要在基础晶圆钝化层的基础上进一步沉积以得到第一增厚晶圆钝化层。由于形成有第一增厚晶圆钝化层，因而在步骤S3中对第一增厚晶圆钝化层进行研磨后，会使晶圆钝化层10的表面在研磨后具有平坦、光滑的特点，从而消除细小凹槽，保证了金属层30与晶圆钝化层10的贴合度和连接可靠性，进而消除了芯片短路的隐患。在研磨第一增厚晶圆钝化层时，一般不会伤及最先形成的基础晶圆钝化层，但是在某些情况下，如果需要进一步深度研磨，仍会对基础晶圆钝化层的表层进行研磨。

本申请中的对晶圆钝化层10进行平坦化处理还包括在步骤S3之后的：步骤S4：再进一步沉积以得到第二增厚晶圆钝化层；步骤S5：对第二增厚晶圆钝化层进行研磨。在步骤S4中需要在已经经过打磨后的晶圆钝化层10上进一步沉积以得到第二增厚晶圆钝化层。由于形成有第二增厚晶圆钝化层，因而在步骤S5中对第二增厚晶圆钝化层进行研磨后，会使晶圆钝化层10的表面在研磨后更加平坦、光滑，从而进一步完全消除细小凹槽，保证了金属层30与晶圆钝化层10的贴合度和连接可靠性，进而消除了芯片短路的隐患。在研磨第二增厚晶圆钝化层时一般有两种情况：第一种情况下仅对第二晶圆钝化层进行研磨；第二种情况下，如果需要进一步深度研磨时，需要对第二晶圆钝化层和第一晶圆钝化层都进行研磨。

优选地，第一增厚晶圆钝化层为氧化硅。同样地，第二增厚晶圆钝化层为氧化硅。由于氧化硅具有质地紧密、易研磨的特点，因而沉积氧化硅后再进行研磨，可以得到平坦、光滑的晶圆钝化层10，从而保证芯片的使用可靠性。

当然，本申请中的对晶圆钝化层10进行平坦化处理还包括在步骤S5之后的步骤S6：对晶圆钝化层10进行固化和清除浮渣处理。由于对晶圆钝化层10进行固化和清除浮渣处理，因而保证了晶圆钝化层10与金属层30的连接可靠性。

本申请中的芯片制造工艺还包括在对晶圆钝化层10进行平坦化处理后的：步骤S10：对晶圆钝化层10进行刻蚀，以得到第一通孔11，芯片的焊垫20的一部分暴露在第一通孔11处；步骤S20：在晶圆钝化层10上沉积金属层30，金属层30通过第一通孔11与焊垫20电连接。由于晶圆钝化层10具有第一通孔11，且金属层30通过第一通孔11与焊垫20电连接，因而经过上述工艺得到的芯片，不仅能够保证金属层30与焊垫20的导电可靠性，还能保证金属层30与晶圆钝化层10形成稳定性，从而提高了芯片的使用可靠性。

优选地，金属层30的厚度为7.2至10.8微米。由于金属层30的厚度为7.2至10.8微米，因而保证了芯片制造工艺的工艺可靠性、从而提高了芯片的使用可靠性。

本申请中的芯片制造工艺还包括在步骤S20之后的：步骤S30：在金属层30上沉积封装钝化层40；步骤S40：对沉积封装钝化层40进行刻蚀，以得到第二通孔41，金属层30的一部分暴露在第二通孔41处；步骤S50：在第二通孔41处植入焊球50，焊球50通过第二通孔41与金属层30电连接。由于在金属层30上沉积封装钝化层40，因而封装钝化层40有效对金属层30起到保护的作用，从而避免金属层30与其他导电元件异常接触而短路。由于设置有第二通孔41，因而焊球50通过第二通孔41与金属层30电连接，从而保证了金属层30与焊球50的导电可靠性。

优选地，封装钝化层40的厚度为8.2至11.8微米。由于封装钝化层40的厚度为8.2至11.8微米，因而保证了芯片制造工艺的工艺可靠性、从而提高了芯片的使用可靠性。

在一个优选的实施例方式中，晶圆钝化层10的厚度为1微米、金属层30的厚度为7.2微米、封装钝化层40的厚度为11.8微米。

在另一个优选的实施方式中，晶圆钝化层10的厚度为1.25微米、金属层30的厚度为10.8微米、封装钝化层40的厚度为10微米。

在另一个优选的实施方式中，晶圆钝化层10的厚度为1.5微米、金属层30的厚度为9微米、封装钝化层40的厚度为8.2微米。

当然，本申请中的芯片制造工艺还包括在步骤S40之后的步骤S41：对封装钝化层40进行固化和清除浮渣处理。由于对封装钝化层40进行固化和清除浮渣处理，因而保证了封装钝化层40和焊球50的连接可靠性和导电可靠性。

本申请中的芯片制造工艺还包括在步骤S50之后的步骤S60：对芯片进行产品出货前的品质检验。

本申请采用先增厚晶圆钝化层10的厚度，然后再将晶圆钝化层10研磨到标准厚度的工艺方法，使晶圆钝化层10的表面变平坦，从而使晶圆钝化层10具有兼备现有技术中的设置在晶圆钝化层10与金属层30之间的绝缘层的功能，以使金属层30可以直接沉积在晶圆钝化层10，从而减少了加工工序、提高了生产效率、保证了成本质量。

并且，本申请的芯片制造工艺是在制造晶圆的阶段完成对晶圆钝化层10的平坦化处理，为后续封装工序打下了基础，减少了封装工序中的绝缘层制作工序、简化了工艺流程、节省了材料、缩短了生产时间、降低了生产成本、减小了芯片的成品厚度。

同时，本申请还提供了一种芯片。如图3至图7所示，芯片是上述的芯片制造工艺制造而成的。由于经上述芯片制造工艺制造的芯片省去了晶圆钝化层10和金属层30之间的绝缘层，因而减小了芯片的厚度，使芯片具有体积小、占用空间小的特点，从而提高了芯片的使用可靠性。

如图6所示，芯片包括衬底60、焊垫20、晶圆钝化层10、金属层30、封装钝化层40和焊球50，其中，焊垫20设置在衬底60上，晶圆钝化层10设置在焊垫20和衬底60上，晶圆钝化层10具有的第一通孔11，焊垫20的一部分暴露在第一通孔11处，金属层30设置在晶圆钝化层10上，且金属层30通过第一通孔11与焊垫20电连接，封装钝化层40设置在金属层30上，且封装钝化层40具有第二通孔41，金属层30的一部分暴露在第二通孔41处，焊球50设置在封装钝化层40，且焊球50通过第二通孔41与金属层30电连接。由于本申请中的芯片仅包括金属层30和封装钝化层40，省去了位于晶圆钝化层10与金属层30之间的绝缘层、省去了焊球50与封装钝化层40之间的球下金属层，以使焊球50、金属层30和焊垫20直接电连接，从而减小了芯片的成品厚度、降低了封装成本，进而提高了芯片的制造可靠性。

如图7所示，芯片包括衬底60、焊垫20、晶圆钝化层10、金属层30、封装钝化层40、球下金属层80和焊球50，其中，焊垫20设置在衬底60上，晶圆钝化层10设置在焊垫20和衬底60上，晶圆钝化层10具有的第一通孔11，焊垫20的一部分暴露在第一通孔11处，金属层30设置在晶圆钝化层10上，且金属层30通过第一通孔11与焊垫20电连接，封装钝化层40设置在金属层30上，且封装钝化层40具有第二通孔41，金属层30的一部分暴露在第二通孔41处，球下金属层80设置在封装钝化层40上，且球下金属层80通过第二通孔41与金属层30电连接，焊球50与球下金属层80电连接。由于本申请中的芯片省去了位于晶圆钝化层10与金属层30之间的绝缘层，因而减小了芯片的成品厚度，从而降低了封装成本，进而提高了芯片的制造可靠性。

优选地，焊垫20的材料是导电性能良好的材料。进一步地，焊垫20的材料是铝。

优选地，金属层30的材料是铜。

优选地，衬底60的材料为半导体材料。进一步地，衬底60的材料为硅。

本申请中的衬底60上设置有多个间隔排列设置的焊垫20，晶圆钝化层10设置在多个焊垫20和衬底60上；且晶圆钝化层10具有多个第一通孔11，多个第一通孔11与多个焊垫20一一对应设置；金属层30为多个，且多个金属层30与多个焊垫20一一对应电连接；焊球50为多个，多个焊球50与多个金属层30一一对应电连接。

本申请中的芯片还包括基板，衬底60形成在基板上。

同时，本申请还提供了一种半导体器件。半导体器件包括上述芯片和印刷电路板，芯片的焊球50与印刷电路板连接。优选地，印刷电路板为PCB板。芯片与印刷电路板是通过倒装芯片封装技术连接的。由于通过倒装芯片制造的半导体器件具有路径短的特点，因而为高速信号提供了良好的电连接。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种芯片制造工艺，其特征在于，包括对晶圆钝化层(10)进行平坦化处理。

2.根据权利要求1所述的芯片制造工艺，其特征在于，所述对晶圆钝化层(10)进行平坦化处理包括：

步骤S1：沉积以得到所述晶圆钝化层(10)的基础晶圆钝化层；

步骤S2：在所述基础晶圆钝化层上进一步沉积以得到第一增厚晶圆钝化层；

步骤S3：对所述第一增厚晶圆钝化层进行研磨。

3.根据权利要求2所述的芯片制造工艺，其特征在于，所述对晶圆钝化层(10)进行平坦化处理还包括在所述步骤S3之后的：

步骤S4：再进一步沉积以得到第二增厚晶圆钝化层；

步骤S5：对所述第二增厚晶圆钝化层进行研磨。

4.根据权利要求2所述的芯片制造工艺，其特征在于，所述第一增厚晶圆钝化层为氧化硅。

5.根据权利要求1所述的芯片制造工艺，其特征在于，所述芯片制造工艺还包括在所述对晶圆钝化层(10)进行平坦化处理后的：

步骤S10：对所述晶圆钝化层(10)进行刻蚀，以得到第一通孔(11)，芯片的焊垫(20)的一部分暴露在所述第一通孔(11)处；

步骤S20：在所述晶圆钝化层(10)上沉积金属层(30)，所述金属层(30)通过所述第一通孔(11)与所述焊垫(20)电连接。

6.根据权利要求5所述的芯片制造工艺，其特征在于，所述芯片制造工艺还包括在所述步骤S20之后的：

步骤S30：在所述金属层(30)上沉积封装钝化层(40)；

步骤S40：对所述沉积封装钝化层(40)进行刻蚀，以得到第二通孔(41)，所述金属层(30)的一部分暴露在所述第二通孔(41)处；

步骤S50：在所述第二通孔(41)处植入焊球(50)，所述焊球(50)通过所述第二通孔(41)与所述金属层(30)电连接。

7.根据权利要求1所述的芯片制造工艺，其特征在于，所述晶圆钝化层(10)的厚度大于1微米。

8.根据权利要求2所述的芯片制造工艺，其特征在于，所述第一增厚晶圆钝化层的厚度大于所述基础晶圆钝化层厚度的三分之一。

9.根据权利要求5所述的芯片制造工艺，其特征在于，所述金属层(30)的厚度为7.2至10.8微米。

10.根据权利要求6所述的芯片制造工艺，其特征在于，所述封装钝化层(40)的厚度为8.2至11.8微米。

11.一种芯片，其特征在于，所述芯片是由权利要求1至10中任一项所述的芯片制造工艺制造而成的。