CN105321904B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105321904B
CN105321904B CN201510004828.9A CN201510004828A CN105321904B CN 105321904 B CN105321904 B CN 105321904B CN 201510004828 A CN201510004828 A CN 201510004828A CN 105321904 B CN105321904 B CN 105321904B
Authority
CN
China
Prior art keywords
dielectric layer
silicon
base material
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510004828.9A
Other languages
English (en)
Other versions
CN105321904A (zh
Inventor
姜序
胡耀文
施能泰
李宗翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN105321904A publication Critical patent/CN105321904A/zh
Application granted granted Critical
Publication of CN105321904B publication Critical patent/CN105321904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体装置，包括有基材、穿硅通孔结构、阻挡层、第一介电层、第二介电层与镶嵌线路图案。基材具有与第一侧相反的第二侧。穿硅通孔结构突出于基材第二侧的表面。阻挡层共形地覆盖基材的表面以及穿硅通孔结构。第一介电层覆盖阻挡层除了直接位于穿硅通孔结构上方的部分。第二介电层设于第一介电层上。镶嵌线路图案设于第二介电层中。第二介电层直接接触第一介电层。镶嵌线路图案直接接触穿硅通孔结构。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是一种具有穿硅通孔结构的半导体装置。
背景技术
由于高速、高密度、小尺寸和多功能电子装置的强烈需求所驱动，利用穿硅通孔(TSV)结构的三维(3D)集成电路已成为近年的流行。穿硅通孔结构是完全延伸穿过半导体基材的通孔开口，并使得基材上面和下面的装置能够彼此耦接，还有与基材内部的组件耦接。
为了解决覆晶封装科技的需要，硅中介层(interposer)与穿硅通孔已成为一种提供高密度互连、最小化晶粒与中介层之间热膨胀系数(CTE)不匹配的良好解决方案，并且，由于从芯片到基材的短内连，提供了电性效能上的改善。
然而，现有技术有一些缺点。例如，为了控制铜/氧化物突起和铜-硅污染，通常在化学机械抛光(CMP)步骤之后要沉积一阻挡层，以抛除穿硅通孔氧化物。这个额外的阻挡层在封装后会引起脱层和可靠性的问题。
发明内容
本发明的目的之一是提供一种涉及穿硅通孔(TSV)结构的改良型半导体装置，能够避免上述的脱层和可靠性的问题。
根据一个实施例，一种半导体装置，包括有基材、穿硅通孔结构、阻挡层、第一介电层、第二介电层与镶嵌线路图案。基材具有第一侧以及与第一侧相反的第二侧。穿硅通孔结构突出于基材第二侧的表面。阻挡层共形地覆盖基材的表面以及穿硅通孔结构。第一介电层覆盖阻挡层除了直接位于穿硅通孔结构上方的部分。第二介电层设于第一介电层上。镶嵌线路图案设于第 二介电层中。第二介电层直接接触第一介电层。镶嵌线路图案直接接触穿硅通孔结构。
附图说明
图1-图5绘出了根据本发明的一个实施例来制造一种半导体装置的示意图。
其中，附图标记说明如下：
1 半导体装置
10 基材
10a 第一侧
10b 第二侧
12 导电层
14 内衬层
16 阻挡层
18 介电层
18a 表面
20 第二介电层
22 金属层
24 障壁层
100 穿硅通孔结构
102 通孔
110 表面
200 电路结构
具体实施方式
在下面的描述中，提供许多具体细节来彻底理解本发明。但是，对于本领域技术人员很明显的是，本发明可以在没有这些具体细节的情况下实施。此外，一些公知的系统配置和处理步骤则没有详细公开，因为这些应是公知的，所以为本领域技术人员所熟知。
同样地，绘示装置实施例的附图是半示意，而不是依照比例绘制。此外，当介绍和描述多个实施例而具有某些通用的特征时，接近或类似的特征通常以类似的附图标记描述是为了便于说明和描述。
本文所用的术语芯片和基材，包括任何具有暴露表面的结构，而根据本发明在其上沉积有层的，例如，以形成集成电路(IC)的结构。术语基材应理解为包括半导体芯片。术语基材也可用于指在加工过程中的半导体结构，并且可包括已形成在其上的其它层。芯片和基材都包括掺杂和未掺杂的半导体、由基半导体或绝缘体所支撑的外延半导体层，以及本领域技术人士公知的其它半导体结构。
因此，下面的详细描述不应被视为具有限制意义，本发明的范围仅由权利要求书，以及其等同物的全部范围来界定权利要求。
图1-5绘示用于制造根据本发明的一个实施例的半导体装置1的示意图。如图1所示，提供基材10，例如硅基材。基材10包括第一侧10a，和相对第一侧10a的第二侧10b。虽然在这些图中未示出，但应当理解的是，多个电路图案可以形成在第一侧10a上。通孔102形成在基材10中，通孔102可延伸贯穿基材10的整个厚度。如氧化硅层的内衬层14，设置在通孔102内，以覆盖通孔102的内表面。通孔102内完全填充如铜层的导电层12，借此形成一种穿基材通孔或穿硅通孔(TSV)结构100。
如图2所绘示，基材10的第二面10b上是凹陷的。例如，蚀刻基材10的第二侧10b，但是保留穿硅通孔结构100不动。在将基材10上的第二侧10b凹陷后，穿硅通孔结构100便会从基材10的表面110突出。内衬层14部分的侧壁会暴露出。
如图3所示，在将基材10上的第二侧10b凹陷后，将阻挡层16共形地(conformally)沉积在基材10的第二侧10b上。阻挡层16共形地覆盖凸起 的穿硅通孔结构100和表面110，并且直接接触导电层12的顶表面。根据本实施例，阻挡层16可以包括氮化硅或氮氧化硅。根据一个优选实施例，阻挡层16可以包括在200℃下沉积的氮化硅。在阻挡层16沉积之后，将第一介电层18沉积在阻挡层16。根据一个优选实施例，第一介电层18可包含在200℃下沉积的氧化硅。
接着，如图4所示，进行化学机械抛光(CMP)程序，来移除第一介电层18上方的部分，直到导电层12正上方的阻挡层16被暴露出来。根据一个优选实施例，上述的化学机械抛光程序由于对阻挡层16和第一介电层18具有高抛光选择性，而不会移除阻挡层16。因此，导电层12没有暴露出来。在化学机械抛光程序之后，第一介电层18具有被抛光过的表面18a，其可能稍低于直接位于穿硅通孔结构100上方的阻挡层16的顶面。
如图5所示，将第二介电层20沉积在基材10的第二侧10b上。根据一个优选实施例，第二介电层20可以包括氧化硅，但不限于此。第二介电层20直接接触第一介电层18。第二介电层20直接接触穿硅通孔结构100正上方的阻挡层16。随后，可以在第二介电层20与阻挡层16中形成嵌入式或镶嵌式的电路结构200。电路结构200直接接触导电层12。根据一个优选实施例，电路结构200可以包括金属层22，与介在金属层22和第二介电层20之间的障壁层24。根据一个优选实施例，金属层22可以包括铜或任何适当的金属材料。根据一个优选实施例，障壁层24可以包括氮化钛、氮化钽或是本领域已知的任何合适的障壁材料。虽然在第二侧10b上，只有示出一层的互连以电连接穿硅通孔结构100，但是应当理解的是，在根据设计要求等等的其他情况中，可能有两层或是更多层的互连。根据一个优选实施例，半导体装置1可以是一种中介层(interposer)。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体装置，其特征在于，包括：
基材，其具有第一侧以及相反于所述第一侧的第二侧；
穿硅通孔结构，突出于所述基材的所述第二侧的表面；
阻挡层，共形的覆盖所述基材的所述第二侧的表面以及所述穿硅通孔结构；
第一介电层，覆盖所述阻挡层除了其直接位于所述穿硅通孔结构上方的部分，所述第一介电层具有经抛光表面，其低于所述阻挡层在所述穿硅通孔周围的部分的上表面；
第二介电层，设于所述第一介电层上，其中所述第二介电层直接接触所述第一介电层和所述阻挡层；以及
镶嵌线路图案，设于所述第二介电层中，其中所述镶嵌线路图案直接接触所述穿硅通孔结构。
2.根据权利要求1所述的半导体装置，其特征在于，所述穿硅通孔结构进一步包括导电层以及衬垫层，所述衬垫层介于所述导电层与所述基材之间。
3.根据权利要求2所述的半导体装置，其特征在于，所述衬垫层包括氧化硅。
4.根据权利要求2所述的半导体装置，其特征在于，所述导电层包括铜。
5.根据权利要求1所述的半导体装置，其特征在于，所述基材包括硅基材。
6.根据权利要求1所述的半导体装置，其特征在于，所述阻挡层包括氮化硅。
7.根据权利要求1所述的半导体装置，其特征在于，所述第一介电层包括氧化硅。
8.根据权利要求1所述的半导体装置，其特征在于，所述第二介电层包括氧化硅。
9.根据权利要求1所述的半导体装置，其特征在于，所述镶嵌线路图案包括铜层以及阻障层，所述阻障层包围所述铜层。
CN201510004828.9A 2014-05-29 2015-01-06 半导体装置 Active CN105321904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/289,664 2014-05-29
US14/289,664 US20150348871A1 (en) 2014-05-29 2014-05-29 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN105321904A CN105321904A (zh) 2016-02-10
CN105321904B true CN105321904B (zh) 2018-06-08

Family

ID=54702657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510004828.9A Active CN105321904B (zh) 2014-05-29 2015-01-06 半导体装置

Country Status (3)

Country Link
US (1) US20150348871A1 (zh)
CN (1) CN105321904B (zh)
TW (1) TW201545295A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786619B2 (en) * 2015-12-31 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11728288B2 (en) * 2021-08-27 2023-08-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor die including guard ring structure and three-dimensional device structure including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367236A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 显露穿硅通孔的方法
CN103367280A (zh) * 2012-03-26 2013-10-23 南亚科技股份有限公司 穿硅通孔结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367280A (zh) * 2012-03-26 2013-10-23 南亚科技股份有限公司 穿硅通孔结构及其制作方法
CN103367236A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 显露穿硅通孔的方法

Also Published As

Publication number Publication date
TW201545295A (zh) 2015-12-01
CN105321904A (zh) 2016-02-10
US20150348871A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
CN103972159B (zh) 三维封装结构及其形成方法
US8709936B2 (en) Method and structure of forming backside through silicon via connections
CN108630596A (zh) 半导体装置的制造方法及半导体装置
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
CN105977203A (zh) 半导体元件及其制造方法
CN102446830A (zh) 形成低成本的tsv
CN102142509B (zh) 发光二极管封装体及其形成方法
TW201530693A (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN203085525U (zh) 可用于堆叠的集成电路
CN110060982A (zh) 用于中介片的电容器及其制造方法
CN104979226B (zh) 一种铜的混合键合方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN105321904B (zh) 半导体装置
CN105702664A (zh) 半导体封装构造及其制造方法
CN110301044B (zh) 半导体器件
TWI543414B (zh) 光電半導體組件及其製造方法
CN105097492A (zh) 芯片制造工艺和芯片
CN104037134A (zh) 电子元件的扇出和异构性封装
CN105990166A (zh) 晶圆键合方法
KR20140084517A (ko) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
CN105990285B (zh) 半导体结构与其制备方法
TWI786352B (zh) 半導體結構
WO2011148444A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170303

Address after: Idaho

Applicant after: Micron Technology, Inc.

Address before: China Taiwan Taoyuan County

Applicant before: Inotera Memories, Inc.

GR01 Patent grant
GR01 Patent grant