CN110301044B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110301044B
CN110301044B CN201880011999.6A CN201880011999A CN110301044B CN 110301044 B CN110301044 B CN 110301044B CN 201880011999 A CN201880011999 A CN 201880011999A CN 110301044 B CN110301044 B CN 110301044B
Authority
CN
China
Prior art keywords
contact
semiconductor device
layer
etch stop
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880011999.6A
Other languages
English (en)
Other versions
CN110301044A (zh
Inventor
约亨·克拉夫特
乔治·帕特德尔
安德森·辛格拉尼
拉斐尔·科佩塔
弗朗兹·施兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN110301044A publication Critical patent/CN110301044A/zh
Application granted granted Critical
Publication of CN110301044B publication Critical patent/CN110301044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件包括半导体本体和导电通孔，该导电通孔延伸通过半导体本体的至少一部分，其中通孔具有在第一横向方向上给出的横向尺寸，该第一横向方向垂直于由通孔的主延伸轴线给出的垂直方向，并且其中通孔具有顶侧和背离顶侧的底侧。半导体器件还包括被布置在通孔的底侧处的平行于第一横向方向的平面中的导电蚀刻停止层，以及位于通孔的底部侧的平行于第一横向方向的平面中的至少一个导电接触层。蚀刻停止层在第一横向方向上的横向范围大于通孔的横向尺寸，并且接触层在第一横向方向上的横向范围小于通孔的横向尺寸。此外，蚀刻停止层在垂直方向上被布置在导电通孔与接触层之间。

Description

半导体器件
技术领域
本申请涉及一种半导体器件。
背景技术
为了电接触半导体器件的集成电路或半导体器件的另一部分，常用的方法是形成穿过器件的硅衬底的硅通孔。因此，在衬底中形成沟槽。沟槽至少部分地填充有导电接触材料，并且接触材料与衬底电隔离。被布置在衬底的电路侧的集成电路能够通过硅通孔电接触。硅通孔可以在衬底的背离衬底的电路侧的接触侧处通过焊料凸点电接触。以这种方式，器件或集成电路能够从衬底的接触侧电接触。
硅通孔的接触材料与多个金属层电连接，所述金属层在垂直方向上与硅通孔重叠。通常，在硅通孔的沟槽下方布置多个金属层。不同的金属层通过垂直连接彼此电连接。金属层中的一个与硅通孔的接触材料直接接触。在金属层周围以及在金属层之间布置非导电材料。因此，在大多数情况下，金属层和周围的非导电材料的热膨胀系数是不同的。由于热膨胀系数的这种差异，在半导体器件的处理期间，有可能在硅通孔的接触材料中或周围或在金属层中的一个中出现裂纹。这些裂纹能够导致泄漏电流，或者污垢或湿气有可能能够进入半导体器件。因此，半导体器件的效率可能被降低。
发明内容
本发明的目的是提供一种效率提高的半导体器件。
该目的由独立权利要求解决。另外的实施例是从属权利要求的主题。
在半导体器件的一个实施例中，半导体器件包括半导体本体。半导体本体能够为衬底或晶片。这意味着半导体本体是三维体，并且它能够为长方体。半导体本体包括半导体材料，该半导体材料能够是例如硅。
半导体器件还包括导电通孔，该导电通孔延伸通过半导体本体的至少一部分，并且通孔具有在第一横向方向上给出的横向尺寸，该第一横向方向垂直于由通孔的主延伸轴给出的垂直方向。通孔具有顶侧和背离顶侧的底侧。
通孔能够在半导体本体中形成为沟槽，并且能够用导电接触材料覆盖或填充。沟槽可能被蚀刻入半导体器件中。接触材料能够是例如钨。接触材料能够通过非导电材料(例如二氧化硅)与半导体本体的材料电隔离。通孔能够具有圆柱形状。在这种情况下，通孔的横向尺寸由圆柱的直径给出。例如通孔直径能够达到40μm。
垂直方向垂直于半导体本体的主延伸平面。优选地，通孔的横向尺寸在垂直方向上不改变。第一横向方向平行于半导体本体的主延伸平面。
通孔的顶侧在半导体本体的接触侧的平面中。在半导体本体的接触侧形成沟槽，该沟槽形成通孔。沟槽的底部表面设置在通孔的底侧。这意味着，沟槽被蚀刻直至底部表面。在背离半导体本体的接触侧的半导体本体的电路侧上，能够布置集成电路。
半导体器件还包括导电的蚀刻停止层，该导电的蚀刻停止层被设置在通孔的底侧的平行于第一横向方向的平面中。在通孔的底侧布置非导电材料。为了防止非导电材料在蚀刻通孔期间被蚀刻掉，蚀刻停止层在垂直方向上布置在通孔与非导电材料之间。蚀刻停止层能够包含金属，例如铝。
半导体器件还包括在通孔底侧的平行于第一横向方向的平面中的至少一个导电接触层。蚀刻停止层在垂直方向上被布置在通孔与接触层之间。非导电材料在垂直方向上被布置在蚀刻停止层与接触层之间。接触层也能够包含铝。
蚀刻停止层在第一横向方向上的横向范围大于通孔的横向尺寸，并且接触层在第一横向方向上的横向范围小于通孔的横向尺寸。在第一横向方向上测量蚀刻停止层和接触层在第一横向方向上的横向范围。如果蚀刻停止层和/或接触层的形状是圆形，则在第一横向方向上的横向范围由圆的直径给出。如果蚀刻停止层和/或接触层的形状是矩形，则在第一横向方向上的范围由在第一横向方向上的矩形的范围给出。
接触层能够与半导体器件的其他部分电连接。例如，接触层能够与半导体器件的集成电路的电接触电连接。通过在不同的垂直位置布置多个接触层，可以电接触半导体器件的不同部分，而不需要通过形成其他电触点或通孔而消耗器件的更多面积。
有利地，由于接触层在第一横向方向上的横向范围小于通孔的横向尺寸，避免了在通孔内或在通孔底侧形成裂纹。蚀刻停止层和至少一个接触层与非导电材料机械接触。如果在处理期间再次加热和冷却半导体器件，蚀刻停止层、接触层和通孔的接触材料的金属显示出与非导电材料相比不同的热膨胀。因此，在通孔周围可能出现裂纹。然而，如果接触层在第一横向方向上的横向范围小于通孔的横向尺寸，则金属与非导电材料机械接触的总面积减小。如果接触层在第一横向方向上的横向范围低于临界尺寸，则不会由于热膨胀系数的差异而形成裂纹。因此，能够更有效地操作半导体器件。
模拟产生了接触层在第一横向方向上的横向范围的优选值。对于模拟，在靠近通孔底侧的通孔的侧壁中引入裂纹。计算由于引入裂纹产生的能量释放并且给出裂纹发生的概率。对于直径为40μm的通孔，接触层在第一横向方向上的横向范围能够为10至39μm。优选地，接触层在第一横向方向上的横向范围是30μm。
在半导体器件的一个实施例中，至少一个接触层中的至少一个在垂直方向上的厚度大于蚀刻停止层的厚度。该至少一个接触层的厚度能够为例如3μm。通过引入厚度增加的接触层，形成具有更低电阻的接触层，该接触层能够用于高频应用中。
在一个实施例中，半导体器件包括导电的顶部接触，其位于半导体器件的背离通孔的顶侧的顶部接触侧处，其中，顶部接触在垂直方向上的厚度分别大于蚀刻层停止层的厚度和接触层的厚度。这意味着，顶部接触能够包括导电层，该导电层延伸过半导体器件的横向范围的一部分。顶部接触在垂直方向上的厚度大于蚀刻停止层的厚度，并且顶部接触在垂直方向上的厚度大于接触层的厚度。有利地，蚀刻停止层和接触层比顶部接触更薄，以避免在通孔周围形成裂纹。
在半导体器件的一个实施例中，至少一个接触层中的至少一个和蚀刻停止层在垂直方向上具有相同的厚度。如果所有接触层呈现的厚度在垂直方向上不显著大于蚀刻停止层的厚度，形成裂纹的可能性能够被降低。
在半导体器件的一个实施例中，半导体器件包括至少两个接触层。在优选实施例中，半导体器件包括多个接触层。接触层能够被布置为接触层的堆叠，其中蚀刻停止层在垂直方向上被布置在通孔与接触层的堆叠之间。这意味着，接触层在垂直方向上被布置在彼此上方，并且优选地它们呈现相同的尺寸。在接触层之间布置非导电材料。如果半导体器件包括多个接触层，则能够电接触在垂直方向上更加远离蚀刻停止层的半导体器件的部分。
在半导体器件的一个实施例中，通过至少一个导电连接来电连接蚀刻停止层和至少一个接触层。优选地，蚀刻停止层和接触层通过多个连接被连接。如果半导体器件包括多个接触层，则也能够通过这些连接来电连接各接触层。连接能够在垂直方向上被布置在蚀刻停止层与接触层之间，并且它们能够与垂直方向平行。连接能够包括金属。
在半导体器件的一个实施例中，蚀刻停止层和至少一个接触层中的至少一者与半导体器件的集成电路电连接。半导体器件的集成电路能够包括电接触，该电接触能够与至少一个接触层中的一个或蚀刻停止层电连接。因此，电接触能够在在第一横向方向上被布置靠近至少一个接触层中的一个或蚀刻停止层。半导体器件的集成电路能够被布置在电路侧的半导体本体上。
在半导体器件的一个实施例中，至少一个接触层中的至少一个是结构化的层，该结构化的层由非导电材料构成。这意味着，至少一个接触层中的至少一个能够被形成为栅格。接触层能够以这样的方式构造，即在一些区域中它包括金属，并且在其他区域中它包括非导电材料。以这种方式形成栅格。因此，由于金属总量减少，形成裂纹的可能性降低。优选地，在垂直方向上的厚度大于蚀刻停止层的接触层是结构化的层。
在半导体器件的一个实施例中，在通孔的底侧的与第一横向方向平行的平面中布置有至少一个导电的中间层，并且中间层在第一横向方向上的横向范围等于或大于通孔的横向尺寸。这意味着，中间层能够在垂直方向上被布置在蚀刻停止层与接触层之间，或者接触层有可能在垂直方向上被布置在蚀刻停止层与中间层之间。例如，中间层在第一横向方向上的横向范围能够等于蚀刻停止层在第一横向方向上的横向范围。中间层还能够包括金属，例如铝。因此，有可能在通孔的底侧布置至少一个导电层，即中间层，该中间层在第一横向方向上呈现与蚀刻停止层相同的横向范围。
在半导体器件的一个实施例中，中间层在垂直方向上被布置在蚀刻停止层与接触层之间。中间层也可能在垂直方向上被布置在两个不同的接触层之间。
在半导体器件的一个实施例中，通孔由沟槽形成，该沟槽在沟槽的内壁至少部分地覆盖有导电接触材料。沟槽能够从半导体本体的接触侧朝向蚀刻停止层被蚀刻入半导体本体。沟槽的内壁能够覆盖有隔离层和接触材料，使得接触材料与半导体本体电隔离。接触材料能够为例如钨，并且隔离层能够包含例如二氧化硅。优选地，沟槽未完全被接触材料和隔离层填充。这意味着，优选地，仅沟槽的内壁是被覆盖，并且沟槽的内部空间没有接触材料和隔离层。
在半导体器件的一个实施例中，蚀刻停止层与通孔的接触材料电接触和机械接触。例如，通孔的底部表面能够覆盖有接触材料，使得它与蚀刻停止层直接接触。
在半导体器件的一个实施例中，至少一个接触层中的至少一个在第二横向方向上的横向范围大于通孔在第二横向方向上的横向范围。第二横向方向平行于半导体本体的延伸主平面。例如，第二横向方向能够垂直于第一横向方向。以这种方式，至少一个接触层中的一个能够在第二横向方向上朝向半导体器件的集成电路的电接触延伸。因此，可以使用至少一个接触层中的一个去电接触半导体器件的集成电路。在优选实施例中，通孔与至少一个接触层中的一个在垂直方向上的重叠是最小的。以这种方式，金属与非导电材料接触的面积被最小化，使得裂纹将出现的可能性也被最小化。
附图说明
以下对附图的描述可以进一步说明和解释示例性实施例。功能相同或具有相同效果的部件由相同的参考标记表示。相同的或效果相同的部件可能只在它们首先出现的附图标出。不一定在连续的附图中重复它们的标记。
图1示出了半导体器件的示例性实施例的剖视图。
图2示出了通孔和接触层的示意性俯视图。
图3示出了半导体器件的示例性实施例的一部分的剖视图。
具体实施方式
在图1中，示出了半导体器件10的示例性实施例的剖视图。半导体器件10包括半导体本体11。半导体本体11包括衬底27。例如衬底27可以包括硅。此外，在半导体本体11的电路侧24的衬底27上布置非导电材料22。在非导电材料22内，布置其他材料，例如，金属。此外，在半导体本体11的电路侧24处布置集成电路18。
导电通孔12延伸穿过半导体本体11和一部分非导电材料22。通孔12的主轴垂直于衬底27的延伸主平面延伸。这意味着，通孔12的延伸主轴平行于垂直方向z，该垂直方向z垂直于衬底27的延伸主平面。通孔12具有横向尺寸，该横向尺寸在垂直于垂直方向z的第一横向方向x上给出。这意味着，第一横向方向x平行于衬底27的延伸主平面。通孔12的顶侧13背离非导电材料22。通孔12的底侧14被布置在通孔12的背离通孔12的顶侧13的一侧。
可以通过从背离非导电材料22的接触侧23在半导体本体11中蚀刻沟槽20，在半导体本体11中形成通孔12。沟槽20包括覆盖有隔离层26的内壁21。隔离层26沉积在通孔12的顶侧13，使得衬底27也至少部分地被隔离层26覆盖。在隔离层26沉积之后，沟槽20的内壁21覆盖有导电接触材料28，导电接触材料28可以是钨。在接触材料28沉积之后，在沟槽20的内壁21沉积钝化层25。此外，在半导体本体11的接触侧23沉积背接触29，其中，背接触29能够被电接触。背部接触29可以包含铝。半导体本体11的接触侧23部分地覆盖有另一钝化层25。
在该实施例中，通孔12的沟槽20未完全填充隔离层26、钝化层25和接触材料28。这意味着，通孔12包括没有隔离层26、接触材料28和钝化层25的内部空间。
在通孔12的底侧14，导电蚀刻停止层15被布置在平行于第一横向方向x的平面中。当在半导体本体11中蚀刻沟槽20时，半导体本体11和非导电材料22的材料被蚀刻直至蚀刻停止层15。这意味着，蚀刻停止层15用作蚀刻沟槽20的蚀刻停止。
蚀刻停止层15能够由铝形成，并且蚀刻停止层15在第一横向方向x上的横向范围大于通孔12的横向尺寸。在这种情况下，蚀刻停止层15相对于垂直方向z被对称地布置在通孔12下方。
两个导电接触层16被布置在通孔12的底侧14、在平行于第一横向方向x的平面中，并且蚀刻停止层15在垂直方向z上被布置在通孔12与接触层16之间。这意味着，两个接触层16在垂直方向z上被布置在蚀刻停止层15下方，并且它们也相对于垂直方向z被对称地布置。接触层16在第一横向方向x上的横向范围小于通孔12的横向尺寸。
被布置在第二接触层16与蚀刻停止层15之间的第一接触层16通过导电连接17与蚀刻停止层15电连接，该导电连接17在垂直方向z上在蚀刻停止层15与第一接触层16之间延伸。第二接触层16通过连接17与第一接触层16电连接，该连接17在垂直方向z上在两个接触层16之间延伸。蚀刻停止层15在通孔12的底侧14与接触材料28机械接触和电接触。蚀刻停止层15、接触层16和连接17被非导电材料22包围。
如果在处理期间再次加热和冷却半导体器件10，则蚀刻停止层15、接触层16和通孔12的接触材料28的金属示出与非导电材料22相比不同的热膨胀。因此，在通孔12周围可能出现裂纹。然而，由于接触层16在第一横向方向x上的横向范围小于通孔12的横向尺寸，金属与非导电材料22机械接触的总面积减小。如果接触层16在第一横向方向x上的横向范围低于临界尺寸，则不会由于热膨胀系数的差异形成裂纹。因此，半导体器件10能够更有效地操作。
在第一横向方向x上，能够靠近接触层16和蚀刻停止层15布置多个金属焊盘31。在这种情况下，金属焊盘31被布置在与蚀刻停止层15和接触层16相同的横向平面中。金属焊盘31能够包括金属，例如铝。金属焊盘31通过连接17电连接。接触层16有可能与金属焊盘31中的一个电连接。接触层16可能在穿过半导体器件10的另一平面(图1中未示出)中与金属焊盘31电连接。金属焊盘31与半导体器件10的导电顶部接触部32和集成电路18电连接。半导体器件10的顶部接触32被布置在背离半导体本体11的接触侧23的半导体器件10的顶部接触侧33处。顶部接触部32在垂直方向z上的厚度可以大于蚀刻停止层15的厚度和接触层16的厚度。
在图2中，示出了通孔12和接触层16的俯视图。在该实施例中，通孔12具有圆形横截面。因此，通孔12的横向尺寸由通孔12的直径给出。被布置在通孔12下方的接触层16具有矩形形状。接触层16在第一横向方向x上的范围小于通孔12的直径。然而，接触层16在垂直于第一横向方向x的第二横向方向y上的横向范围大于通孔12的直径。因此，接触层16能够朝向半导体器件10的其他部分延伸，并且它能够例如与半导体器件10的集成电路18电连接。
在图3中，示出了半导体器件10的示例性实施例的一部分的剖视图。通孔12被布置在半导体本体11内，并且通孔12的内壁21覆盖有隔离层26和接触材料28。蚀刻停止层15被布置在通孔12的底侧14。两个接触层16也被布置在通孔12的底侧14。此外，三个中间层19被布置在通孔12的底侧14。中间层19在第一横向方向x的横向范围大于通孔12的横向尺寸。在垂直方向z上距通孔12最远的中间层19在垂直方向z上比接触层16和其他中间层19厚。此外，较厚的中间层19由非导电材料22构成。它以这样的方式构造，即形成较厚的中间层19的栅格结构。因此，由于金属的总量减少，裂纹形成的可能性能够被降低。
附图标记
10:半导体器件 19:中间层
11:半导体本体 20:沟槽
12:孔 21:内壁
13:顶侧 22:非导电材料
14:底侧 23:接触侧
15:蚀刻停止层 24:电路侧
16:接触层 25:钝化层
17:连接 26:隔离层
18:集合电路 27:衬底
28:接触材料 33:顶部接触侧
29:背接触 x:第一横向方向
31:金属焊盘 y:第二横向方向
32:顶部接触部 z:垂直方向

Claims (14)

1.一种半导体器件(10)，包括：
-半导体本体(11)，
-导电通孔(12)，其延伸通过所述半导体本体(11)的至少一部分，其中，所述通孔(12)具有在第一横向方向(x)上给出的横向尺寸，所述第一横向方向(x)垂直于由所述通孔(12)的主延伸轴给出的垂直方向(z)，并且其中，所述通孔(12)具有顶侧(13)和背离所述顶侧(13)的底侧(14)，
-导电的蚀刻停止层(15)，其被布置在所述通孔(12)的底侧(14)处的与所述第一横向方向(x)平行的平面中，以及
-至少一个导电接触层(16)，其位于所述通孔(12)的底侧(14)处的与所述第一横向方向(x)平行的平面中，其中：
-所述蚀刻停止层(15)在所述第一横向方向(x)上的横向范围大于所述通孔(12)的横向尺寸，
-所述接触层(16)在所述第一横向方向(x)上的横向范围小于所述通孔(12)的横向尺寸，
-所述蚀刻停止层(15)在所述垂直方向(z)上被布置在所述导电通孔(12)与所述接触层(16)之间，
-所述至少一个接触层(16)中的至少一个在第二横向方向(y)上的横向范围大于所述通孔(12)在所述第二横向方向(y)上的横向范围，以及
-所述至少一个接触层(16)中的一个在所述第二横向方向(y)上朝向所述半导体器件(10)的集成电路(18)的电接触延伸。
2.根据权利要求1所述的半导体器件(10)，其中，所述接触层(16)在所述第一横向方向(x)上的横向范围为10μm到39μm。
3.根据权利要求1或2所述的半导体器件(10)，其中，所述至少一个接触层(16)中的至少一个在垂直方向(z)上的厚度大于所述蚀刻停止层(15)的厚度。
4.根据权利要求1或2所述的半导体器件(10)，其中，所述半导体器件(10)包括导电的顶部接触部(32)，其位于半导体器件(10)的背离所述通孔(12)的顶侧(13)的顶部接触侧(33)，其中，所述顶部接触部(32)在垂直方向(z)上的厚度分别大于所述蚀刻停止层(15)的厚度和所述接触层(16)的厚度。
5.根据权利要求1或2所述的半导体器件(10)，其中，所述蚀刻停止层(15)，以及所述至少一个接触层(16)中的至少一个在垂直方向(z)上具有相同的厚度。
6.根据权利要求1或2所述的半导体器件(10)，其中，所述半导体器件(10)包括至少两个接触层(16)。
7.根据权利要求1或2所述的半导体器件(10)，其中，所述蚀刻停止层(15)和所述至少一个接触层(16)通过至少一个导电连接(17)电连接。
8.根据权利要求1或2所述的半导体器件(10)，其中，所述蚀刻停止层(15)和所述至少一个接触层(16)中的至少一者与所述半导体器件(10)的集成电路(18)电连接。
9.根据权利要求1或2所述的半导体器件(10)，其中，所述至少一个接触层(16)中的至少一个是结构化的层，其由非导电材料(22)以形成栅格的方式构成。
10.根据权利要求1或2所述的半导体器件(10)，其中，在所述通孔(12)的底侧(14)处的与所述第一横向方向(x)平行的平面中布置有至少一个导电的中间层(19)，并且所述中间层(19)在所述第一横向方向(x)上的横向范围等于或大于所述通孔(12)的横向尺寸。
11.根据权利要求10所述的半导体器件(10)，其中，所述中间层(19)在垂直方向(z)上被布置在所述蚀刻停止层(15)与所述接触层(16)之间。
12.根据权利要求1或2所述的半导体器件(10)，其中，所述导电通孔(12)由沟槽(20)形成，所述沟槽(20)在沟槽(20)的内壁(21)上至少部分地覆盖有导电接触材料(28)。
13.根据权利要求12所述的半导体器件(10)，其中，所述沟槽(20)的内部空间没有所述接触材料(28)。
14.根据权利要求13所述的半导体器件(10)，其中，所述蚀刻停止层(15)与所述通孔(12)的接触材料(28)电接触和机械接触。
CN201880011999.6A 2017-02-15 2018-02-14 半导体器件 Active CN110301044B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17156319.0 2017-02-15
EP17156319.0A EP3364454B1 (en) 2017-02-15 2017-02-15 Semiconductor device
PCT/EP2018/053694 WO2018149883A1 (en) 2017-02-15 2018-02-14 Semiconductor device

Publications (2)

Publication Number Publication Date
CN110301044A CN110301044A (zh) 2019-10-01
CN110301044B true CN110301044B (zh) 2023-07-07

Family

ID=58056989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011999.6A Active CN110301044B (zh) 2017-02-15 2018-02-14 半导体器件

Country Status (5)

Country Link
US (1) US11127656B2 (zh)
EP (1) EP3364454B1 (zh)
CN (1) CN110301044B (zh)
TW (1) TWI746801B (zh)
WO (1) WO2018149883A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3564994A1 (en) * 2018-05-03 2019-11-06 ams AG Semiconductor device with through-substrate via
US11309254B2 (en) * 2020-02-18 2022-04-19 Nanya Technology Corporation Semiconductor device having through silicon vias and method of manufacturing the same
CN117995817A (zh) * 2022-10-27 2024-05-07 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256300A1 (en) * 2011-04-08 2012-10-11 Elpida Memory, Inc. Semiconductor device and method for fabricating semiconductor device
CN103378034A (zh) * 2012-04-11 2013-10-30 联发科技股份有限公司 具有硅通孔内连线的半导体封装
US20150311116A1 (en) * 2011-12-02 2015-10-29 Renesas Electronics Corporation Method of manufacturing a semiconductor device
CN106252327A (zh) * 2015-06-15 2016-12-21 台湾积体电路制造股份有限公司 具有互连结构的鳍式场效应晶体管（FinFET）器件结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979320B2 (ja) * 2006-09-28 2012-07-18 ルネサスエレクトロニクス株式会社 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
JP6053256B2 (ja) * 2011-03-25 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップ及びその製造方法、並びに半導体装置
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2013118264A (ja) * 2011-12-02 2013-06-13 Elpida Memory Inc 半導体装置及びその製造方法
US20140124900A1 (en) 2012-11-02 2014-05-08 Texas Instruments Incorporated Through-silicon via (tsv) die and method to control warpage
US9431320B2 (en) * 2013-03-15 2016-08-30 Analog Devices, Inc. Methods and structures to facilitate through-silicon vias
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
CN105575828B (zh) 2014-10-16 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
JP6489942B2 (ja) * 2015-05-29 2019-03-27 東芝メモリ株式会社 半導体デバイスの製造方法
JP6711046B2 (ja) 2016-03-17 2020-06-17 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256300A1 (en) * 2011-04-08 2012-10-11 Elpida Memory, Inc. Semiconductor device and method for fabricating semiconductor device
US20150311116A1 (en) * 2011-12-02 2015-10-29 Renesas Electronics Corporation Method of manufacturing a semiconductor device
CN103378034A (zh) * 2012-04-11 2013-10-30 联发科技股份有限公司 具有硅通孔内连线的半导体封装
CN106252327A (zh) * 2015-06-15 2016-12-21 台湾积体电路制造股份有限公司 具有互连结构的鳍式场效应晶体管（FinFET）器件结构

Also Published As

Publication number Publication date
CN110301044A (zh) 2019-10-01
TW201832341A (zh) 2018-09-01
EP3364454A1 (en) 2018-08-22
WO2018149883A1 (en) 2018-08-23
TWI746801B (zh) 2021-11-21
US11127656B2 (en) 2021-09-21
US20200020611A1 (en) 2020-01-16
EP3364454B1 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
US9373591B2 (en) Semiconductor device for preventing crack in pad region and fabricating method thereof
CN110301044B (zh) 半导体器件
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
JP2010050259A (ja) ３次元積層半導体装置
CN100517670C (zh) 半导体装置及其制造方法
US20190164915A1 (en) Semiconductor device having a protection trench, semiconductor wafer including the same, and semiconductor package
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
TWI529872B (zh) 射頻裝置封裝及其製造方法
CN112470269B (zh) 带有贯穿衬底通孔的半导体器件
CN111095526B (zh) 用于制造半导体器件的方法以及半导体器件
CN105489581A (zh) 半导体结构及其制作方法
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
CN112005365B (zh) 制造半导体器件的方法
TW201545295A (zh) 半導體裝置及其製造方法
US9475693B2 (en) ASIC element, in particular as a component of a vertically integrated hybrid component
CN104934397A (zh) 晶片封装体及其制造方法
KR20120022142A (ko) 반도체칩 및 이의 제조방법
KR20110052112A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN106952860A (zh) 半导体装置和制作半导体装置的方法
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant