CN106952860A - 半导体装置和制作半导体装置的方法 - Google Patents

Abstract

本公开提出一种半导体装置和制作半导体装置的方法。该装置包括基板，该基板包括主表面和背面。该装置还包括介电分隔，该介电分隔用于将基板的第一部分与基板的第二部分电隔离。介电分隔从主表面延伸穿过基板到背面。

Description

半导体装置和制作半导体装置的方法

技术领域

本说明书涉及半导体装置和制作半导体装置的方法。

背景技术

半导体装置的持续微型化已产生以并无不利影响装置的电气性能的方式微型化装置封装的需求。

在分立装置领域中，这种趋势已产生芯片规模封装(CSP)。这种类型的封装一般包括具有主表面和背面的半导体管芯。该装置的电接触被设置在该主表面上。通过将封装的主表面面向下放置在载体上，该封装可以表面安装在载体例如印刷电路上。这可允许在主表面上的接触被焊接到在载体上的对应接触。芯片规模封装可以使用极少的模制化合物(封装剂)或不使用模制化合物(封装剂)。

芯片规模封装(CSP)尤其是倒装芯片封装可以提供具有相对小的封装大小的相对大的基板容积。在一些CSP中，几乎100％的封装体积是硅。

发明内容

在随附的独立权利要求和从属权利要求中陈述了本公开的方面。来自从属权利要求的特征的组合可以视情况与独立权利要求的特征进行组合，而不仅仅是按照权利要求书中所明确陈述的那样进行组合。

根据本公开的方面，提供半导体装置，该半导体装置包括：

基板，该基板包括主表面和背面；

一个或多个电接触，该一个或多个电接触位于主表面上；以及

介电分隔，该介电分隔用于将基板的第一部分与基板的第二部分电隔离，其中介电分隔从主表面延伸穿过基板到背面。

根据本公开的另一方面，提供制作半导体装置的方法，该方法包括：

提供具有主表面和背面的晶片；

形成从主表面至少部分地延伸穿过晶片的沟槽；

用介电质至少部分地填充沟槽；

在主表面上形成多个电接触；

从晶片的背面去除材料，至少直至曝露沟槽的底部；以及

切单晶片以形成多个半导体基板，其中该基板中的至少一个基板包括由介电质填充的沟槽形成的介电分隔，其中该介电分隔将基板的第一部分与基板的第二部分电隔离。

提供从主表面延伸穿过基板到背面的介电分隔可以允许位于基板的不同部分中的装置的特征部彼此电隔离。

基板的第一部分可以包括半导体装置的有源区域，并且基板的第二部分可以包括在主表面和背面之间延伸的基板的侧壁。在该例子中，介电分隔可以将基板的侧壁与有源区域电隔离。这可以防止有源区域和可以被用于安装装置的任何焊料之间的电短路，该焊料应当与侧壁接触。设想包括侧壁的基板的一部分自身可以不包括装置的有源区域。在一些例子中，与包括有源区域的基板的一部分的尺寸相比，包括侧壁的基板的一部分可以较薄(例如，大约1-3％)，由此允许减小装置的整体大小。

基板的第一部分可以包括半导体装置的第一有源区域，并且基板的第二部分可以包括半导体装置的第二有源区域。在该例子中，介电分隔可以被用于将第一有源区域和第二有源区域彼此电隔离。

介电分隔可以被成形以限定基板中的至少一个联锁部分。在一些例子中，半导体装置的该(或每个)介电分隔可以包括多个此类联锁部分。

一个或多个联锁部分可以包括位于介电分隔的一侧上的锁定构件和位于该介电分隔的相对侧上的开口。锁定构件可以被收容在开口内，以抑制介电分隔电隔离的基板的部分的物理分离。开口的形状可以与锁定构件的形状一致。

在一些例子中，至少一个联锁部分的锁定构件可以包括颈部部分和头部分。开口可以包括嘴部分，锁定构件的颈部部分可以被收容在嘴部分内。当从主表面上方查看时，锁定构件的头部分可以至少与开口的嘴部分一样宽，以防止从开口移除头部分。在一些例子中，锁定构件的头部分可以比开口的嘴部分更宽。

设想用于锁定构件的各种不同的形状。例如，当从主表面上方查看时，锁定构件的形状可以基本上是梯形的。在一些例子中，当从主表面的上方查看时，锁定构件的边缘可以是弯曲的。

在一些例子中，当从基板的主表面上方查看时，介电分隔可以包括至少一个拐角。包括一个或多个拐角的介电分隔的布局可以例如允许介电分隔至少部分地围绕基板的一部分。

在一些例子中，半导体装置可以包括至少一个另外的介电分隔。介电分隔中的至少一些介电分隔可以相交。包括一个或多个交叉点的介电分隔的布局可以例如允许介电分隔至少部分地围绕基板的一部分。

基板可以包括至少一个另外的部分。该基板的第一部分、第二部分和每个另外的部分可以通过本文中所描述的种类的一个或多个介电分隔与相邻部分电隔离。例如，这可以允许装置的多个有源区域彼此隔离，和/或可以允许那些有源区域与基板的侧壁隔离。

根据本公开的另外的方面，提供包括上述种类的半导体装置的芯片规模封装。

附图说明

在下文中将仅以例子的方式参考附图来描述本公开的实施例，在附图中相似的附图标记指代相似的要素，并且在附图中：

图1示出根据本公开的实施例的半导体装置；

图2示出根据本公开的另一实施例的半导体装置；

图3示出根据本公开的另外的实施例的半导体装置；

图4示出安装在载体例如印刷电路板(PCB)上的图3中所示的种类的半导体装置；

图5A到图5C示出根据本公开的另一实施例的用于制作半导体装置的方法；

图6示出根据本公开的另外的实施例的半导体装置；

图7示出根据本公开的实施例的具有多个联锁部分的介电分隔；

图8更详细地示出图6和图7中所示的种类的联锁部分；以及

图9A到图9C每个示出根据本公开的实施例的用于半导体装置的介电分隔的另外的例子。

具体实施方式

以下参考附图描述本公开的实施例。

图1示出根据本公开的实施例的半导体装置10。装置10包括基板2。基板2可以是包括例如硅的半导体基板。基板2具有主表面4和背面6。基板2可以包括许多侧壁14，该侧壁14在基板2的边缘处在主表面4和背面6之间延伸。

装置10还包括位于主表面上的一个或多个电接触22。电接触22可以是金属的。例如，接触22可以包括堆叠在主表面4上的一层或多层金属。接触22可以是例如形成的焊料垫，该焊料垫用于允许焊料被用于将装置10安装和电连接到载体的表面。因此，装置10可以是芯片规模封装，该芯片规模封装可以安装在载体例如印刷电路板(PCB)的表面上。

在该例子中，基板2包括第一部分30和第二部分40。在该例子中，第一部分30包括有源区域，该有源区域包括一个或多个部件(例如，有源部件例如晶体管或二极管)，该一个或多个部件可以连接到位于该部分中的接触22。类似地，在该例子中，第二部分40包括有源区域，该有源区域包括一个或多个部件(例如，有源部件例如晶体管或二极管)，该一个或多个部件可以连接到位于该部分中的接触22。

装置10还包括介电分隔12。介电分隔12可以从主表面4延伸穿过基板2到背面6，使得基板2的第一部分30不会物理上接触基板2的第二部分40。因此，介电分隔可以将基板2的第一部分30与基板2的第二部分40电隔离。在本例子中，这可以允许基板2的每个相应的部分30、40中的有源区域彼此电隔离。这可以例如允许每个有源区域中的部件基本上彼此独立地进行操作，防止例如不同的有源区域中的部件之间的不想要的串扰。

图2示出根据本公开的另一实施例的半导体装置10。装置10包括基板2，如先前所提到的，该基板2可以是包括例如硅的半导体基板。基板2具有主表面4和背面6。与图1的例子相似，基板2可以包括许多侧壁14，该侧壁14在基板2的边缘处在主表面4和背面6之间延伸。

在该例子中，基板2包括第一部分30和第二部分40。与图1的例子一样，装置10包括介电分隔12，该介电分隔12可以从主表面4延伸穿过基板2到背面6，使得基板2的第一部分30不会物理上接触基板2的第二部分40。因此，介电分隔可以将基板2的第一部分30与基板2的第二部分40电隔离。

在图2的例子中，介电分隔12包括拐角18。提供介电分隔12中的一个或多个拐角18可以允许与图1的例子相比以更大的灵活性确定介电分隔12的布局。例如，在图2的例子中的介电分隔12允许拐角部分(图2中的第二部分40)与基板2的剩余部分电隔离。基板的每个部分30、40可以例如包括有源区域，该有源区域可以通过介电分隔12彼此电隔离，如上面关于图1所提到的。

图3示出根据本公开的另外的实施例的半导体装置10。装置10包括基板2，如先前所提到的，该基板2可以是包括例如硅的半导体基板。基板2具有主表面4和背面6。与图1和图2的例子相似，基板2包括许多侧壁14，该侧壁14在基板2的边缘处在主表面4和背面6之间延伸。

在该例子中的基板2包括第一部分30，该第一部分30包括先前关于图1和图2所描述的种类的有源区域。上面关于图1所描述的种类的一个或多个接触22可以位于基板2的第一部分30中的主表面4上。

在该例子中，装置10包括多个介电分隔12。这些介电分隔12在基板2的第一部分30的拐角处彼此相交，如图3所示。如先前所描述的，每个介电分隔12可以从主表面4延伸穿过基板2到背面6。在该例子中的介电分隔12中的每个介电分隔12将基板2的第一部分30与包括侧壁14中的一个侧壁14的基板的另一部分电隔离。在同一方向上与第一部分30的宽度W相比，包括侧壁14的基板2的部分的厚度t可以较薄(例如，≈1-3％)。例如，包括侧壁14的基板2的部分可以是大约t≈1-5μm厚，并且在同一方向上的第一部分30的宽度可以是几百微米，例如，大约W≈300μm。

设想代替使用如图2所示的多个相交的介电分隔12，可以使用(上面关于图2所描述的种类的)具有4个拐角的单个箱形介电分隔12将基板2的第一部分30与基板2的侧壁14电隔离，该具有4个拐角的单个箱形介电分隔12在每一侧上包围基板2的第一部分30。

图4示出以主表面4面向下被表面安装在载体例如印刷电路板(PCB)上的图3的装置10。PCB可以包括一个或多个接触例如焊料垫42，以允许使用焊料44的部分安装装置，该焊料44的部分提供载体和主表面4上的接触22之间的电连接。图4还示出在一些例子中保护层45(例如介电质)可以位于主表面4上，由此防止用于安装装置10的焊料44中的任何焊料44直接与主表面4接触。如果焊料44确实直接接触主表面4，则这可能引起焊料44和装置10之间(例如，到第一部分30中的有源区域)的不想要的电短路。

如在图4中可以看到的，当焊料被用于实施该种类的表面安装时，可能偶尔出现焊料44中的一些焊料44可能不注意地与侧壁14接触(这在图4中由使用附图数字50标注的点状区域来表明)。在该例子中，如果基板2的侧壁14不与包括有源区域的第一部分30隔离，这可能经由接触侧壁14的焊料44的一部分在接触22、接触42和装置10的有源区域之间产生电短路，该电短路可能导致装置10的不正确操作，或甚至装置失效。而且，在图4的例子中，介电分隔12可以允许包括相应的侧壁14的基板2的不同部分中的每个部分彼此隔离，这可以防止在被用于安装装置10的焊料与不止一个侧壁14接触的情况下，经由侧壁的装置10和/或载体40的不同接触22、42之间的电短路。

设想关于图4描述的种类的装置10的一个或多个有源区域不需要与基板2的侧壁14中的所有侧壁14隔离。例如，图4中所示的种类的一个或多个介电分隔12可以被提供仅仅用于使有源区域与相对靠近主表面4上的接触22的侧壁14隔离。对于位于离开接触22中的任一个接触22一定距离的侧壁，被用于连接到接触22的任何焊料实际触及侧壁14的风险可以是相对低的。然而，应当理解，本公开的实施例可以允许相对靠近基板2的边缘来放置接触22，同时避免上面所提到的电短路问题，这可以允许减少装置10的整体大小。

图5A到图5C示出在根据本公开的实施例的用于制作半导体装置的方法的例子中的许多步骤。在该例子中，装置是晶片级芯片规模封装(WLCSP)。

在图5A中所示的第一步骤中，提供了晶片102。晶片102可以是包括例如硅的半导体晶片。晶片102具有主表面104和背面106。使用标准半导体制造技术，一个或多个有源区域可以形成于晶片102中，并且一个或多个接触可以形成于晶片102的主表面104上，以提供到这些有源区域的电连接。设想可以或在下面将描述的沟槽和对应的介电分隔形成之前或在该沟槽和对应的介电分隔形成之后形成有源区域和/或主表面上的接触。为了清楚起见，图5A到图5C中未示出有源区域和接触。

至少一个沟槽110形成于晶片102中。可以例如使用光刻技术形成一个或多个沟槽110，在光刻技术中对主表面进行掩模和蚀刻。在另一例子中，可以使用激光蚀刻。一个或多个沟槽110从主表面104至少部分地延伸穿过晶片102。如由图5B中的虚线114所表示的，在下面所描述的背面研磨步骤之后，一个或多个沟槽的深度可以被选取为约等于晶片的厚度，或比晶片的厚度更深。

在图5B中所示的接下来的步骤中，用介电质至少部分地填充一个或多个沟槽。可以例如通过以下步骤形成介电质：

·用(低压化学气相沉积(LPCVD))沉积氧化物填充一个或多个沟槽；

·热氧化一个或多个沟槽的侧壁，并且用未掺杂的LPCVD多晶硅填充一个或多个沟槽的剩余部分；或

·使用聚酰亚胺或类似的旋涂聚合物。

至少部分地填充一个或多个沟槽方法和材料的选取可以取决于例如该一个或多个沟槽的宽度。

在本例子中，用介电质完全填充一个或多个沟槽110。应当理解，可以选取形成于图5A中的一个或多个沟槽110的布局，使得在如下所述的晶片的切单之后，用介电质填充的一个或多个沟槽110形成本文中所描述的种类的介电分隔112。

在已经用介电质至少部分地填充一个或多个沟槽110之后，可以例如通过对晶片102进行背面研磨，从晶片102的背面106去除材料。可以去除该材料至少直至曝露一个或多个沟槽110的底部。如在图5C中可以看到的，这引起对应于用介电质填充的沟槽110的一个或多个介电分隔12的形成。

在由图5C中的虚线114表示的接下来的步骤中，可以切单(分割)晶片以形成多个半导体基板。每个基板可以是本文中所描述的种类的半导体装置的基板。应注意，基板的主表面可以对应于晶片102的主表面104，而每个基板的背面可以对应于晶片102的背面研磨的背面106。

图6示出根据本公开的另外的实施例的半导体装置10。装置10包括基板2，如先前所提到的，该基板2可以是包括例如硅的半导体基板。基板2具有主表面4和背面。与图1的例子相似，基板2可以包括许多侧壁，该侧壁在基板2的边缘处在主表面4和背面之间延伸。图6中的装置10的视图是从主表面4的上方，并且同样地，背面和侧壁不是可见的。

在该例子中，基板2包括第一部分30，该第一部分30可以包括装置10的有源区域。基板包括许多其它部分，例如第二部分40，该第二部分40包括基板2的侧壁中的一个侧壁。在其它例子中，第二部分40可以包括装置的另一有源区域，如先前关于图1所解释的。

装置10包括许多介电分隔12，该介电分隔12可以从主表面4延伸穿过基板2到背面，如先前所解释的。在本例子中，装置10包括4个介电分隔12，该4个介电分隔12在许多位置处相交，并且该4个介电分隔12将基板2的第一部分30与包括基板2的侧壁的基板2的部分(例如第二部分40)电隔离。因而，在该例子中，介电分隔12的布局类似于关于图3所描述的布局。

根据本公开的实施例，介电分隔12中的至少一些介电分隔12可以被成形以限定基板2中的至少一个联锁部分。这些联锁部分可以每个包括位于介电分隔12的一侧上的锁定构件62，以及位于介电分隔12的相对侧上的开口64。锁定构件62可以被收容在开口64内。每个开口64可以被成形为与被收容在该开口64内的锁定构件62的形状一致。

如下面将更详细描述的，锁定构件62可以被成形以抵抗从开口64移除锁定构件62。因此，联锁部分可以通过抑制介电分隔12电隔离的基板2的部分的物理分离，改进装置10的机械稳固性。因此，提供本文中所描述的种类的联锁部分可以通过介电分隔12的存在来解决引入到基板2中的潜在的结构缺陷。

在本例子中，每个介电分隔12包括两个此类联锁区域，如在图6中可以看到的。锁定构件62可以被取向为基本上横向于介电分隔12自身在其上延伸的方向延伸。应当理解，锁定构件62可以位于介电分隔12的任一侧上，并且开口64可以被设置在介电分隔12的相对侧上以收容锁定构件62。例如，在图6的例子中，锁定构件62中的一些锁定构件62相对于基板2的第一部分30向外延伸，而锁定构件62中的其它锁定构件62相对于基板2的第一部分30向内延伸。

在图6的例子中，通过插入介电分隔12的直线节段将每个介电分隔12的联锁部分60分离。联锁部分60可以沿着该介电分隔12或每个介电分隔12位于规则的间隔处。可以通过介电分隔12的长度和介电分隔12包括的联锁部分60的数量，确定相邻的联锁部分60之间的间距。设想相邻的联锁部分60之间的间距可以随着介电分隔12的长度变化。

在图7的例子中，介电分隔12包括多个联锁部分60，该多个联锁部分60沿着介电分隔12彼此相邻地定位。在该例子中，由于联锁部分60彼此相邻地定位，所以该联锁部分60没有通过上述种类的直线节段分离。不过设想在一些例子中，介电分隔12可以具有图7中所示的种类的一组或多组相邻的联锁部分60，每组通过一个或多个直线节段分离。

在图7的例子中，应注意相邻的联锁部分60的锁定构件62位于介电分隔12的相对侧上，并且对应地，相邻的联锁部分60的开口64也位于介电分隔12的相对侧上。

图8更详细地示出图6和图7中所示的种类的联锁部分60。在该例子中，锁定构件62包括颈部部分66和头部分68。在头部分68的最宽的点(图8中所指示的尺寸“Y”)处，当从基板的主表面上方查看时，头部分68比颈部部分66的最窄的部分(图8中所指示的尺寸“X”)更宽。开口包括嘴部分67，该嘴部分67可以通常是开口64的最窄的部分。如图8所示，锁定构件62的颈部部分可以位于开口64的嘴部分67中。

颈部部分66、头部分68和嘴部分67的形状可以帮助保持锁定构件62在开口64内。例如，当从基板的主表面上方查看时，头部分68的最宽的点可以至少与开口64的嘴部分67的宽度(在图8中所指示的尺寸“Z”)一样宽(或在一些例子中，如在图8中，头部分68的最宽的点可以比开口64的嘴部分67的宽度更宽)。

设想在给定的装置10中联锁部分60的特征部的尺寸可以是不相等的。例如，在装置10的某些部分中可以使用更大的锁定构件62，其中设想可以需要更大的机械强度。

在图8的例子中，当从主表面上方查看时，锁定构件62的形状基本上是梯形的。由于在该例子中开口64的形状符合锁定构件62的形状，所以当从主表面上方查看时，开口自身的形状基本上也是梯形的。然而，设想锁定构件62和/或开口64可以具有可替换的形状。下面关于图9A到图9C描述了一些另外的例子。

在一些例子中(包括图9A到图9C中所示的那些例子)，当从主表面上方查看时，锁定构件可以具有弯曲的边缘。

图9A中所示的介电分隔12形成联锁部分60，该联锁部分60具有基本上圆形的头部分68。在头部分68的最宽的点(在该例子中，其可以被认为是基本上圆形的头部分68的直径)处，当从基板的主表面的上方查看时，头部分68比颈部部分66的最窄的部分更宽。由于开口64的形状与头部分62的形状一致，所以在该例子中，开口64的形状基本上也是圆形的。在该例子中，再者，头部分68的最宽的点可以至少与开口64的嘴部分67的宽度一样宽(或在一些例子中，头部分68的最宽的点可以比开口64的嘴部分67的宽度更宽)，以帮助保持锁定构件62在开口64内。

图9B中所示的介电分隔12形成具有锁定构件62的联锁部分60，该锁定构件62具有头部分68和收缩的颈部部分66(像沙漏的形状)，该头部分68具有基本上平坦的顶部部分。在该例子中，开口64的形状类似于头部分62的形状。在头部分68的最宽的点处，当从基板的主表面上方查看时，头部分68比收缩的颈部部分66的最窄的部分更宽。而且在该例子中，头部分68的最宽的点可以至少与开口64的嘴部分67的宽度一样宽(或在一些例子中，头部分68的最宽的点可以比开口64的嘴部分67的宽度更宽)，以帮助保持锁定构件62在开口64内。

图9C中所示的介电分隔12形成联锁部分60，联锁部分60具有锁定构件62，该锁定构件62被成形为类似于图9B中所示的锁定构件62，除了代替具有基本上平坦的顶部部分，锁定构件62具有凹入的顶部部分。这可以增大锁定构件62的表面积，该增大可以改进联锁部分60的机械强度。此外，在该例子中，开口64的形状与头部分62的形状一致。在头部分68的最宽的点处，当从基板的主表面上方查看时，头部分68比收缩的颈部部分66的最窄的部分更宽。而且在该例子中，头部分68的最宽的点可以至少与开口64的嘴部分67的宽度一样宽(或在一些例子中，头部分68的最宽的点可以比开口64的嘴部分67的宽度更宽)，以帮助保持锁定构件62在开口64内。

设想本文中所描述的种类的给定的装置10不需要包括均具有相同的大小和/或形状的联锁部分60。例如，给定的装置10可以包括具有关于图8和图9A到图9C描述的种类的形状的混合的联锁部分60。

参考关于图5A到图5C所描述的方法，应当理解，可以通过图5A中所示的一个或多个沟槽110的适当成形来形成本文中所描述的锁定部分60。如先前所提到，可以光刻形成一个或多个沟槽110，或可以例如通过激光蚀刻形成一个或多个沟槽110。这些技术中的任一种技术将适合于使一个或多个沟槽110适当地成形，使得如图5B中所示的用介电质填充一个或多个沟槽110和如图5C中所示的晶片102的切单可以产生具有一个或多个介电分隔12的装置10，该一个或多个介电分隔12具有上述种类的一个或多个联锁部分60。

因此，已经描述了半导体装置和制作半导体装置的方法。该装置包括基板，该基板包括主表面和背面。该装置还包括介电分隔，该介电分隔用于将基板的第一部分与基板的第二部分电隔离。介电分隔从主表面延伸穿过基板到背面。

虽然已经描述了本公开的特定实施例，但是应当理解，可以在权利要求书的范围内做出很多修改/添加和/或替代。

Claims (10)

1.一种半导体装置，其特征在于，包括：

基板，所述基板包括主表面和背面；

一个或多个电接触，所述一个或多个电接触位于所述主表面上；以及

介电分隔，所述介电分隔用于将所述基板的第一部分与所述基板的第二部分电隔离，其中所述介电分隔从所述主表面延伸穿过所述基板到所述背面。

2.根据权利要求1所述的半导体装置，其特征在于，所述基板的所述第一部分包括所述半导体装置的有源区域，并且其中所述基板的所述第二部分包括在所述主表面和所述背面之间延伸的所述基板的侧壁。

3.根据权利要求1所述的半导体装置，其特征在于，所述基板的所述第一部分包括所述半导体装置的第一有源区域，并且其中所述基板的所述第二部分包括所述半导体装置的第二有源区域。

4.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述介电分隔被成形以限定所述基板中的至少一个联锁部分，其中所述联锁部分包括位于所述介电分隔的一侧上的锁定构件和位于所述介电分隔的相对侧上的开口，其中所述锁定构件被收容在所述开口内，以抑制所述介电分隔电隔离的所述基板的所述部分的物理分离。

5.根据权利要求4所述的半导体装置，其特征在于，所述至少一个联锁部分的所述锁定构件包括颈部部分和头部分，其中所述开口包括嘴部分，所述锁定构件的所述颈部部分被收容在所述嘴部分内，并且其中当从所述主表面上方查看时，所述锁定构件的所述头部分至少与所述开口的所述嘴部分一样宽，以防止从所述开口移除所述头部分。

6.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述半导体装置包括至少一个另外的介电分隔，其中所述介电分隔中的至少一些介电分隔相交。

7.一种包括根据在前的任一项权利要求所述的半导体装置的芯片规模封装。

8.一种制作半导体装置的方法，其特征在于，所述方法包括：

提供具有主表面和背面的晶片；

形成从所述主表面至少部分地延伸穿过所述晶片的沟槽；

用介电质至少部分地填充所述沟槽；

在所述主表面上形成多个电接触；

从所述晶片的所述背面去除材料，至少直至曝露所述沟槽的底部；以及

切单所述晶片以形成多个半导体基板，其中所述基板中的至少一个基板包括由所述介电质填充的沟槽形成的介电分隔，其中所述介电分隔将所述基板的第一部分与所述基板的第二部分电隔离。

9.根据权利要求8所述的方法，其特征在于，所述基板中的所述至少一个基板的所述第一部分包括所述半导体装置的有源区域，并且其中所述基板的所述第二部分包括所述基板的侧壁，所述基板的所述侧壁在与所述晶片的所述主表面和背面对应的所述基板的主表面和背面之间延伸。

10.根据权利要求8或权利要求9所述的方法，其特征在于，所述介电分隔被成形以限定所述基板中的至少一个联锁部分，其中所述联锁部分包括位于所述介电分隔的一侧上的锁定构件和位于所述介电分隔的相对侧上的开口，其中所述锁定构件被收容在所述开口内，以抑制所述介电分隔电隔离的所述基板的所述部分的物理分离。