KR100556351B1 - 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 - Google Patents

반도체 소자의 금속 패드 및 금속 패드 본딩 방법 Download PDF

Info

Publication number
KR100556351B1
KR100556351B1 KR1020040058640A KR20040058640A KR100556351B1 KR 100556351 B1 KR100556351 B1 KR 100556351B1 KR 1020040058640 A KR1020040058640 A KR 1020040058640A KR 20040058640 A KR20040058640 A KR 20040058640A KR 100556351 B1 KR100556351 B1 KR 100556351B1
Authority
KR
South Korea
Prior art keywords
metal pad
bonding
chip
pad layer
pad
Prior art date
Application number
KR1020040058640A
Other languages
English (en)
Other versions
KR20060010062A (ko
Inventor
정명안
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040058640A priority Critical patent/KR100556351B1/ko
Priority to US11/024,699 priority patent/US20060024944A1/en
Publication of KR20060010062A publication Critical patent/KR20060010062A/ko
Application granted granted Critical
Publication of KR100556351B1 publication Critical patent/KR100556351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조를 위한 패드 오픈 공정을 칩의 개별화를 위한 소잉(Sawing) 공정과 동시에 진행하여 본딩에 사용되는 패드 단면적을 증가시키고 패드 오염을 막을 수 있도록한 반도체 소자의 금속 패드 및 금속 패드 본딩 방법에 관한 것으로, 공정 진행을 웨이퍼상의 어느 하나의 칩의 패드 형성 영역과 그에 이웃하는 다른 칩의 패드 형성 영역에 분리되기 전의 금속 패드층을 일체형으로 형성하는 단계;상기 금속 패드층을 포함하는 전면에 보호막을 형성하는 단계;FAB-out된 웨이퍼를 소잉하여 각각의 칩을 개별화하는 공정에서 상기 분리되기 전의 금속 패드층이 경사면을 갖고 분리되도록 하여 각각의 칩을 기준으로 분리된 금속 패드층을 형성하는 단계; 상기 분리된 금속 패드층의 본딩 영역에 리드선을 연결하여 본딩하는 단계를 포함한다.
금속 패드, 본딩, 패키지, 플라즈마 식각, 스크라이브 레인, Sawing

Description

반도체 소자의 금속 패드 및 금속 패드 본딩 방법{Metal Pad of semiconductor device and method for bonding of metal pad}
도 1a내지 도 1c는 종래 기술의 반도체 소자의 금속 패드 오픈 및 본딩 공정을 나타낸 공정 단면도
도 2a내지 도2c는 본 발명에 따른 반도체 소자의 금속 패드 오픈 및 본딩 공정을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
21. 층간 절연층 22. 분리되기전의 금속 패드층
22a.22b. 분리된 금속 패드층 23. 보호막
24. 패키지 리드선
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 패드 오픈 공정을 칩의 개별화를 위한 소잉(Sawing) 공정과 동시에 진행하여 본딩에 사용되는 패드 단면적을 증가시키고 패드 오염을 막을 수 있도록한 반도체 소자의 금속 패드 및 금속 패드 본딩 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정은 FAB(FABrication) 공정과 패키지(Package) 공정으로 크게 나눌 수 있다.
FAB 공정은 실리콘 웨이퍼(Silicon Wafer)에 미세 패턴을 형성하여 회로를 구성하게 하는 공정이고, 미세 패턴이 형성된 웨이퍼를 개별적인 칩 단위로 전기를 공급할 수 있도록하는 공정을 패키지 공정이라 한다.
여기서, 패키지 공정은 양품의 칩(또는 다이)만 개개로 분리시켜 칩의 전기적 물리적 특성을 지닐 수 있도록 패키지 상태로 형성화시켜 칩을 외부의 기계적 물리적 화학적인 충격으로부터 보호하며 PCB(Printed Circuit Board) 실장이 가능토록 하는 기술이다.
이하에서 첨부된 도면을 참고하여 반도체 소자의 금속 패드 오픈 및 본딩 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 금속 패드 오픈 및 본딩 공정을 나타낸 공정 단면도이다.
패키지 공정은 FAB-out되면 웨이퍼 레벨에서 양품과 불량품으로 분류하고 웨이퍼 마운트 단계, 스크라이브 레인을 기준으로 칩을 개별화하는 소잉 단계, 개별화된 칩을 도전성 접착제인 에폭시를 사용하여 리드 프레임에 접착시키고, 칩의 금속 패드와 리드 프레임의 리드 간의 전기적 접속을 위해 고순도의 금 와이어를 사용하여 캐필러리(capillary)로서 접속시키는 와이어 본딩 단계, 와이어 본딩이 끝난 칩을 외부의 물리적 충격 또는 화학적 변화로부터 보호하기 위해 열경화수지로 칩의 외부를 몰딩하는 단계의 순서로 진행된다.
이와 같은 제조 공정에서 패드 오픈 및 본딩 공정은 다음과 같이 진행된다.
포토 리소그래피 공정을 이용하여 금속 패드 패턴을 오픈하는 공정을 나타낸 도 1a에서와 같이, 웨이퍼에 박막 형성, 확산 공정, 사진 공정, 식각 공정 등의 공정으로 칩 회로를 구성하는 미세 패턴(도시되지 않음)을 형성한다.
이와 같은 미세 패턴들이 형성된 웨이퍼의 패드 형성 영역에서는 층간 절연층(11)상에 금속 패드(12)가 형성된다.
그리고 웨이퍼상에 형성된 여러 종류의 금속을 이용한 소자들 및 회로를 외부의 오염원으로부터 보호하고, 부식 방지를 위하여 질화막 또는 산화막을 사용하여 보호막(13)을 형성한다.
이어, 외부 전원과의 연결을 위하여 금속 패드(12)를 오픈하기 위하여 전면에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 패드 오픈 영역을 갖는 포토레지스트 패턴층(14)을 형성한다.
그리고 도 1b에서와 같이, 포토레지스트 패턴층(14)을 마스크로 하여 플라즈마를 이용한 식각 공정으로 노출된 보호막(13)을 선택적으로 식각하여 금속 패드(12)를 오픈한다.
이어, 도 1c에서와 같이, 패키지 공정 단계로 진입하여 웨이퍼상의 각 칩을 개별화하는 소잉 공정을 진행하여 칩을 개별화하고 금속 패드(12)상에 용융된 금속을 접합시키고 전도성 물질 즉 패키지 리드선(15)을 이용하여 일정한 형태의 프레임(도시하지 않음)과 연결한다.
도 1b에서 (가)는 칩을 개별화하기 위한 스크라이브 레인을 나타낸 것이다.
그러나 이상에서 설명한 종래 기술의 반도체 소자의 메탈 패드 형성 및 본딩 방법은 다음과 같은 문제점이 있다.
종래 기술의 경우에는 금속 패드를 외부에 노출시키는 과정이 복잡하고 이 과정 동안 사용되는 케미컬(Chemical)에 의하여 금속 패드의 부식이 발생한다.
또한, 대기중에서 부식이 발생하여 본딩(Bonding)을 방해하고 외부 오염원으로부터 쉽게 오염이 되여 소자의 불량을 발생시켜 수율을 저하시키는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 메탈 패드 형성 및 본딩 방법의 문제를 해결하기 위한 것으로, 반도체 소자의 제조를 위한 패드 오픈 공정을 칩의 개별화를 위한 소잉(Sawing) 공정과 동시에 진행하여 본딩에 사용되는 패드 단면적을 증가시키고 패드 오염을 막을 수 있도록한 반도체 소자의 메탈 패드 및 메탈 패드 본딩 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 패드는 개별화된 칩이 구성되는 기판의 층간 절연층상에 본딩되는 부분이 경사를 갖고 형성되는 금속 패드층;상기 금속 패드층의 본딩 영역을 제외하고 금속 패드층을 포함하는 전면에 형성되는 보호막을 포함하고, 상기 금속 패드층의 경사를 갖는 본딩 영역에 용융된 금속에 의해 패키지 리드선이 본딩되는 것을 특징으로 한다.
여기서, 금속 패드층의 경사면은 칩의 중앙부에서 에지 부분으로 갈수록 금속 패드층의 두께가 얇아지는 형태인 것을 특징으로 한다.
그리고 본 발명의 다른 목적을 달성하기 위한 반도체 소자의 금속 패드 본딩 공정은 웨이퍼상의 어느 하나의 칩의 패드 형성 영역과 그에 이웃하는 다른 칩의 패드 형성 영역에 분리되기 전의 금속 패드층을 일체형으로 형성하는 단계;상기 금속 패드층을 포함하는 전면에 보호막을 형성하는 단계;FAB-out된 웨이퍼를 소잉하여 각각의 칩을 개별화하는 공정에서 상기 분리되기 전의 금속 패드층이 경사면을 갖고 분리되도록 하여 각각의 칩을 기준으로 분리된 금속 패드층을 형성하는 단계; 상기 분리된 금속 패드층의 본딩 영역에 리드선을 연결하여 본딩하는 단계를 포함하는 것을 특징으로 한다.
여기서, 분리되기 전의 금속 패드층은, 칩의 개별화 공정시에 절단부로 사용되는 스크라이브 레인을 중심으로 어느 하나의 칩과 그에 이웃한 다른 칩의 패드 형성 영역에 형성되는 것을 특징으로 한다.
본 발명의 다른 목적, 특성 및 잇점들은 이하에서의 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 반도체 소자의 금속 패드 및 금속 패드 본딩 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a내지 도2c는 본 발명에 따른 반도체 소자의 금속 패드 오픈 및 본딩 공정을 나타낸 공정 단면도이다.
본 발명은 반도체 소자의 제조 공정에서 금속 패드의 구조 및 형성 방법을 개선하여 패키지 공정을 단순화하고, 칩 사이즈를 최소화하는데 유리하도록한 것이다.
그 구조는 본딩 공정까지 완료된 도 2c에서와 같이, 개별화된 칩을 구성하는 기판의 층간 절연층(21)의 패드 형성 영역에 본딩되는 부분이 경사를 갖고 형성되는 금속 패드층(22a)과, 금속 패드층(22a)의 본딩 영역을 제외하고 금속 패드층(22a)을 포함하는 전면에 형성되는 보호막(23)을 포함하고 상기 금속 패드층(22a)의 본딩 영역에 용융된 금속에 의해 패키지 리드선(24)이 본딩되는 구조이다.
여기서, 금속 패드층(22a)의 경사면은 칩의 중앙부에서 에지 부분으로 갈수록 금속 패드층(22a)의 두께가 얇아지는 형태이다.
이와 같이 금속 패드층(22a)이 경사면을 갖는 구조는 금속 패드 오픈 영역을 최소화하면서 본딩 영역을 최대한으로 확보할 수 있는 구조를 제공한다.
금속 패드 오픈 및 본딩 공정은 먼저, 도 2a에서와 같이, 웨이퍼에 박막 형성, 확산 공정, 사진 공정, 식각 공정 등의 공정으로 칩 회로를 구성하는 미세 패턴(도시되지 않음)을 형성한다.
이와 같은 미세 패턴들이 형성된 웨이퍼의 패드 형성 영역에서는 층간 절연층(21)상에 이웃하는 다른 칩의 금속 패드와 일체형으로 분리되기 전의 금속 패드(22)층을 형성한다.
즉, 칩의 개별화 공정시에 절단부로 사용되는 스크라이브 레인(Scribe Lane)(가)을 중심으로 어느 하나의 칩의 금속 패드와 그 칩에 인접하여 이웃하는 다른 칩의 금속 패드를 하나의 일체형으로 형성한다.
그리고 웨이퍼상에 형성된 여러 종류의 금속을 이용한 소자들 및 회로를 외부의 오염원으로부터 보호하고, 부식 방지를 위하여 질화막 또는 산화막을 사용하 여 보호막(23)을 형성한다.
이어, 도 2b에서와 같이, FAB-out된 웨이퍼를 패키징하기 위하여 개별화 공정을 진행하는데, 이때, 스크라이브 레인을 중심으로 소잉 공정을 진행할 때 절단면의 각도가 수평을 기준으로 할 때, 45°이하가 되도록 하여 분리된 금속 패드층(22a)(22b)의 본딩 영역의 충분한 면적을 확보한다.
이와 같이 칩을 개별화하고 도 2c에서와 같이, 금속 패드(22a)상에 용융된 금속을 접합시키고 전도성 물질 즉 패키지 리드선(24)을 이용하여 일정한 형태의 프레임(도시하지 않음)과 연결한다.
이와 같은 본 발명에 따른 반도체 소자의 금속 패드 본딩 방법은 인접한 2개의 개별적으로 독립된 칩의 금속 패드를 일체형으로 형성한 이후에 패드 영역을 오픈하기 위한 식각 공정, 세정 공정없이 FAB-out하여 웨이퍼 소잉(Wafer Sawing)을 실시하여 공정을 단순화할 수 있다.
또한, 소잉 공정시에 절단면을 수평을 기준으로 45°이하로 하여 오픈 영역내에서 본딩 가능 영역이 최대한 확보될 수 있어 본딩 공정을 효율적으로 할 수 있도록 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이와 같은 본 발명에 따른 반도체 소자의 금속 패드 및 금속 패드 본딩 방법은 다음과 같은 효과가 있다.
첫째, 금속 패드 영역을 오픈하기 위한 식각 공정 및 세정 공정 등을 필요로 하지 않으므로 공정을 단순화하고, 금속 패드의 오염을 원천적으로 차단할 수 있다.
둘째, 패드 오픈 공정의 스킵으로 제조 비용을 절감할 수 있다.
셋째, 금속 패드의 오염을 차단하고, 제한된 영역에서 본딩 가능한 영역을 최대한 확보할 수 있으므로 수율 향상 및 본딩 공정을 효율성을 높일 수 있다.
넷째, 패드 오픈 공정을 FAB-in 상태가 아니고 소잉 공정에서 진행하므로 소자의 종류에 관계없이 동일한 형태의 공정 진행이 가능하다.

Claims (4)

  1. 개별화된 칩이 구성되는 기판의 층간 절연층상에 본딩되는 부분이 경사를 갖고 형성되는 금속 패드층;
    상기 금속 패드층의 본딩 영역을 제외하고 금속 패드층을 포함하는 전면에 형성되는 보호막을 포함하고,
    상기 금속 패드층의 경사를 갖는 본딩 영역에 용융된 금속에 의해 패키지 리드선이 본딩되는 것을 특징으로 하는 반도체 소자의 금속 패드.
  2. 제 1 항에 있어서, 금속 패드층의 경사면은 칩의 중앙부에서 에지 부분으로 갈수록 금속 패드층의 두께가 얇아지는 형태인 것을 특징으로 하는 반도체 소자의 금속 패드.
  3. 반도체 소자의 금속 패드 본딩 공정에 있어서,
    웨이퍼상의 어느 하나의 칩의 패드 형성 영역과 그에 이웃하는 다른 칩의 패드 형성 영역에 분리되기 전의 금속 패드층을 일체형으로 형성하는 단계;
    상기 금속 패드층을 포함하는 전면에 보호막을 형성하는 단계;
    FAB-out된 웨이퍼를 소잉하여 각각의 칩을 개별화하는 공정에서 상기 분리되기 전의 금속 패드층이 경사면을 갖고 분리되도록 하여 각각의 칩을 기준으로 분리된 금속 패드층을 형성하는 단계;
    상기 분리된 금속 패드층의 본딩 영역에 리드선을 연결하여 본딩하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 패드 본딩 방법.
  4. 제 3 항에 있어서, 분리되기 전의 금속 패드층은,
    칩의 개별화 공정시에 절단부로 사용되는 스크라이브 레인을 중심으로 어느 하나의 칩과 그에 이웃한 다른 칩의 패드 형성 영역에 형성되는 것을 특징으로 하는 반도체 소자의 금속 패드 본딩 방법.
KR1020040058640A 2004-07-27 2004-07-27 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 KR100556351B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040058640A KR100556351B1 (ko) 2004-07-27 2004-07-27 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US11/024,699 US20060024944A1 (en) 2004-07-27 2004-12-30 Metal pad of semiconductor device and method for bonding the metal pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058640A KR100556351B1 (ko) 2004-07-27 2004-07-27 반도체 소자의 금속 패드 및 금속 패드 본딩 방법

Publications (2)

Publication Number Publication Date
KR20060010062A KR20060010062A (ko) 2006-02-02
KR100556351B1 true KR100556351B1 (ko) 2006-03-03

Family

ID=35732883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058640A KR100556351B1 (ko) 2004-07-27 2004-07-27 반도체 소자의 금속 패드 및 금속 패드 본딩 방법

Country Status (2)

Country Link
US (1) US20060024944A1 (ko)
KR (1) KR100556351B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI340445B (en) * 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
JP4973463B2 (ja) 2007-11-16 2012-07-11 トヨタ自動車株式会社 半導体装置
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286341A (ja) * 1991-03-15 1992-10-12 Matsushita Electron Corp 半導体装置
KR20000027746A (ko) * 1998-10-29 2000-05-15 김영환 칩 크기 패키지의 제작방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332100A (ja) * 1999-05-18 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6791197B1 (en) * 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
JP2004214588A (ja) * 2002-11-15 2004-07-29 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286341A (ja) * 1991-03-15 1992-10-12 Matsushita Electron Corp 半導体装置
KR20000027746A (ko) * 1998-10-29 2000-05-15 김영환 칩 크기 패키지의 제작방법

Also Published As

Publication number Publication date
US20060024944A1 (en) 2006-02-02
KR20060010062A (ko) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100344833B1 (ko) 반도체 패키지 및 그의 제조방법
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
KR100727519B1 (ko) 반도체장치 및 그 제조방법
US20060261450A1 (en) Leadframeless package structure and method
US20030162324A1 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US20100207271A1 (en) Semiconductor device
US7804169B2 (en) Integrated circuit package and fabricating method thereof
TW200832724A (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US7727812B2 (en) Singulation method of semiconductor device
US8742575B2 (en) Semiconductor device and fabrication method thereof
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
KR100547354B1 (ko) 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2004015017A (ja) マルチチップモジュールおよびその製造方法
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
JP4186894B2 (ja) 半導体装置
JP2002373909A (ja) 半導体回路装置及びその製造方法
KR20060075073A (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee