JP2002373909A - 半導体回路装置及びその製造方法 - Google Patents

半導体回路装置及びその製造方法

Info

Publication number
JP2002373909A
JP2002373909A JP2001181652A JP2001181652A JP2002373909A JP 2002373909 A JP2002373909 A JP 2002373909A JP 2001181652 A JP2001181652 A JP 2001181652A JP 2001181652 A JP2001181652 A JP 2001181652A JP 2002373909 A JP2002373909 A JP 2002373909A
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
lead frame
semiconductor
dicing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001181652A
Other languages
English (en)
Inventor
Ryuichi Kosugi
龍一 小杉
Hideyoshi Kawamura
栄喜 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001181652A priority Critical patent/JP2002373909A/ja
Priority to US10/143,984 priority patent/US20020190357A1/en
Publication of JP2002373909A publication Critical patent/JP2002373909A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体チップのパッド電極とリードフレーム
の端子との間を接続するワイヤのリーク不良の発生を防
止する。 【解決手段】 半導体回路装置は、リードフレームと、
ウエハ１から切り出した際のダイシングライン３の一部
が周囲に残存しており、前記リードフレームのダイパッ
ド１１上にダイボンドされた半導体チップ２とを備え、
前記ダイシングラインには、前記半導体チップのパッド
電極１２から前記リードフレームの端子１４にワイヤ１
５で接続するワイヤ横断部６が設けられており、前記ワ
イヤ横断部は、テスト・エレメント・グループ４又は位
置合わせマーク５を含まない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップとリ
ードフレームとをワイヤボンドで接続した半導体回路装
置に関する。
【０００２】
【従来の技術】近年、半導体回路装置のパッケージにお
いては、ますます小型化、薄型化が求められている。通
常、半導体回路装置の製造工程は、以下の各工程からな
る。なお、図５の（ａ）には、ウエハ５１上にダイシン
グライン５３を挟んで複数の半導体チップ５２を形成し
た平面図を示し、図５の（ｂ）には、（ａ）の拡大平面
図を示した。 （１）ウエハ５１上に半導体チップ５２を切り出す際の
切りしろとなるダイシングライン５３にテスト・エレメ
ント・グループ（test element group：ＴＥＧ）５４
や、写真製版時の位置合わせマーク５５を設ける（図５
（ｂ））と共に、このダイシングライン５３を挟んで複
数の半導体チップ５２等を形成する（図５（ａ））。 （２）ウエハ５１から半導体チップ５２を切り出す。 （３）リードフレームのダイパッド６１に半導体チップ
５２をダイボンドする。 （４）次に、半導体チップ５２のパッド電極６２とリー
ドフレームの端子６４とをワイヤ６５で接続する。 （５）最後に、樹脂などを用いて半導体チップ５２上に
封止部６６を形成し、パッド電極６２とリードフレーム
の端子６４の接続部を保護するとともに、リードフレー
ムの端子６４を外部に露出させる。以上の工程によって
半導体回路装置を得ることができる。なお、半導体チッ
プ５２の背面を薄く削ったり、ワイヤ６５の高さを低く
することによってパッケージの薄型化を図ることができ
る。
【０００３】なお、本発明とは直接関係しないが、半導
体チップのパッド電極とリードフレームの端子との接続
に関する先行技術としては以下のものがある。まず、特
開昭６３−３１１７３１号公報に記載の半導体装置で
は、基板上に絶縁膜を設けることにより基板のエッジと
ワイヤとのショートを防止している。また、特開平５−
２２６４０６号公報に記載の半導体装置では、特定の外
部端子に対応せず、チップ上の各回路端子に選択的に可
能な複数のボンディング・パットを相互に異なる座標に
配置して、様々なパッケージへの適合を可能としてい
る。さらに、特開２０００−１７２７３３号公報には、
ボンディングパッドの配置可能な範囲を算出して面積効
率を向上させている。
【０００４】
【発明が解決しようとする課題】上記半導体回路装置の
製造工程において、図５の（ａ）の平面図に示すよう
に、ウエハ５１には半導体チップ５２を切り出す際の切
りしろとしてダイシングライン５３が設けられている。
また、このダイシングライン５３には、図５の（ｂ）に
示すように、半導体チップ５２の特性をモニタするため
のＴＥＧ５４や、写真製版時の重ね合わせに用いられる
位置合わせマーク５５等が設けられることがある。その
一方、ウエハ５１から半導体チップ５２を切り出した
際、上記ＴＥＧ５４や位置合わせマーク５５等の切りく
ず６７が半導体チップ５２上に残る場合がある。この切
りくず６７が残っていると、図６の部分平面図及び図７
の断面図に示すように、半導体チップ５２上のパッド電
極６２とリードフレームの端子６４とをワイヤ６５で接
続する際、この切りくず６７がワイヤ６５と接触して、
リーク不良を発生する場合がある。パッケージの小型
化、薄型化のために、半導体回路装置を構成する半導体
チップのパッド電極６２とリードフレームの端子６４と
の電気的な接続を行うワイヤリングの自由度には制約が
生じている。この切りくず６７とワイヤ６５との接触を
避けるためにワイヤ６５の高さを高くすると、薄型化の
制約のために封止部６６からワイヤ６５が突出してしま
い外力を受けやすくなって信頼性不良を発生する場合が
ある。また、このワイヤリングの制約によって、ウエハ
５１から半導体チップ５２を切り出した際に生じる切り
くず６７とワイヤ６５とがショートすることによるリー
ク不良が発生しやすくなっている。
【０００５】そこで、本発明の目的は、半導体チップの
パッド電極とリードフレームの端子との間を接続するワ
イヤのリーク不良の発生を防止することである。
【０００６】
【課題を解決するための手段】本発明に係る半導体回路
装置の製造方法は、ウエハに半導体チップを切り出す所
定幅を有し、テスト・エレメント・グループ又は位置合
わせマークを含むダイシングラインを挟んで複数の半導
体チップを形成するステップと、前記ウエハから前記半
導体チップを切り出すステップと、前記半導体チップを
リードフレームのダイパッドにダイボンドするステップ
と、前記半導体チップの上のパッド電極と、前記リード
フレームの端子とをワイヤで接続するステップと、前記
パッド電極及び前記リードフレームの端子とワイヤとの
それぞれの接続部を覆って、前記半導体チップの上に樹
脂による封止部を形成するステップとを含み、前記複数
の半導体チップを形成するステップにおいて、その後の
前記半導体チップの上のパッド電極と前記リードフレー
ムの端子とを前記ワイヤで接続するステップで、前記ワ
イヤを横断させる前記ダイシングラインの経路に、テス
ト・エレメント・グループ又は位置合わせマークを含ま
ないワイヤ横断部をあらかじめ設けることを特徴とす
る。
【０００７】また、本発明に係る半導体回路装置の製造
方法は、前記製造方法であって、前記複数の半導体チッ
プを形成するステップにおいて、前記半導体チップの側
辺に対して垂直方向に隣接する前記ダイシングラインの
所定箇所に前記ワイヤ横断部を設けることを特徴とす
る。
【０００８】本発明に係る半導体回路装置は、リードフ
レームと、ウエハから切り出した際のダイシングライン
の一部が周囲に残存しており、前記リードフレームのダ
イパッド上にダイボンドされた半導体チップとを備え、
前記ダイシングラインには、前記半導体チップのパッド
電極から前記リードフレームの端子にワイヤで接続する
ワイヤ横断部が設けられており、前記ワイヤ横断部は、
テスト・エレメント・グループ又は位置合わせマークを
含まないことを特徴とする。
【０００９】また、本発明に係る半導体回路装置は、前
記半導体回路装置であって、前記半導体チップのパッド
電極から前記半導体チップの側辺に対して垂直方向に前
記ダイシングラインの前記ワイヤ横断部の上を介して前
記リードフレームの端子にワイヤで接続されていること
を特徴とする。
【００１０】
【発明の実施の形態】以下に本発明の実施の形態を図１
から図４を用いて説明する。なお、同一符号を付した箇
所は、同一の部分又は部品を示している。
【００１１】実施の形態１．本発明に係る半導体回路装
置は、リードフレームと、リードフレームのダイパッド
上にダイボンドされた半導体チップとを備えている。こ
の半導体チップは、ウエハから切り出した際のダイシン
グラインの一部が周囲に残存しており、このダイシング
ラインには、半導体チップのパッド電極とリードフレー
ムの端子とを接続するワイヤを横断させる経路に、ＴＥ
Ｇ又は位置合わせマークを含まないワイヤ横断部があら
かじめ設けられている。このワイヤ横断部にはＴＥＧ又
は位置合わせマークを含まないため、ウエハから半導体
チップを切り出した際にＴＥＧや位置合わせマークによ
る切りくずが生じない。このように切りくずが存在しな
いワイヤ横断部の上を介して半導体チップのパッド電極
とリードフレームの端子との間にワイヤを延在させるこ
とによって、切りくずとワイヤとがショートするリーク
不良の発生を防止することができる。
【００１２】この半導体回路装置は、図１及び図２に示
すように、半導体チップ２をウエハ１から切り出した際
のダイシングライン３の一部が周囲に残存している。な
お、図１の（ａ）にはウエハ１にダイシングライン３を
挟んで複数の半導体チップ２を形成した平面図を示し
た。図１の（ｂ）は、図１の（ａ）の拡大平面図であ
る。また、図２は、ウエハ１から切り出した半導体チッ
プ２の平面図である。この残存するダイシングライン３
には、図２の平面図に示すように、ＴＥＧ４や位置合わ
せマーク５を含まず、ワイヤ１５を延在させるワイヤ横
断部６と、ウエハ１から半導体チップ２を切り出した際
に切断されたＴＥＧ４の痕跡であるＴＥＧ痕跡１８と、
位置合わせマーク５の痕跡である位置合わせマーク痕跡
１９がある。また、この半導体回路装置は、図３の部分
平面図に示すように、半導体チップ２のパッド電極１２
から上記ワイヤ横断部６の上を介してリードフレームの
端子１４にワイヤで接続している。ウエハから半導体チ
ップ２を切り出す際には、ダイシングライン３上のＴＥ
Ｇ４や位置合わせマーク５の一部として切りくず１７が
発生する。この切りくず１７は元のＴＥＧや位置合わせ
マークの位置のＴＥＧ痕跡１８や位置合わせマーク痕跡
１９の周囲に残存することがある。この半導体回路装置
では、ウエハ１から半導体チップ２を切り出す際のダイ
シングライン３にＴＥＧや位置合わせマークを含まない
ワイヤ横断部６をあらかじめ設け、このワイヤ横断部６
を介してワイヤ１５を延在させることによって、ワイヤ
１５を延在させる範囲に切りくず１７が生じないように
している。これによって、上記切りくず１７とワイヤ１
５とがショートするリーク不良の発生を防止することが
できる。
【００１３】次に、この半導体回路装置の製造方法につ
いて説明する。この製造方法は、以下の工程からなる。 （１）ウエハ１上に半導体チップ２を切り出す所定幅を
有するダイシングライン３を挟んで複数の半導体チップ
２を形成する（図１（ａ））。このダイシングライン３
は、ＴＥＧ４又は写真製版時の位置合わせに用いる位置
合わせマーク５を上記半導体チップの形成と同時に設け
られる。なお、ダイシングライン３は、ウエハ１から半
導体チップ２を切り出すためのマージンとして所定幅を
有している。この場合に、ダイシングライン３におい
て、パッド電極１２を設ける箇所に隣接する箇所に、そ
の後の工程でパッド電極１２からリードフレームの端子
１４にワイヤ１５を延在させる経路に、ＴＥＧ４又は位
置合わせマーク５を含まないワイヤ横断部６をあらかじ
め設ける（図１（ｂ））。 （２）次に、ウエハ１からダイシングライン３のほぼ中
央からそれぞれの半導体チップ２をダイサ（図示せず）
を用いて切り出す。 （３）半導体チップ２をリードフレームのダイパッド１
１にダイボンドする。 （４）半導体チップ２の上のパッド電極１２から上記ワ
イヤ横断部６の上を介してリードフレームの端子１４に
ワイヤ１５で接続する。 （５）パッド電極１２及びリードフレームの端子１４と
ワイヤ１５とのそれぞれの接続部を覆って、半導体チッ
プ２の上に樹脂による封止部１６を形成する。このと
き、端子１４のうちワイヤ１５との接続部は封止部１６
で保護され、一部分は外部端子（図示せず）との接続の
ために封止部１６から露出させている。以上の工程によ
って、半導体回路装置が得られる。
【００１４】この半導体回路装置の製造方法では、半導
体チップ２のパッド電極１２に隣接するダイシングライ
ン３のワイヤ１５が横断する経路に、あらかじめＴＥＧ
４や位置合わせマーク５を含まないワイヤ横断部６を設
けておき、ワイヤ１５を延在させる範囲に切りくず１７
が生じないようにしている。これによって、上記切りく
ず１７とワイヤ１５とがショートするリーク不良の発生
を防止することができる。なお、半導体チップ２の設計
時に決定されるチップサイズ及びパッド電極２の配置に
より、リードフレームの形状が決定され、ワイヤ１５が
ダイシングライン３のどの部分を通過するかを予測する
ことができる。また、ワイヤ１５の高さについて、半導
体チップ２の上の切りくず１７とショートすることなく
ワイヤ１５の高さを低く抑えることができる。これによ
って、半導体回路装置のパッケージの薄型化を向上させ
ることができる。さらに、ワイヤ１５が封止部１６の表
面に露出する可能性も低くなり、信頼性を向上させるこ
とができる。
【００１５】実施の形態２．本発明の実施の形態２に係
る半導体回路装置は、パッド電極から矩形の半導体チッ
プの側辺に対して垂直方向に隣接するワイヤ横断部の上
を介してリードフレームの端子にワイヤで接続してい
る。このようにワイヤを半導体チップの側辺に垂直に延
在させることによって、パッド電極とリードフレームの
端子とを最短距離で接続できると共に、ダイシングライ
ンにおいてＴＥＧや位置合わせマークを含まないワイヤ
横断部の範囲を狭く抑えることができる。
【００１６】この半導体回路装置は、実施の形態１に係
る半導体回路装置と比較すると、図４の部分平面図に示
すように、パッド電極１２から矩形の半導体チップ２の
側辺に対して垂直方向に隣接するワイヤ横断部６の上を
介してリードフレームの端子１４にワイヤ１５で接続し
ている点で相違する。この半導体回路装置において、ワ
イヤ１５を半導体チップ２の側辺に垂直に延在させたこ
とによる効果について以下に説明する。この半導体回路
装置では、実施の形態１に係る半導体回路装置と比較す
ると、半導体チップ２の側辺に対して垂直方向にワイヤ
横断部６を設けており、ワイヤ１５を延在させている。
これによって、ダイシングライン３中でのワイヤ横断部
６を側辺に対して傾斜させて設ける場合に比べてその面
積をより狭く抑えることができる。このワイヤ横断部６
はＴＥＧや位置合わせマークを含まないため、このワイ
ヤ横断部を狭くして、逆にＴＥＧ及び位置合わせマーク
を配置できる範囲を広くとることによってダイシングラ
イン３の領域を十分に有効利用することができる。一
方、実施の形態１に係る半導体回路装置では、図３の部
分断面図に示すように、パッド電極１２から矩形の半導
体チップ２の側辺に対して斜めにワイヤ１５を延在させ
ている。このようにワイヤ１５を半導体チップ２の側辺
に対して斜めに延在させると、側辺に対して垂直に延在
させた場合に比べてワイヤ横断部６の面積はより広くな
る。そのためＴＥＧ及び位置合わせマークを配置する面
積は逆に狭くなってしまいダイシングライン３の領域を
十分に有効利用できない。このように実施の形態２に係
る半導体回路装置では、上記の通り、ダイシングライン
３の領域を十分に有効利用できるという効果を得ること
ができる。
【００１７】次に、この半導体回路装置の製造方法は、
実施の形態１に係る半導体回路装置の製造方法と比較す
ると、図４の部分平面図に示すように、ウエハ１にダイ
シングライン３を挟んで、複数の半導体チップ２を設け
るステップにおいて、ダイシングライン３にワイヤ横断
部６を設ける箇所が、このパッド電極１２から半導体チ
ップ２の側辺に対して垂直方向に隣接する個所である点
で相違する。また、パッド電極１２から上記ワイヤ横断
部６の上を介してリードフレームの端子１４に接続する
ワイヤ１５を、パッド電極１２から半導体チップ２の側
辺に対して垂直方向に延在させている点で相違する。こ
れによって、ワイヤ１５がダイシングライン３を通過す
るワイヤ横断部６の面積を狭く抑えることができ、さら
に、パッド電極１２とリードフレームの端子１４との間
を最短で接続することができる。このワイヤ横断部６
は、ＴＥＧ４や位置合わせマーク５を含まないので、こ
のワイヤ横断部６の面積を狭くすることができるので、
ダイシングライン３の領域を十分に有効利用できる。
【００１８】
【発明の効果】本発明に係る半導体回路装置の製造方法
によれば、半導体チップのパッド電極に隣接するダイシ
ングラインでワイヤを横断させる経路に、あらかじめＴ
ＥＧや位置合わせマークを含まないワイヤ横断部を設け
ている。このワイヤ横断部では、ＴＥＧや位置合わせマ
ークを設けていないことから、ウエハから半導体チップ
を切り出した際にＴＥＧや位置合わせマークからの切り
くずを含まない。これによって、上記切りくずとワイヤ
とがショートするリーク不良の発生を防止することがで
きる。また、半導体チップとショートさせることなくワ
イヤの高さを低く抑えることができるので、半導体回路
装置のパッケージの薄型化を向上させることができる。
さらに、ワイヤが封止部の表面に露出する可能性も低く
なり、信頼性を向上させることができる。
【００１９】また、本発明に係る半導体回路装置の製造
方法によれば、ワイヤを半導体チップの側辺に対して垂
直方向に延在させており、ＴＥＧ又は位置合わせマーク
を含まないワイヤ横断部の面積を狭く抑えることができ
る。これによって、ダイシングラインにＴＥＧや位置合
わせマークを設けることのできる面積を広くすることが
でき、ダイシングラインの領域を十分に有効利用でき
る。
【００２０】本発明に係る半導体回路装置によれば、半
導体チップのパッド電極とリードフレームの端子とを接
続するワイヤの経路として、半導体チップの周囲に残存
ずるダイシングラインにワイヤ横断部を設けている。こ
のダイシングラインは、ウエハから半導体チップを切り
出した際に残存するダイシングラインの一部である。ま
た、このワイヤ横断部は、ＴＥＧ又は位置合わせマーク
を含まない。さらに、半導体チップのパッド電極から上
記ワイヤ横断部の上を介してリードフレームの端子にワ
イヤで接続されている。このように、切りくずが存在し
ないワイヤ横断部の上を介してワイヤを延在させること
によって、切りくずとワイヤとがショートするリーク不
良の発生を防止することができる。また、半導体チップ
とショートさせることなくワイヤの高さを低く抑えるこ
とができるので、半導体回路装置のパッケージの薄型化
を向上させることができる。さらに、ワイヤが封止部の
表面に露出する可能性も低くなり、信頼性を向上させる
ことができる。
【００２１】また、本発明に係る半導体回路装置によれ
ば、パッド電極からワイヤ横断部の上を介してリードフ
レームの端子に接続するワイヤを、パッド電極から半導
体チップの側辺に対して垂直方向に延在させている点で
相違する。これによって、ワイヤがダイシングラインを
通過する範囲であるワイヤ横断部の面積を狭く抑えるこ
とができ、ＴＥＧや位置合わせマークを設けることがで
きる面積を広くすることができ、ダイシングラインの領
域を十分に有効利用できる。また、パッド電極とリード
フレームの端子との間を最短で接続することができる。
【図面の簡単な説明】
【図１】 （ａ）は、本発明の実施の形態１に係る半導
体回路装置の製造方法におけるウエハの平面図であり、
（ｂ）は、（ａ）の一つの半導体チップ周辺の拡大図で
ある。
【図２】 本発明の実施の形態１に係る半導体回路装置
の製造方法において、切り出された一つの半導体チップ
の平面図である。
【図３】 本発明の実施の形態１に係る半導体回路装置
の部分平面図である。
【図４】 本発明の実施の形態２に係る半導体回路装置
の部分平面図である。
【図５】 （ａ）は、従来の半導体回路装置の製造方法
におけるウエハの平面図であり、（ｂ）は、（ａ）の一
つの半導体チップ周辺の拡大図である。
【図６】 従来の半導体回路装置の部分平面図である。
【図７】 図６のＡ−Ｂ線に沿った断面図である。
【符号の説明】
１ ウエハ、２ 半導体チップ、３ ダイシングライ
ン、４ ＴＥＧ、５ 位置合わせマーク、６ ワイヤ横
断部、１０ 拡大範囲、１１ ダイパッド、１２パッド
電極、１４ 端子、１５ ワイヤ、１６ 封止部、１７
切りくず、１８ＴＥＧ痕跡、１９ 位置合わせマーク
痕跡、５１ ウエハ、５２ 半導体チップ、５３ ダイ
シングライン、５４ ＴＥＧ、５５ 位置合わせマー
ク、６０拡大範囲、６１ ダイパッド、６２ パッド電
極、６４ 端子、６５ ワイヤ、６６ 封止部、６７
切りくず

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ウエハに半導体チップを切り出す所定幅
    を有し、テスト・エレメント・グループ又は位置合わせ
    マークを含むダイシングラインを挟んで複数の半導体チ
    ップを形成するステップと、 前記ウエハから前記半導体チップを切り出すステップ
    と、 前記半導体チップをリードフレームのダイパッドにダイ
    ボンドするステップと、 前記半導体チップの上のパッド電極と、前記リードフレ
    ームの端子とをワイヤで接続するステップと、 前記パッド電極及び前記リードフレームの端子とワイヤ
    とのそれぞれの接続部を覆って、前記半導体チップの上
    に樹脂による封止部を形成するステップとを含み、 前記複数の半導体チップを形成するステップにおいて、
    その後の前記半導体チップの上のパッド電極と前記リー
    ドフレームの端子とを前記ワイヤで接続するステップ
    で、前記ワイヤを横断させる前記ダイシングラインの経
    路に、テスト・エレメント・グループ又は位置合わせマ
    ークを含まないワイヤ横断部をあらかじめ設けることを
    特徴とする半導体回路装置の製造方法。
  2. 【請求項２】 前記複数の半導体チップを形成するステ
    ップにおいて、前記半導体チップの側辺に対して垂直方
    向に隣接する前記ダイシングラインの所定箇所に前記ワ
    イヤ横断部を設けることを特徴とする請求項１に記載の
    半導体回路装置の製造方法。
  3. 【請求項３】 リードフレームと、 ウエハから切り出した際のダイシングラインの一部が周
    囲に残存しており、前記リードフレームのダイパッド上
    にダイボンドされた半導体チップとを備え、 前記ダイシングラインには、前記半導体チップのパッド
    電極から前記リードフレームの端子にワイヤで接続する
    ワイヤ横断部が設けられており、前記ワイヤ横断部は、
    テスト・エレメント・グループ又は位置合わせマークを
    含まないことを特徴とする半導体回路装置。
  4. 【請求項４】 前記半導体チップのパッド電極から前記
    半導体チップの側辺に対して垂直方向に前記ダイシング
    ラインの前記ワイヤ横断部の上を介して前記リードフレ
    ームの端子にワイヤで接続されていることを特徴とする
    請求項３に係る半導体回路装置。
JP2001181652A 2001-06-15 2001-06-15 半導体回路装置及びその製造方法 Pending JP2002373909A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001181652A JP2002373909A (ja) 2001-06-15 2001-06-15 半導体回路装置及びその製造方法
US10/143,984 US20020190357A1 (en) 2001-06-15 2002-05-14 Semiconductor circuit device and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001181652A JP2002373909A (ja) 2001-06-15 2001-06-15 半導体回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002373909A true JP2002373909A (ja) 2002-12-26

Family

ID=19021886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001181652A Pending JP2002373909A (ja) 2001-06-15 2001-06-15 半導体回路装置及びその製造方法

Country Status (2)

Country Link
US (1) US20020190357A1 (ja)
JP (1) JP2002373909A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435990B2 (en) * 2003-01-15 2008-10-14 International Business Machines Corporation Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
EP2230042B1 (en) * 2004-08-06 2017-10-25 Hamamatsu Photonics K.K. Laser processing method
CN104701301B (zh) * 2015-03-10 2018-05-01 武汉新芯集成电路制造有限公司 一种晶圆对准标记

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010564B1 (ko) * 1991-10-10 1994-10-24 금성일렉트론 주식회사 전계효과 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20020190357A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
US7884454B2 (en) Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US8153476B2 (en) Electronic component and method of manufacturing the same
US8587135B2 (en) Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP2002373909A (ja) 半導体回路装置及びその製造方法
JP2001060567A (ja) 半導体装置の製造方法
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
JP3734453B2 (ja) 半導体装置の製造方法
KR20050024017A (ko) 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
KR100288174B1 (ko) 반도체 펠릿 및 반도체 장치 조립 방법
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JPH1140563A (ja) 半導体装置およびその電気特性変更方法
JP3019065B2 (ja) 半導体装置の接続方法
JP2002093750A (ja) 半導体装置
JP2005032983A (ja) 半導体装置およびその製造方法
JP3084919B2 (ja) 半導体装置
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
CN104576560A (zh) 裸片和芯片
JP2006041328A (ja) 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
JP4808540B2 (ja) 半導体ウェハ
KR100190928B1 (ko) 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩
JP2001060568A (ja) 半導体装置の製造方法
JP2001267489A (ja) 半導体装置および半導体チップ