JP4186894B2

JP4186894B2 - 半導体装置

Info

Publication number: JP4186894B2
Application number: JP2004247887A
Authority: JP
Inventors: 真嗣今田; 今井　　博和
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-08-27
Filing date: 2004-08-27
Publication date: 2008-11-26
Anticipated expiration: 2024-08-27
Also published as: JP2006066670A

Description

本発明は、第１の半導体チップの一面上にダイマウント材を介して第２の半導体チップを積層したものをモールド樹脂により封止してなる半導体装置に関する。

図９は、従来のこの種の半導体装置の一般的な概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は概略平面図である。

リードフレームのアイランド４０の上にダイマウント材３０を介して第１の半導体チップ１０が搭載されている。第１の半導体チップ１０の一面上には、ダイマウント材３０を介して第２の半導体チップ２０が搭載されている。

第１の半導体チップ１０の一面とリードフレームのリード４１との間、第２の半導体チップ２０の一面とリードフレームのリード４１との間は、それぞれボンディングワイヤ５０により結線され電気的に接続されている。

そして、アイランド４０上にて積層された第１および第２の半導体チップ１０、２０、ボンディングワイヤ５０、リード４１は、モールド樹脂６０にて包み込まれるように封止されている。

このような半導体装置は、アイランド４０の上に、それぞれダイマウント材３０を介して第１の半導体チップ１０、第２の半導体チップ２０を搭載し、ワイヤボンディングを行った後、樹脂モールドを行うことにより製造される。

ところで、一般に半導体ＩＣのパッケージに使用されるダイマウント材は、材料塗布の段階では溶剤を含んでおり、未硬化状態である。そのため、ダイマウント後の硬化プロセスで、溶剤の油分が周囲に染み出す、いわゆるブリードアウトが生じる恐れがある。

上記図９に示したような従来の半導体装置の場合、第１の半導体チップ１０の一面上にダイマウント材３０を介して第２の半導体チップ２０を搭載するときに、ダイマウント材３０中の溶剤の油分Ｙが周囲に染み出し、図９に示されるように、第１の半導体チップ１０の一面に広がる恐れがある。

すると、この第１の半導体チップ１０の一面におけるブリードアウトによる汚染によって、モールド樹脂６０と第１の半導体チップ１０との密着力が低下し、その界面が剥離しやすくなる。

第１の半導体チップ１０とモールド樹脂６０とが剥離し、この剥離がワイヤボンド部分に至る場合には、はんだリフロー時のストレスや冷熱ストレスなどによって、モールド樹脂６０と第１の半導体チップ１０とがその界面で相対的に大きく動くので、ボンディングワイヤ５０が断線し、致命的な品質不良になるという問題がある。

本発明は、上記問題に鑑みてなされたものであり、第１の半導体チップの一面上にダイマウント材を介して第２の半導体チップが搭載され、これら両半導体チップがモールド樹脂により封止されてなる半導体装置において、ダイマウント材のブリードアウトの広がりを極力抑制することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、第１の半導体チップ（１０）の一面上に、ダイマウント材（３０）を介して第２の半導体チップ（２０）が搭載され、これら両半導体チップ（１０、２０）がモールド樹脂（６０）により封止されてなる半導体装置において、第１の半導体チップ（１０）の一面に溝（１２）が格子状のパターンに形成されており、該格子状のパターンに形成された溝（１２）により第２の半導体チップ（２０）の搭載領域の外周に、当該搭載領域を取り囲むように溝（１２）が形成されていることを特徴としている。

それによれば、第１の半導体チップ（１０）の一面における第２の半導体チップ（２０）の搭載領域の外周に、溝（１２）を設けているから、第１の半導体チップ（１０）の一面上にダイマウント材（３０）を介して第２の半導体チップ（２０）を搭載するときに、ダイマウント材（３０）中の溶剤の油分（Ｙ）が周囲に染み出しても、この溝（１２）にてせき止められる。

よって、本発明によれば、第１の半導体チップ（１０）の一面上にダイマウント材（３０）を介して第２の半導体チップ（２０）が搭載され、これら両半導体チップ（１０、２０）がモールド樹脂（６０）により封止されてなる半導体装置において、ダイマウント材（３０）のブリードアウトの広がりを極力抑制することができる。

また、請求項２に記載の発明のように、請求項１に記載の半導体装置においては、第１の半導体チップ（１０）の一面側には、２層以上の積層された保護膜（１１）が設けられており、溝（１２）は、保護膜（１１）のうち少なくとも一番下地側の層（１１ａ）を残して表層側の層（１１ｂ）を除去したものとして構成されているものにできる。

また、請求項３に記載の発明では、請求項１または２に記載の半導体装置において、第１の半導体チップ（１０）の一面における第２の半導体チップ（２０）の搭載領域は、当該一面における当該搭載領域以外の部位よりも鏡面に近い面となっていることを特徴としている。

第１の半導体チップ（１０）の一面が鏡面に近くなるほど、ダイマウント材（３０）中の溶剤の油分の濡れ性が悪くなり、当該油分の濡れ広がりが抑制される。

本発明によれば、第１の半導体チップ（１０）の一面における第２の半導体チップ（２０）の搭載領域を、当該一面における当該搭載領域以外の部位よりも鏡面に近い面としているため、ダイマウント材（３０）中の溶剤の油分（Ｙ）が周囲に染み出しても、この油分（Ｙ）の濡れ広がりが抑制される。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は概略平面図である。

また、図２（ａ）は、本半導体装置１００における第１の半導体チップ１０の部分拡大断面図、図２（ｂ）は、本半導体装置１００における第１および第２の半導体チップ１０、２０の部分拡大断面図である。

ここで、第１の半導体チップ１０および第２の半導体チップ２０は、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したＩＣチップである。

図１および図２に示されるように、第１の半導体チップ１０および第２の半導体チップ２０は、その一面側に保護膜１１、２１を有しており、この保護膜１１、２１によりチップ上の各素子や配線などが保護されている。

ここでは、図２に示されるように、保護膜１１、２１は、各半導体チップ１０、２０の本体を構成するシリコンチップ１０ａ、２０ａ側からシリコン窒化膜（ＳｉＮ膜）１１ａ、２１ａ、ポリイミド膜１１ｂ、２１ｂの２層が積層された構成となっている。

シリコン窒化膜１１ａ、２１ａはＣＶＤやスパッタなどにより形成され、ポリイミド膜１１ｂ、２１ｂはスピンコート法などにより形成される。もちろん、保護膜１１、２１としてはこれらの材質以外の膜、たとえばシリコン酸化膜などを用いてもよい。

そして、図１、図２に示されるように、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域の外周には、当該搭載領域を取り囲むように溝１２が形成されている。本例では、図１（ｂ）に示されるように、矩形板状の第２の半導体チップ２０の搭載領域の外周に矩形枠状の溝１２が形成されている。

また、図１に示されるように、モールド樹脂６０の内部にて第１の半導体チップ１０の周囲に配置されているリード４１と第１の半導体チップ１０の一面とは、ボンディングワイヤ５０を介して結線されているが、溝１２は、第１の半導体チップ１０の一面において第２の半導体チップ２０の搭載領域とボンディングワイヤ５０との接続部との間に位置している。

本例では、図２に示したように、第１の半導体チップ１０の一面側には、２層の積層された保護膜１１が設けられており、溝１２は、保護膜１１のうち下地側の層としてのＳｉＮ膜１１ａを残して表層側の層としてのポリイミド膜１１ｂを除去したものとして構成されている。

具体的には、表層側の層であるポリイミド膜１１ｂをフォトリソグラフ法を用いてエッチングすることにより溝１２を形成することができる。また、表層側の層がシリコン酸化膜である場合には、マスクを用いたドライエッチングなどにより溝１２を形成することができる。

なお、第１の半導体チップ１０の一面側に設けられる保護膜１１が２層以上の積層された膜である場合には、溝１２は、保護膜１１のうち少なくとも一番下地側の層を残して表層側の層を除去したものとして構成すればよい。

本例では、図２（ａ）に示されるように、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域は、第２の半導体チップ２０のサイズとその外側に設けた幅３０μｍ〜５０μｍ程度のマウント代とを合わせたものである。このマウント代はマウント精度を考慮したものである。

そして、この搭載領域を取り囲むように形成された溝１２の幅は、たとえば２０μｍ〜３０μｍ程度である。ちなみに、ポリイミド膜１１ｂの厚さは、たとえば２μｍ〜１０μｍ程度である。

また、アイランド４０、各半導体チップ１０、２０を接着するダイマウント材３０は、通常の半導体ＩＣで採用されるもの、たとえば、エポキシ系樹脂やポリイミド系樹脂などからなる電気絶縁性の接着剤を採用することができる。

また、アイランド４０およびリード４１を構成するリードフレームは、Ｃｕや４２アロイなどの通常のリードフレーム材料を採用することができる。また、ボンディングワイヤ５０は、ＡｕやＡｌなどのワイヤボンディングにより形成されるものである。

ここで、本実施形態においては、図示しないが、各半導体チップ１０、２０におけるボンディングワイヤ５０との接続部では、保護膜１１、２１は除去されてボンディングパッドが露出しており、このボンディングパッドとボンディングワイヤ５０とが電気的に接続されている。

さらに、モールド樹脂６０は、エポキシ系樹脂など、通常の半導体装置における樹脂封止材料を用いることができ、金型を用いたトランスファーモールド法などにより成形できるものである。

ところで、本実施形態によれば、第１の半導体チップ１０の一面上に、ダイマウント材３０を介して第２の半導体チップ２０が搭載され、これら両半導体チップ１０、２０がモールド樹脂６０により封止されてなる半導体装置において、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域の外周には、当該搭載領域を取り囲むように溝１２が形成されていることを特徴とする半導体装置１００が提供される。

図３は、本半導体装置１００の作用を示すための断面図であるが、本半導体装置１００によれば、第１の半導体チップ１０の一面上にダイマウント材３０を介して第２の半導体チップ２０を搭載するときに、ダイマウント材３０中の溶剤の油分Ｙが周囲に染み出しても、この油分Ｙは、毛細管現象によって溝１２の方向へ広がり、また溝１２にてせき止められるため、溝１２よりも外側へは広がりにくい。

よって、本実施形態によれば、第１の半導体チップ１０の一面上にダイマウント材３０を介して第２の半導体チップ２０が搭載され、これら両半導体チップ１０、２０がモールド樹脂６０により封止されてなる半導体装置１００において、ダイマウント材３０のブリードアウトの広がりを極力抑制することができる。

また、上述したように、本実施形態の半導体装置１００においては、モールド樹脂６０の内部にて、第１の半導体チップ１０の周囲にはリード４１が配置されており、第１の半導体チップ１０の一面とリード４１とは、ボンディングワイヤ５０を介して結線されており、溝１２は、第１の半導体チップ１０の一面において第２の半導体チップ２０の搭載領域とボンディングワイヤ５０との接続部との間に位置することも特徴点である。

それによれば、溝１２は、第１の半導体チップ１０の一面において第２の半導体チップ２０の搭載領域とボンディングワイヤ５０との接続部との間に介在するため、ダイマウント材３０のブリードアウトがボンディングワイヤ５０の接続部にまで広がるのを防止することができる。

そのため、第１の半導体チップ１０とモールド樹脂６０とのブリードアウトに起因する剥離がワイヤボンド部分に至ることを防止することができ、その結果、ボンディングワイヤ５０の断線という致命的な品質不良を防止することができる。

また、本実施形態では、上記図２に示されるように、第１の半導体チップ１０の一面側には、２層以上の積層された保護膜１１が設けられており、溝１２は、保護膜１１のうち少なくとも一番下地側の層１１ａを残して表層側の層１１ｂを除去したものとして構成されていることも特徴点である。

このように、本実施形態では、ブリードアウトによって第１の半導体チップ１０の表面が汚染される面積は最小限に抑えられ、モールド樹脂６０との密着性を確保することが可能になる。すなわち、はんだリフロー時や冷熱サイクルのストレスに対して信頼性の高い品質を得ることができる。

［変形例］
次に、本実施形態の種々の変形例を図４、図５、図６を参照して示しておく。なお、各図４〜図６では、第１の半導体チップ１０と第２の半導体チップ２０とは、図示しないボンディングワイヤなどにより電気的に接続されている。

図４は、本実施形態の第１の変形例を示す概略断面図である。この変形例では、第１の半導体チップ１０の一面にに設けた溝１２について、ボンディングワイヤ５０の接続部側に位置する溝１２の外周部のポリイミド膜１１ｂを厚くしている。

このように、ポリイミド膜１１ｂを部分的に厚く形成することは、ポリイミド膜１１ｂを厚めに形成しておき、これを複数回エッチングするなどにより容易に実現できる。そして、溝１２の外側においてワイヤボンド部側を高くすることで、特に致命問題になるワイヤボンド部のブリードアウトの広がりを防止するようにしている。

図５（ａ）は、本実施形態の第２の変形例を示す概略断面図、（ｂ）は概略平面図である。この変形例では、上記溝１２を格子状のパターンにしている。それによれば、第２の半導体チップ２０のサイズやマウント位置が異なるものについても対応でき、また、第２の半導体チップ２０を複数個設けた場合にも対応することができる。

図６は、（ａ）は、本実施形態の第３の変形例を示す概略断面図、（ｂ）は概略平面図である。この変形例では、上記溝１２を複数列、図示例では２列にして、ブリードの広がりを抑える効果を高めている。

また、本変形例では、モールド樹脂６０との接着力確保のためにポリイミド膜１１ｂを極力多く残す目的で、１列目と２列目の溝１２が重複する部分については、いずれか１つを部分的に残すようなパターンとしている。

つまり、１列目と２列目の溝１２では互いに千鳥状の破線形状の溝パターンとしている。それによって、１列目の溝１２が存在する部分の隣では、２列目の溝１２は存在せず、一方、２列目の溝１２が存在する部分の隣では、１列目の溝１２は存在しないようにしており、１列目の溝１２と２列目の溝１２とが重なって存在することを極力避けるようにしている。

（第２実施形態）
図７は、本発明の第２実施形態に係る半導体装置の要部を示す概略断面図であり、本半導体装置における第１および第２の半導体チップ１０、２０の部分拡大断面図である。本実施形態の半導体装置は、上記実施形態の半導体装置の一部を変形したものであり、上記実施形態との相違点を中心に述べる。

本実施形態によれば、第１の半導体チップ１０の一面上に、ダイマウント材３０を介して第２の半導体チップ２０が搭載され、これら両半導体チップ１０、２０がモールド樹脂６０により封止されてなる半導体装置において、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域は、当該一面における当該搭載領域以外の部位よりも鏡面に近い面となっていることを特徴とする半導体装置が提供される。

具体的に、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域のポリイミド膜１１ｂの表面を研磨することなどにより鏡面仕上げしている。図７において、この鏡面仕上げされたポリイミド膜１１ｂは、符号１１ｂ（１１ｂ’）を付して示してある。

第１の半導体チップ１０の一面が鏡面に近くなるほど、ダイマウント材３０中の溶剤の油分の濡れ性が悪くなり、当該油分の濡れ広がりが抑制される。

本実施形態によれば、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域を、当該一面における当該搭載領域以外の部位よりも鏡面に近い面としているため、ダイマウント材３０中の溶剤の油分Ｙが周囲に染み出しても、この油分Ｙの濡れ広がりが抑制される。

よって、本実施形態によれば、第１の半導体チップ１０の一面上にダイマウント材３０を介して第２の半導体チップ２０が搭載され、これら両半導体チップ１０、２０がモールド樹脂６０により封止されてなる半導体装置において、ダイマウント材３０のブリードアウトの広がりを極力抑制することができる。

（第３実施形態）
図８は、本発明の第３実施形態に係る半導体装置の要部を示す概略断面図であり、本半導体装置における第１および第２の半導体チップ１０、２０の部分拡大断面図である。本実施形態の半導体装置は、上記第１実施形態と第２実施形態とを組み合わせたものであり、上記実施形態との相違点を中心に述べる。

すなわち、本実施形態によれば、第１の半導体チップ１０の一面上に、ダイマウント材３０を介して第２の半導体チップ２０が搭載され、これら両半導体チップ１０、２０がモールド樹脂６０により封止されてなる半導体装置において、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域の外周には、当該搭載領域を取り囲むように溝１２が形成されており、且つ、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域は、当該一面における当該搭載領域以外の部位よりも鏡面に近い面となっていることを特徴とする半導体装置が提供される。

それによれば、上記第１実施形態と上記第２実施形態の両方におけるブリードアウトの広がりの抑制効果を期待することができる。

（他の実施形態）
なお、上記溝２２は、上記した各図示例に限定されるものではない。つまり、溝２２は、第１の半導体チップ１０の一面における第２の半導体チップ２０の搭載領域の外周に、当該搭載領域を取り囲むように形成されていればよく、その形状や位置は必要に応じて任意のものを適宜採用できる。

また、第１の半導体チップ１０の一面上に搭載される第２の半導体チップ２０は、第１の半導体チップ１０よりも大きいサイズのものであってもよい。

この場合、第１の半導体チップ１０の上に第１の半導体チップ１０よりも小さいサイズのスペーサ部材を介在させ、このスペーサ部材の上に第２の半導体チップ２０を搭載するとともに、スペーサ部材をダイマウント材３０を介して第１の半導体チップ１０の一面上に搭載するようにする。そして、この場合、第２の半導体チップ２０の搭載領域は、このスペーサ部材の搭載領域に相当する。

また、上記実施形態では、半導体チップ１０、２０を２段に積層した構成であったが、３段以上の積層構成であってもよい。その場合、各段において下側の半導体チップが第１の半導体チップ、上側の半導体チップが第２の半導体チップとなる。

要するに、本発明は、第１の半導体チップの一面上に、ダイマウント材を介して第２の半導体チップが搭載され、これら両半導体チップがモールド樹脂により封止されてなる半導体装置において、第１の半導体チップの一面における第２の半導体チップの搭載領域の外周に上記溝を形成したことや、第１の半導体チップの一面における第２の半導体チップの搭載領域を鏡面仕上げしたことを要部とするものであり、その他の部分については、適宜設計変更が可能である。

本発明の第１実施形態に係る半導体装置の概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は概略平面図である。（ａ）は図１に示される半導体装置における第１の半導体チップの部分拡大断面図、（ｂ）は同半導体装置における第１および第２の半導体チップの部分拡大断面図である。図１に示される半導体装置の作用を示すための断面図である。上記第１実施形態の第１の変形例を示す概略断面図である。（ａ）は上記第１実施形態の第２の変形例を示す概略断面図であり、（ｂ）は概略平面図である。（ａ）は上記第１実施形態の第３の変形例を示す概略断面図であり、（ｂ）は概略平面図である。本発明の第２実施形態に係る半導体装置の要部を示す概略断面図である。本発明の第３実施形態に係る半導体装置の要部を示す概略断面図である。従来のこの種の半導体装置の一般的な概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は概略平面図である。

符号の説明

１０…第１の半導体チップ、１１…第１の半導体チップの保護膜、
１１ａ…第１の半導体チップの保護膜における一番下地側の層としてのＳｉＮ化膜、
１１ｂ…第１の半導体チップの保護膜における表層側の層としてのポリイミド膜、
１２…溝、２０…第２の半導体チップ、３０…ダイマウント材、
４１…リードフレームのリード、５０…ボンディングワイヤ、６０…モールド樹脂。

Claims

第１の半導体チップ（１０）の一面上に、ダイマウント材（３０）を介して第２の半導体チップ（２０）が搭載され、これら両半導体チップ（１０、２０）がモールド樹脂（６０）により封止されてなる半導体装置において、
前記第１の半導体チップ（１０）の一面に溝（１２）が格子状のパターンに形成されており、該格子状のパターンに形成された溝（１２）により前記第２の半導体チップ（２０）の搭載領域の外周に、当該搭載領域を取り囲むように溝（１２）が形成されていることを特徴とする半導体装置。
前記第１の半導体チップ（１０）の一面側には、２層以上の積層された保護膜（１１）が設けられており、
前記溝（１２）は、前記保護膜（１１）のうち少なくとも一番下地側の層（１１ａ）を残して表層側の層（１１ｂ）を除去したものとして構成されていることを特徴とする請求項１に記載の半導体装置。
前記第１の半導体チップ（１０）の一面における前記第２の半導体チップ（２０）の搭載領域は、当該一面における当該搭載領域以外の部位よりも鏡面に近い面となっていることを特徴とする請求項１または２に記載の半導体装置。