CN117995817A - 半导体结构和半导体结构的制造方法 - Google Patents
半导体结构和半导体结构的制造方法 Download PDFInfo
- Publication number
- CN117995817A CN117995817A CN202211327703.6A CN202211327703A CN117995817A CN 117995817 A CN117995817 A CN 117995817A CN 202211327703 A CN202211327703 A CN 202211327703A CN 117995817 A CN117995817 A CN 117995817A
- Authority
- CN
- China
- Prior art keywords
- closed
- contact layer
- semiconductor structure
- layer
- closed curved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title description 17
- 238000002955 isolation Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005452 bending Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 189
- 230000035882 stress Effects 0.000 description 57
- 238000004891 communication Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- 241000724291 Tobacco streak virus Species 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例涉及半导体领域,提供一种半导体结构和半导体结构的制造方法,半导体结构包括:基底,所述基底内具有导电通孔和接触层,所述导电通孔与所述接触层电连接,且二者均沿第一方向延伸,二者在所述第一方向排布;所述接触层至少包括非闭合弯曲部,所述非闭合弯曲部在垂直于所述第一方向上的剖面呈弯曲线条状;隔离层,位于所述基底内并覆盖所述接触层的侧壁。本公开实施例至少可以提高半导体结构的性能。
Description
技术领域
本公开属于半导体领域,具体涉及一种半导体结构和半导体结构的制造方法。
背景技术
硅通孔技术(Through Silicon Via,TSV)技术是一项高密度封装技术,TSV技术通过导电物质填充通孔,从而实现垂直方向的电气互连。TSV技术有利于减小信号延迟,降低寄生电容,实现芯片间的低功耗,高速通讯,并实现器件集成的小型化。
在芯片的三维集成封装技术中,当芯片与芯片间通过TSV互联通讯时,TSV会与通过接触层与靠近芯片表面的焊盘电连接。然而接触层的设计还存在不足之处,从而会影响半导体结构的性能。
发明内容
本公开实施例提供一种半导体结构和半导体结构的制造方法,至少有利于提高半导体结构的性能。
根据本公开一些实施例,本公开实施例一方面提供一种半导体结构,其中,半导体结构包括:基底,所述基底内具有导电通孔和接触层,所述导电通孔与所述接触层电连接,且二者均沿第一方向延伸,二者在所述第一方向排布;所述接触层至少包括非闭合弯曲部,所述非闭合弯曲部在垂直于所述第一方向上的剖面呈弯曲线条状;隔离层,位于所述基底内并覆盖所述接触层的侧壁。
根据本公开一些实施例,本公开实施例另一方面还提供一种半导体结构的制造方法,其中,半导体结构的制造方法包括:提供基底;
在所述基底内形成接触层和导电通孔,所述导电通孔与所述接触层电连接,且二者均沿第一方向延伸,二者在所述第一方向排布;
所述接触层至少包括非闭合弯曲部,所述非闭合弯曲部在垂直于所述第一方向上的剖面呈弯曲线条状;在所述基底内形成隔离层,所述隔离层还覆盖所述接触层的侧壁。
本公开实施例提供的技术方案至少具有以下优点:相比于点状阵列式的接触层,本公开实施例中的接触层至少包括非闭合弯曲部,非闭合弯曲部使得隔离层所受的拉应力更小,且非闭合弯曲部的截面面积更大,既有效保证了半导体结构的安全可靠性,由显著提升了芯片的通讯性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了一种接触层和隔离层的俯视图;
图2为图1的局部放大图;
图3示出了一种接触层和隔离层的剖面图;
图4示出了本公开一实施例提供的半导体结构的剖面图;
图5-图11示出了本公开一实施例提供的半导体结构内的接触层和隔离层的俯视图;
图12-图16示出了本公开一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,接触层的设计还存在不足之处,从而会影响半导体结构的性能。下面将对此进行具体分析,图1为接触层200和隔离层300的俯视图,图2为图1的局部放大图,图3为接触层200和隔离层300的剖界面图。参考图1-图3,接触层200被隔离层300所覆盖,而接触层200与隔离层300的热膨胀系数不同。在形成接触层200之后,通常会进行退火处理,以降低接触层200的内应力,在退火处理的降温过程中,接触层200和隔离层300的体积由膨胀到收缩,在温度接近100℃~120℃时,接触层200和隔离层300之间的拉应力较小,在温度达到室温时,接触层200的收缩体积比隔离层300的收缩体积大很多,从而会对隔离层300产生拉应力,使得隔离层300被拉裂。即在温度发生变化时,接触层200与隔离层300的形变量存在差异,从而使得隔离层300受到拉应力,进而影响半导体结构的安全可靠性。隔离层300的材料通常为脆性材料,容易被拉裂,其破坏准则适用的判断标准是最大拉应力理论标准。因此,接触层200常用的设计结构是点状阵列式,这样设计的好处是使每个接触层200的横截面面积尽量小,保证在热胀冷缩时其变形量也较小,从而达到降低拉应力的目的。
如图2所示,虚线框处为隔离层300受到最大拉应力的位置。以隔离层300为氧化硅为例,氧化硅的抗拉强度为50MPa。在前述虚线框处,氧化硅其所受的拉应力为49.374MPa,接近50MPa,因此,此处的氧化硅存在被拉裂的风险。
另外,点状阵列式的接触层200的横截面面积较小,导致总的有效通讯面积较少,使TSV传入的电信号不能及时通过,降低了通讯速率。
本公开实施例提供一种半导体结构,其中,接触层至少包括非闭合弯曲部,非闭合弯曲部的剖面形状呈弯曲线条状。非闭合弯曲部可以有效分散接触层对隔离层产生的拉应力,从而降低接触层内的最大拉应力,能够达到提高半导体结构的安全可靠性的目的;此外,相比于点状结构,非闭合弯曲部可增加接触层的总横截面积,从而提升通讯性能。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开实施例而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开实施例所要求保护的技术方案。
如图4-图11所示,本公开一实施例提供一种半导体结构。需要说明的是,为了便于描述以及清晰地示意出半导体结构,图4至图11均为半导体结构的局部结构示意图。半导体结构包括:基底1,基底1内具有导电通孔5和接触层2,导电通孔5与接触层2电连接,且二者均沿第一方向X延伸,二者在第一方向X排布;接触层2至少包括非闭合弯曲部21,非闭合弯曲部21在垂直于第一方向X上的剖面呈弯曲线条状;隔离层3,位于基底1内并覆盖接触层2的侧壁。
这样的设计至少具有以下好处:
第一,非闭合弯曲部21的剖面呈弯曲线条状,也就是说,非闭合弯曲部21的剖面形状是细长的。在温度降低时,细长结构在线宽方向上的形变量较小,因而其相对两侧的拉应力较小,能够避免热应力在此处集中。另外,细长结构便于增大接触层2的长度,从而使得接触层2与隔离层3的接触面积更大,由此增大了分散拉应力的面积,使得拉应力可以均匀地分散在接触层3的表面,从而能够降低拉应力对隔离层3的影响。
第二,非闭合弯曲部21的剖面形状是弯曲的。弯曲形状有利于提高非闭合弯曲部21的总长度,即提高其横截面面积,因此,接触层2的总电阻更小,从而有利于降低RC延迟效应,以提高半导体结构的运行速率。另外,弯曲形状使得非闭合弯曲部21具有圆滑过渡的侧壁,从而减少了应力集中点,所以不会出现局部应力过大的现象。另外,需要说明的是,直线结构在发生热胀冷缩时,其长度的变化较大,这种变化程度会集中体现在直线结构的端部,从而增加了端部的热应力,而弯曲结构在发生热胀冷缩时,其形变量可以分散在不同的方向和位置,从而有利于降低端部的拉应力。
第三,由于非闭合弯曲部21不是首尾相连的闭合形状,因而其形状设计和位置排列更为灵活。即,非闭合弯曲部21的弯曲程度、弯曲方向、整体的延伸方向以及排列方向都可以进行灵活的调整,以满足低电阻以及高通讯速率的要求。
下面将结合附图对半导体结构进行详细说明。
参考图4,在一些实施例中,基底1可以包括衬底11以及形成于衬底11上的器件层12,衬底11可以为硅衬底11或锗衬底11。即,基底1可以理解为芯片的整体结构,导电通孔5、接触层2和隔离层3均属于芯片的内部结构,且三者可以均形成于器件层12内。在另一些实施例中,基底1也可以是一种起中介作用的基板,用于充当芯片与电路板之间的桥梁。导电通孔5和接触层2用于在第一方向X上实现多个半导体结构的电气互连。
第一方向X可以为基底1的厚度方向,导电通孔5和接触层2的延伸方向可以相同,且二者均在基底1的厚度方向延伸。
在一些实施例中,导电通孔5可以为TSV,其材料可以包括铜。接触层2的材料可以为金属,比如钨、金、铜、钼等。由于接触层2是贯穿隔离层3的,因此,接触层2也可以视为一种类似于导电通孔的结构。
隔离层3的材料可以是氧化硅、氮化硅、氮氧化硅或者其他低介电常数的绝缘材料。低介电常数的绝缘材料既可以为有机材料也可以为无机材料。低介电常数的绝缘材料可以提高隔离层3的隔离效果,且降低接触层2之间的寄生电容,以提高半导体结构的运行速率。隔离层3可以为单层结构,也可以为多层复合结构。
半导体结构还包括:分别位于接触层2相对两侧的第一焊盘M0和第二焊盘M1,第一焊盘M0与导电通孔5和接触层2连接,第二焊盘M1与接触层2连接。即,导电通孔5着陆在第一焊盘M0上,再通过接触层2连通到第二焊盘M1上,从而便于在第一方向X实现两个半导体结构之间的连接通讯。
半导体结构可以包括第一金属层和第二金属层,第一焊盘M0属于第一金属层的一部分,第二焊盘M1属于第二金属层的一部分。此外,第一金属层和第二金属层还可以包括金属走线,从而实现芯片内的元器件的互连。
以下将对接触层2的形状和位置进行详细说明。
参考图5-图11,非闭合弯曲部21包括多个相连的波段211,且多个相连的波段211在垂直于第一方向X上的剖面呈波浪线状。由于接触层2端部的拉应力相对较大,而多个波段211相连有利于减少接触层2的端部数量,从而降低拉应力的集中程度。另外,多个波段211相连也有利于增加非闭合弯曲部21的长度,即增加接触层2的横截面面积,进而提高通讯性能。
波浪线的形状相对规整,有利于提高拉应力的分散效果,并提高半导体结构的均一性。示例地,相邻两个波段211的弯曲方向相反。相比于相邻两个波段211朝同一方向弯曲,朝相反方向弯曲可以使得相邻两个波段211的连接处具有平滑的过渡,从而避免产生尖锐的拐角,由此,可以降低连接处的拉应力,且避免在连接处发生尖端放电的问题。
继续参考图5-图11,在一些实施例中,同一非闭合弯曲部21的多个波段211的弯曲弧度相同。由此,可以均衡各波段211周围的隔离层3所受的拉应力,还有利于提高基底1内的空间利用率。换言之,非闭合弯折部具有交替设置的波峰212和波谷213,对于相邻的两个波段211,其中一波段211包括了波峰212,另一波段211包括了波谷213,且波峰212相对于连接处的凸起程度等于波谷213相对于连接处的凸起程度。
在一些实施例中,非闭合弯折部内相邻波峰212的间距大于或等于1um。即,非闭合弯折部内相邻波谷213的间距大于或等于1um。需要说明的是,若相邻波峰212或相邻波谷213之间的距离过近,则可能会增大波段211的弯曲程度,从而降低波段211的圆滑程度,进而不利于分散拉应力。在相邻波峰212或波谷213之间的间距处于上述范围时,有利于避免上述问题。在另一些实施例中,相邻波峰212或波谷213之间的间距还可以小于3um,由此可以避免波段211的弯曲弧度过小,从而保证非闭合弯曲部21具有较大的长度,进而保证接触层2具有较大的横截面面积。
参考图5-图9,在一些实施例中,非闭合弯曲部21为多个,且多个非闭合弯曲部21相互分立。即,多个非闭合弯曲部21可以在基底1内阵列排布,由此,有利于增大接触层2的横截面面积,进而提高通信速率。另外,多个非闭合弯曲部21相互分立,也使得接触层2的设计更为灵活,使得接触层2可以根据第一焊盘M0的尺寸、形状进行具体调整,以同时满足降低拉应力和提高通讯性能的要求。
在一些实施例中,多个非闭合弯曲部21平行排列。由此,有利于提高半导体结构的均一性,且提高分散拉应力的效果。
此外,多个非闭合弯曲部21还可以等间距排列。如此,可以均衡隔离层3在各处所受的拉应力,避免拉应力集中,还有利于提高空间利用率,以保证接触层2具有较大的横截面面积。
继续参考图5-图9,多个非闭合弯曲部21的排列方向为第二方向Y,非闭合弯曲部21整体的延伸方向为第三方向Z。需要说明的是,非闭合弯曲部21整体的延伸方向不同于其局部的弯曲方向。在一些实施例中,第二方向Y垂直于第三方向Z,且二者均垂直于第一方向X。第一焊盘M0的形状可以为矩形,且第一焊盘M0相邻的两个侧边可以分别平行于第二方向Y和第三方向Z。由此,可以提高接触层2与第一焊盘M0的匹配程度,使得多个非闭合弯曲部21具有相同的长度。
示例地,相邻非闭合弯曲部21之间的间距大于或等于0.5um,即相邻波浪线之间的间距大于或等于0.5um。需要说明的是,若相邻非闭合弯曲部21之间的间距过大,则不利于增大接触层2的横截面积;若相邻非闭合弯曲部21之间的距离过小,则不利于分散应力。在相邻非闭合弯曲部21之间的间距处于上述范围时,有利于兼顾上述两方面的问题。
参考图6-图8,接触层2还包括:闭合弯曲部22,闭合弯曲部22与非闭合弯曲部21相连,并位于非闭合弯曲部21的相对两端,闭合弯曲部22在垂直于第一方向X上的剖面呈环形。由前述可知,非闭合弯曲部21两端的拉应力相对较大,而闭合弯曲部22能够在非闭合弯曲部21的相对两端形成圆滑的过渡,也就是说,闭合弯曲部22不具有明显的端部,从而可以减少应力集中点,以避免局部应力过大的问题。
值得注意的是,闭合弯曲部22是一种中空结构,能够对隔离层3起到切割作用,从而将隔离层3分为内外两个部分。在温度降低时,闭合弯曲部22具有内缩的趋势,且闭合弯曲部22内的隔离层3的面积小,因而位于闭合弯曲部22内的隔离层3所受的拉应力较小。另外,虽然闭合弯曲部22外的隔离层3所受的拉应力更大,但闭合弯曲部22外的隔离层3的体积通常比闭合弯曲部22内的隔离层3的体积更大,较大的体积有助于分散热应力,因此,闭合弯曲部22可以在内外两处位置避免热应力集中的问题。
另外,闭合弯曲部22中空形状还有利于增大接触层2与隔离层3的接触面积,由此增大了分散拉应力的面积,使得拉应力可以均匀地分散在接触层3的表面,从而能够降低拉应力对隔离层3的影响。
经实验数据表明,图6所示的隔离层3所受的最大拉应力为44.62MPa,小于覆盖点状阵列结构的隔离层所受的最大拉应力(49.374MPa),如此,可以避免隔离层3受到损坏、拉裂,进而避免隔离层3中形成孔隙等缺陷,以降低半导体结构发生漏电、短路等风险。
另外,相比于点状部23,闭合弯曲部22的横截面积更大,接触层2的总电阻更小,从而有利于降低RC延迟效应,以提高半导体结构的运行速率。在第一焊盘M0的尺寸为8*8um2时,接触层2的总横截面面积可以达到12.349um2,而点状阵列式的接触层的总横截面面积为8.3304um2。由此可知,闭合弯曲部22和非闭合弯曲部21的组合能够有效增大通讯面积,以提高通讯速率。
在一些实施例中,闭合弯曲部22在垂直于第一方向X上的剖面形状可以为圆环形。即,闭合弯曲部22在各处的弯曲程度都是相等的,从而可以提高有效提高拉应力分布的均匀性。在另一些实施例中,闭合弯曲部22在垂直于第一方向X上的剖面形状还可以为圆角四方形。相比于圆环形,圆角四方形的周长更长,从而有利于增加闭合弯曲部22的横截面积。此外,闭合弯曲部22在垂直于第一方向X上的剖面形状还可以为圆角三角形以及其他圆角多边形。圆角设计可以提高闭合弯曲部22的圆滑程度,降低隔离层3所受的拉应力,且避免尖端放电的问题,从而有利于提高半导体结构的电性能。
在一些实施例中,同一接触层2的多个闭合弯曲部22的形状可以相同,由此,有利于简化生产工艺、提高半导体结构的均一性。在另一些实施例中,同一接触层2的多个闭合弯曲部22的形状也可以不同,从而使得接触层2的设计更为灵活,以满足降低热应力拉应力和电阻的需求,并同时提高基底1内的空间利用率。
继续参考图6-图8,闭合弯曲部22的相对两侧可以分别与波峰212和波谷213对齐。即波浪线状的整体凸起的宽度与闭合弯曲部22的直径相同。需要说明的是,若闭合弯曲部22的直径过大,则可能会导致相邻闭合弯曲部22的间距过小,从而不利于分散拉应力。若闭合弯曲部22的直径过小,则不利于提高空间利用率。由此,在闭合弯曲部22的相对两侧分别与波峰212和波谷213对齐时,可以避免空间浪费,以提高接触层2的横截面的总面积,同时还有利于降低热应力的集中程度。
在一些实施例中,非闭合弯曲部21具有均一的线宽,闭合弯曲部22也可以具有均一的线宽。如此,生产工艺更简单,且有利于避免产生应力集中的问题。此外,非闭合弯曲部21的线宽可以等于闭合弯曲部22的线宽。示例地,非闭合弯曲部21和闭合弯曲部22的线宽小于或等于0.25um,比如线宽为0.2um、0.1um或0.15um。在线宽处于上述范围时,可以有效降低隔离层3所受的拉应力。
参考图7-图8,在一些实施例中,闭合弯曲部22还可以位于相邻两个非闭合弯曲部21之间。换言之,可以在相邻波浪线之间增加多个环形。如此,闭合弯曲部22充分利用相邻非闭合弯曲部21之间的空间以增大接触层2的横截面积。在一些实施例中,参考图7,可以将闭合弯曲部22设置于相邻非闭合弯曲部21之间的中心位置,即闭合弯曲部22与其两侧的非闭合弯曲部21的距离相同。由此,可以提高闭合弯曲部22分布的均匀性,以均衡隔离层3在不同位置所受的拉应力。需要注意的是,由于闭合弯曲部22呈波浪线状,因而闭合弯曲部22是在第三方向Z上交错排列的,即相邻闭合弯曲部22在第三方向Z上不是正对关系。
需要说明的是,每个波段211包括相对设置的内侧壁215和外侧壁214,其中内侧壁215的长度小于外侧壁214的长度,换言之,内侧壁215可以理解为是内凹的,外侧壁214可以为是外凸的。在温度降低时,由于非闭合弯曲部21具有内缩的趋势,因此,靠近波段211内侧壁215的隔离层3所受的拉应力小于靠近波段211外侧壁214的隔离层3所受的拉应力。由图8可知,对于位于相邻非闭合弯曲部21之间的闭合弯曲部22,此闭合弯曲部22的一侧朝向一波段211的内侧壁215,此闭合弯曲部22的另一侧朝向另一波段211的外侧壁214。基于前述分析可知,外侧壁214附近的拉应力更大,因此,闭合弯曲部22也可以不位于两个波段211之间的中心位置,而更靠近波段211的内侧壁215,更远离波段211的外侧壁214。如此,可以避免应力集中。另外,对比图7和图8可知,相比于闭合弯曲部22位于相邻非闭合弯曲部21之间的中心位置时,在闭合弯曲部22更靠近内侧壁215时,相邻闭合弯曲部22之间的距离更远,从而有利于提高热应力的分散程度。
参考图9,在一些实施例中,接触层2的相对两端还可以具有点状部23,点状部23的侧壁不具有尖锐的倒角,从而也能够降低拉应力。另外,对比图8和图9可知,点状部23的宽度可以小于闭合弯曲部22的直径。因为点状部23是实心的结构,在同等尺寸下,点状部23的热胀冷缩的程度更大,因而,可以适当减小点状部23的宽度,以降低对隔离层3的拉应力。
参考图10和图11,接触层2还包括多个连接部24,一连接部24连接在两个相邻的非闭合弯曲部21之间,且多个连接部24与多个非闭合弯曲部21在垂直于第一方向X上的剖面构成S形。也就是说,多个非闭合弯曲部21通过连接部24形成首尾顺次相连的一体结构,由此可以减少暴露于隔离层3内的非闭合弯折部的端部,从而降低应力集中的程度。示例地,多个非闭合弯曲部21的排列方向为第二方向Y,连接部24整体的延伸方向也为第二方向Y。
示例地,相邻两个非闭合弯曲部21可以呈轴对称设置,即相邻非闭合弯曲部21的凸出方向是相反的,从而能够便于连接部24在相邻非闭合弯曲部21之间形成平滑的过渡,避免出现拐角、尖刺,从而可以降低应力集中。
继续参考图10-图11,由于相邻两个非闭合弯曲部21呈轴对称设置,而非平移设置,所以相邻非闭合弯曲部21在不同位置的间距并不统一。换言之,两个相向凸出的波段211的间距小于两个背向凸出的波段211的间距。具体地,参考图10,在两个背向凸出的波段211之间增加闭合弯曲部22;参考图11,在两个背向凸出的波段211之间增加点状部23。由此,可以均衡接触层2的密度,从而提高拉应力分布的均匀程度。
另外,还可以根据两个背向凸出的波段211之间的空间形状调整闭合弯曲部22和点状部23的形状,示例地,两个背向凸出的波段211在第二方向Y上的间距大于波段211在第三方向Z上的宽度,由此,可以设置闭合弯曲部22在第二方向Y的宽度大于第一方向X上的宽度。由此,可以均衡闭合弯曲部22与非闭合弯曲部21之间的间距大小。同理,可以设置点状部23在第二方向Y上的宽度大于第一方向X上的宽度。
需要说明的是,前述对接触层2形状及位置的描述仅为示例性说明。本公开实施例并不限于此,可以针对半导体结构性能的具体要求,将非闭合弯曲部21、闭合弯曲部22、点状部23进行排列、嵌套、组合等变换。另外,本公开实施例的线宽、间距、长度、直径等尺寸的方向均垂直于第一方向X。
综上所述,即使基底1内部空间有限,设计的第一焊盘M0或第二焊盘M1的面积很小(边长通常为几微米),本公开实施例所提供的非闭合弯曲部21可以有效增加接触层2的线周长,即可增加接触层2的总横截面面积,从而达到提升其通讯性能目的;另外,非闭合弯曲部21可以有效接触层2对隔离层3产生的拉应力,降低隔离层3内部的最大拉应力,进而提高隔离层3的隔离效果,达到提高半导体结构的安全可靠性的目的。
如图4、图12-图16所示,本公开另一实施例提供一种半导体结构的制造方法,此制造方法可以用于制造前述实施例所提供的半导体结构,有关此半导体结构的详细说明可以参考前述实施例中。以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。需要说明的是,为了便于描述以及清晰地示意出半导体结构制作方法的步骤,图4、图12至图16均为半导体结构的局部结构示意图。
参考图12-图16以及图4,提供基底1,在基底1内形成导电通孔5和接触层2,导电通孔5与接触层2电连接,二者均沿第一方向X延伸,且二者在第一方向X上排布。
基底1可以是复合的多层结构。在一些实施例中,基底1包括衬底11以及形成于衬底11上的器件层12,即基底1可以视为一个芯片的整体。因此,基底1是通过多道工艺步骤形成的。
具体地,参考图12,可以先提供衬底11,在衬底11上沉积金属以形成第二焊盘M1。在第二焊盘M1上沉积氧化硅以作为隔离层3。
参考图13,对隔离层3进行图形化处理,以形成通孔。具体地,先在隔离层3上形成光刻胶层,对光刻胶层进行光刻处理,以形成图形化的光刻胶层。以图形化的光刻胶层为掩膜,刻蚀隔离层3从而形成通孔。此后,在通孔中电镀钨以作为接触层2,此后对接触层2以及隔离层3进行平坦化处理,以使得接触层2的顶面与隔离层3的顶面齐平。
接触层2至少包括非闭合弯曲部21,非闭合弯曲部21在垂直于第一方向X上的剖面为环形。即前述对隔离层3进行图形化处理的步骤是为了在隔离层3中定义出了接触层2的形状。至此,可以在基底1内形成接触层2以及覆盖接触层2侧壁的隔离层3。
参考图14,对隔离层3进行回刻,以去除部分厚度的隔离层3,并露出部分厚度的接触层2。
参考图15,形成保护层4,保护层4覆盖被隔离层3露出的部分厚度的接触层2。示例地,采用化学气相沉积工艺沉积氮化硅以作为保护层4。此后,对保护层4和接触层2进行平坦化处理,以使保护层4的顶面与接触层2的顶面齐平。
氮化硅比氧化硅的硬度和致密度更高,因此,增加保护层4可以提高隔离层3对接触层2的支撑作用,还能够对接触层2起到更好的保护作用。在另一些实施例中,还可以不形成保护层4,即省去图14-图15所示的工艺步骤,由此,可以简化生产工艺,降低生产成本。
参考图16,形成覆盖接触层2和隔离层3的第一焊盘M0。示例地,采用电镀工艺在接触层2和隔离层3上沉积钨以作为第一焊盘M0。
参考图4,在形成第一焊盘M0后,还在第一焊盘M0上形成隔离结构、晶体管、电容、控制电路等实现芯片功能的元件层。此后,形成导电通孔5以贯穿元件层。元件层和前述第一焊盘M0、第二焊盘M1、接触层2、隔离层3等结构共同构成器件层12。
综上所述,可以在隔离层3形成具有非闭合弯曲部21的接触层2。接触层2可以是对称结构,以均衡隔离层3内各处的拉应力。另外,这些非闭合弯曲部21嵌套、排列的阵列数可以是一个,也可以是多个,从而充分利用隔离层3内的空间位置,以增大通讯面积。
在本说明书的描述中,参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本公开的限制,本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型,故但凡依本公开的权利要求和说明书所做的变化或修饰,皆应属于本公开专利涵盖的范围之内。
Claims (15)
1.一种半导体结构,其特征在于,包括:
基底,所述基底内具有导电通孔和接触层,所述导电通孔与所述接触层电连接,且二者均沿第一方向延伸,二者在所述第一方向排布;
所述接触层至少包括非闭合弯曲部,所述非闭合弯曲部在垂直于所述第一方向上的剖面呈弯曲线条状;
隔离层,位于所述基底内并覆盖所述接触层的侧壁。
2.根据权利要求1所述的半导体结构,其特征在于,所述非闭合弯曲部包括多个相连的波段,且多个相连的所述波段在垂直于所述第一方向上的剖面呈波浪线状。
3.根据权利要求2所述的半导体结构,其特征在于,所述接触层还包括:闭合弯曲部,所述闭合弯曲部与所述非闭合弯曲部相连,并位于所述非闭合弯曲部的相对两端,所述闭合弯曲部在垂直于所述第一方向上的剖面呈环形。
4.根据权利要求3所述的半导体结构,其特征在于,所述非闭合弯折部具有波峰和波谷,所述闭合弯曲部的相对两侧分别与所述波峰和所述波谷对齐。
5.根据权利要求3所述的半导体结构,其特征在于,所述非闭合弯曲部的线宽等于所述闭合弯曲部的线宽。
6.根据权利要求2所述的半导体结构,其特征在于,同一所述非闭合弯曲部的多个所述波段的弯曲弧度相同。
7.根据权利要求5所述的半导体结构,其特征在于,所述非闭合弯折部内相邻波峰的间距大于或等于1um。
8.根据权利要求3所述的半导体结构,其特征在于,所述非闭合弯曲部为多个,且多个所述非闭合弯曲部相互分立。
9.根据权利要求8所述的半导体结构,其特征在于,多个所述非闭合弯曲部平行排列。
10.根据权利要求9所述的半导体结构,其特征在于,多个所述非闭合弯曲部等间距排列。
11.根据权利要求10所述的半导体结构,其特征在于,多个所述非闭合弯曲部的排列方向为第二方向,所述非闭合弯曲部整体的延伸方向为第三方向,所述第二方向垂直于所述第三方向,且二者均垂直于所述第一方向;
相邻所述非闭合弯曲部之间的间距大于或等于0.5um。
12.根据权利要求1所述的半导体结构,其特征在于,所述非闭合弯曲部的线宽小于或等于0.25um。
13.根据权利要求2所述的半导体结构,其特征在于,所述接触层还包括多个连接部,一所述连接部连接在两个相邻的所述非闭合弯曲部之间,且多个所述连接部与多个所述非闭合弯曲部在垂直于所述第一方向上的剖面构成S形。
14.根据权利要求1所述的半导体结构,其特征在于,还包括:分别位于所述接触层相对两侧的第一焊盘和第二焊盘,所述第一焊盘与所述导电通孔和所述接触层连接,所述第二焊盘与所述接触层连接。
15.一种半导体结构的制造方法,其特征在于,包括:
提供基底;
在所述基底内形成接触层和导电通孔,所述导电通孔与所述接触层电连接,且二者均沿第一方向延伸,二者在所述第一方向排布;
所述接触层至少包括非闭合弯曲部,所述非闭合弯曲部在垂直于所述第一方向上的剖面呈弯曲线条状;
在所述基底内形成隔离层,所述隔离层还覆盖所述接触层的侧壁。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211327703.6A CN117995817A (zh) | 2022-10-27 | 2022-10-27 | 半导体结构和半导体结构的制造方法 |
PCT/CN2023/070536 WO2024087394A1 (zh) | 2022-10-27 | 2023-01-04 | 半导体结构和半导体结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211327703.6A CN117995817A (zh) | 2022-10-27 | 2022-10-27 | 半导体结构和半导体结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117995817A true CN117995817A (zh) | 2024-05-07 |
Family
ID=90829834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211327703.6A Pending CN117995817A (zh) | 2022-10-27 | 2022-10-27 | 半导体结构和半导体结构的制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117995817A (zh) |
WO (1) | WO2024087394A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
US8860185B2 (en) * | 2012-01-25 | 2014-10-14 | Globalfoundries Singapore Pte Ltd | Crack-arresting structure for through-silicon vias |
US9711478B2 (en) * | 2015-10-19 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device with an anti-pad peeling structure and associated method |
EP3364454B1 (en) * | 2017-02-15 | 2022-03-30 | ams AG | Semiconductor device |
-
2022
- 2022-10-27 CN CN202211327703.6A patent/CN117995817A/zh active Pending
-
2023
- 2023-01-04 WO PCT/CN2023/070536 patent/WO2024087394A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024087394A1 (zh) | 2024-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7217631B2 (en) | Semiconductor device and method for fabricating the device | |
US8404585B2 (en) | Preventing breakage of long metal signal conductors on semiconductor substrates | |
US6429504B1 (en) | Multilayer spiral inductor and integrated circuits incorporating the same | |
US6187658B1 (en) | Bond pad for a flip chip package, and method of forming the same | |
WO2018054828A1 (en) | 3d-capacitor structure | |
KR980012597A (ko) | 용량장치, 반도체 장치 및 그의 제조방법 | |
KR19990047343A (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
JP2000277693A (ja) | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 | |
TWI652514B (zh) | 波導結構以及其製作方法 | |
JPH08181208A (ja) | 半導体装置及びその製造方法 | |
US7514790B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP2964981B2 (ja) | 半導体装置 | |
US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
CN117995817A (zh) | 半导体结构和半导体结构的制造方法 | |
JP3109478B2 (ja) | 半導体装置 | |
US20090184428A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH1197525A (ja) | 半導体装置およびその製造方法 | |
US11804381B2 (en) | Conductive wire structure | |
US20100176515A1 (en) | Contact pad supporting structure and integrated circuit | |
US20080157285A1 (en) | Semiconductor device and manufacturing method thereof | |
CN117995816A (zh) | 半导体结构和半导体结构的制造方法 | |
CN110556299A (zh) | 一种半导体结构及其形成方法 | |
JP4324352B2 (ja) | 平面型トランスフォーマーおよびその製造方法 | |
US20040140484A1 (en) | Use of irregularly shaped conductive filler features to improve planarization of the conductive layer while reducing parasitic capacitance introduced by the filler features | |
CN115458505B (zh) | 半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |