TWI652514B - 波導結構以及其製作方法 - Google Patents

波導結構以及其製作方法 Download PDF

Info

Publication number
TWI652514B
TWI652514B TW104100327A TW104100327A TWI652514B TW I652514 B TWI652514 B TW I652514B TW 104100327 A TW104100327 A TW 104100327A TW 104100327 A TW104100327 A TW 104100327A TW I652514 B TWI652514 B TW I652514B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
waveguide structure
width
conductive
signal line
Prior art date
Application number
TW104100327A
Other languages
English (en)
Other versions
TW201626012A (zh
Inventor
李宗霖
李建宜
張介斌
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104100327A priority Critical patent/TWI652514B/zh
Priority to US14/602,290 priority patent/US9705173B2/en
Publication of TW201626012A publication Critical patent/TW201626012A/zh
Application granted granted Critical
Publication of TWI652514B publication Critical patent/TWI652514B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/086—Coplanar waveguide resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)

Abstract

一種波導結構包括一條信號線以及兩條靜態線。信號線設置於一介電層上且於一第一方向上設置於兩條靜態線之間。靜態線係與信號線互相平行設置。各靜態線包括一第一導電圖案、一第二導電圖案以及一第三導電圖案。第一導電圖案與信號線設置於介電層之同一平面上，且第一導電圖案之厚度係與信號線之厚度大體上相等。第二導電圖案設置於第一導電圖案上，且第一導電圖案於第一方向上之寬度係大於第二導電圖案之寬度。第三導電圖案設置於第二導電圖案上，且第三導電圖案於第一方向上之寬度係大於第二導電圖案於之寬度。

Description

波導結構以及其製作方法
本發明係關於一種波導結構以及其製作方法，尤指一種具有多層堆疊結構之靜態線之波導結構以及其製作方法。
半導體積體電路之技術隨著時間不斷地進步成長，每個新世代製程下的產品都較前一個世代具有更小且更複雜的電路設計。在各晶片區域上的功能元件因產品革新需求而必須使其數量與密度不斷地提升，當然也就使得各元件幾何尺寸需越來越小。在一般的積體電路中，會利用共平面波導(coplanar waveguide,CPW)結構來進行射頻訊號的傳輸，而在CPW結構中，位於信號線兩側之接地線的寬度必須夠大，藉以避免電場以及所傳遞之訊號的耗損與衰退。然而，接地線的寬度卻直接影響到CPW結構本身或於同一晶片上其他元件的布局設計，對於積集度的提升有負面的影響。
本發明提供了一種波導結構以及其製作方法，利用具有多層堆疊結構之靜態線來縮減靜態線的寬度，藉此達到縮小波導結構所佔面積之目的。
根據本發明之一實施例，本發明提供了一種波導結構，包括一條信號線以及兩條靜態線。信號線設置於一介電層上，且信號線係於一第一方向上設置於兩條靜態線之間。靜態線係與信號線互相平行設置。各靜態線包括一第一導電圖案、一第二導電圖案以及一第三導電圖案。第一導電圖案與 信號線設置於介電層之同一平面上，且第一導電圖案之厚度係與信號線之厚度大體上相等。第二導電圖案設置於第一導電圖案上，且第一導電圖案於第一方向上之寬度係大於第二導電圖案於第一方向上之寬度。第三導電圖案設置於第二導電圖案上，且第三導電圖案於第一方向上之寬度係大於第二導電圖案於第一方向上之寬度。
根據本發明之另一實施例，本發明還提供了一種波導結構的製作方法，包括下列步驟。首先，於一介電層之一平面上形成一條信號線以及兩條第一導電圖案。信號線係於一第一方向上形成於兩條第一導電圖案之間，且各第一導電圖案之厚度係大體上等於信號線之厚度。然後，於信號線以及第一導電圖案上形成一第一絕緣層。之後，形成至少一溝渠貫穿第一絕緣層且部分暴露出第一導電圖案。然後，於溝渠中形成至少一第二導電圖案，第二導電圖案填滿溝渠，且第二導電圖案直接接觸第一導電圖案。之後，於第二導電圖案以及第一絕緣層上形成至少一第三導電圖案，第一導電圖案、第二導電圖案以及第三導電圖案係彼此互相堆疊且電性相連而形成一靜態線。
本發明所提供之波導結構以及其製作方法，係利用具有多層堆疊結構之靜態線來縮減靜態線的寬度，故可在不影響波導結構之功能與效率的狀況下達到縮小波導結構所佔面積之目的，進而提升整體電路之積集度與線路布局的可變性。
10‧‧‧基底
20‧‧‧介電層
21‧‧‧第一絕緣層
22‧‧‧第二絕緣層
30‧‧‧信號線
40‧‧‧靜態線
41‧‧‧第一導電圖案
42‧‧‧第二導電圖案
43‧‧‧第三導電圖案
44‧‧‧第四導電圖案
45‧‧‧第五導電圖案
50‧‧‧電晶體
51‧‧‧導電插塞
101-106‧‧‧波導結構
A1‧‧‧夾角
CP‧‧‧接觸墊
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
D4‧‧‧第四方向
D5‧‧‧第五方向
H1‧‧‧第一開孔
H2‧‧‧第二開孔
M1‧‧‧第一金屬層
M2‧‧‧第二金屬層
M3‧‧‧第三金屬層
Mn-1‧‧‧第n-1金屬層
Mn‧‧‧上金屬層
R1‧‧‧核心區
R2‧‧‧波導區
S1‧‧‧第一區段
S2‧‧‧第二區段
SP‧‧‧間距
V‧‧‧溝渠
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
W5‧‧‧第五寬度
第1圖繪示了本發明第一實施例之波導結構的俯視示意圖。
第2圖為沿第1圖中A-A’剖線所繪示之剖面圖。
第3圖繪示了本發明第一實施例之波導結構的製作方法示意圖。
第4圖繪示了本發明第一實施例之波導結構與其他元件之間的設置位置示意 圖。
第5圖繪示了本發明第二實施例之波導結構的示意圖。
第6圖繪示了本發明第三實施例之波導結構的示意圖。
第7圖繪示了本發明第四實施例之波導結構的俯視示意圖。
第8圖繪示了本發明第五實施例之波導結構的俯視示意圖。
第9圖繪示了本發明第六實施例之波導結構的俯視示意圖。
請參閱第1圖與第2圖。第1圖繪示了本發明第一實施例之波導結構的俯視示意圖，而第2圖為沿第1圖中A-A’剖線所繪示之剖面圖。如第1圖與第2圖所示，本實施例提供一種波導結構101，包括一條信號線30以及兩條靜態線40。靜態線40可為接地線或電性連接至一參考電壓，藉此搭配信號線30進行射頻訊號的傳輸或形成匹配網路(matching network)。信號線30設置於一介電層20上，且信號線30係於一第一方向D1上設置於兩條靜態線40之間。靜態線40係與信號線30互相平行設置且電性分離，信號線30與各靜態線40之間相隔一間距SP。在本實施例中，信號線30與靜態線40可為互相平行之直線並沿一第二方向D2延伸，第二方向D2大體上與第一方向D1正交，但並不以此為限。波導結構101於第二方向D2上的兩端可與其他元件(未圖示)連接，藉此於元件之間提供訊號傳遞之功能，但並不以此為限。此外，在本發明之其他實施例中，亦可視需要於波導結構的兩端分別設置一連接線(未圖示)連接兩靜態線40並形成圍繞整個信號線30之結構。在本發明之其他實施例中，信號線30與靜態線40的形狀與延伸方向亦可視波導結構所需連接之元件設置位置來進行調整，但靜態線40與信號線30之間相隔一間距而互相平行設置且電性分離之基本結構不變。
在本實施例中，各靜態線40包括一第一導電圖案41、一第二導 電圖案42以及一第三導電圖案43互相堆疊設置。第一導電圖案41與信號線30設置於介電層20之同一平面上，且第一導電圖案41之厚度係與信號線30之厚度大體上相等。第一導電圖案41與信號線30較佳可由對一導電層進行圖案化製程而同時形成於介電層20上，但並不以此為限。第二導電圖案42設置於第一導電圖案41上，第二導電圖案42係與第一導電圖案41直接接觸而形成電性連接，而第三導電圖案43係設置於第二導電圖案42上，且第三導電圖案43係與第二導電圖案42接觸而形成電性連接。由於本實施例之靜態線40係由第一導電圖案41、第二導電圖案42以及第三導電圖案43多層堆疊所形成之結構，使得靜態線40的整體厚度大於信號線30，且信號線30的頂表面低於各靜態線40的頂表面，藉此可提升靜態線40與信號線30之間的電場狀況，並可因此縮小靜態線40於第一方向D1上之寬度，故可在不影響波導結構101之功能與效率的狀況下達到縮小波導結構101所佔面積之目的。此外，本實施例之靜態線40與信號線30係設置於介電層20之同一平面上，故波導結構101可被視為一共平面波導(coplanar waveguide,CPW)結構。在各靜態線40中，從波導結構101之俯視圖來看(如第1圖所示)，第一導電圖案41、第二導電圖案42以及第三導電圖案43之於第二方向D2上的長度係彼此相等。此外，第一導電圖案41、第二導電圖案42以及第三導電圖案43於第一方向D1上分別具有一第一寬度W1、一第二寬度W2以及一第三寬度W3，第一寬度W1較佳係大於第二寬度W2，且第三寬度W3較佳係大於第二寬度W2。
更進一步說明，請參閱第2圖至第4圖。第3圖繪示了本實施例之波導結構的製作方法示意圖，而第4圖繪示了本實施例之波導結構與其他元件之間的設置位置示意圖。如第3圖所示，本實施例之波導結構的製作方法包括下列步驟，首先，於介電層20之一平面上形成一條信號線30以及兩條第一導電圖案41。信號線30係於第一方向D1上形成於兩條第一導電圖案 41之間，且各第一導電圖案41之厚度係大體上等於信號線30之厚度。本實施例之介電層20可為多層介電材料所堆疊而成，且介電層20可設置於一基底10上。基底10可包括矽基底(silicon substrate)、磊晶矽基底(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等，但並不以此為限。如第4圖所示，基底10上的其他區域例如核心區R1可設置其他元件例如電晶體50，但波導結構101的下方(也可視為在一垂直投影之第三方向D3上)較佳係未設置其他元件與導線，藉以避免波導結構101與其他元件之間的訊號干擾。換句話說，在波導結構101所處之波導區R2中，波導結構101與基底10之間以及基底10中未設置其他元件與導線。此外，在波導結構101本身，於第一方向D1上之兩靜態線40之間亦未設置除了信號線30之外的任何主動元件或其他線路。電晶體50可藉由設置於介電層20中的多層金屬層(例如第一金屬層M1、第二金屬層M2、第三金屬層M3至第n-1金屬層Mn-1，n為大於或等於5之正整數)以及多個導電插塞(plug)51穿過介電層20以向上形成線路導通至一上金屬層Mn(一般稱之為top metal或last metal)以及位於上金屬層Mn上的接觸墊CP。本實施例之信號線30、第一金屬圖案41以及上金屬層Mn可由對一導電層進行圖案化製程而同時形成於介電層20上，但並不以此為限。此導電層可包括例如鋁(aluminum,Al)、鎢(tungsten,W)、銅(copper,Cu)、鈦(titanium,Ti)或其他適合之導電材料。
然後，如第3圖所示，於信號線30以及第一導電圖案41上形成一第一絕緣層21，並形成溝渠V貫穿第一絕緣層21且部分暴露出第一導電圖案41。值得說明的是，如第4圖所示，第一絕緣層21亦可部分覆蓋上金屬層Mn，且至少一第一開孔H1可對應上金屬層Mn並使得接觸墊CP可通過第一開孔H1與上金屬層Mn接觸而形成電性連接。
接著，如第2圖所示，在波導結構的部分，係於溝渠V中形成第二導電圖案42，第二導電圖案42係填滿溝渠V，且第二導電圖案42直接接觸第一導電圖案41。之後，於第二導電圖案42以及第一絕緣層21上形成第三導電圖案43，藉此使第一導電圖案41、第二導電圖案42以及第三導電圖案43彼此互相堆疊且電性相連而形成靜態線40。相對地，如第4圖所示，在核心區R1中，接觸墊CP係通過於第一絕緣層21中的第一開孔H1與上金屬層Mn接觸而形成電性連接，因此，接觸墊CP、第二導電圖案42以及第三導電圖案43較佳可藉由對同一填入各溝渠V以及第一開孔H1之導電層進行圖案化製程而同時形成，故各靜態線40中的第二導電圖案42以及第三導電圖案43可由同一導電材料一體形成，但並不以此為限。此導電層亦可包括例如鋁、鎢、銅、鈦等金屬材料或其他適合之導電材料。此外，在本發明之其他實施例中，上述之上金屬層Mn或接觸墊CP之製程亦可用以同時形成重布線層(redistribution layer,RDL)，即靜態線40之第一導電圖案41或第二導電圖案42可與重布線層(未圖示)由同一導電層進行圖案化製程而同時形成，但並不以此為限。由於本實施例之波導結構101中的靜態線40係由上述之製成方式形成，故第一導電圖案41與第三導電圖案43之寬度均會大於第二導電圖案42之寬度。值得說明的是，藉由本實施例之製作方式所形成之波導結構101，可使波導結構101與基底10上的其他元件之間的距離盡量拉大，藉此避免訊號干擾的問題。此外，如第4圖所示，亦可視需要形成一第二絕緣層22覆蓋第三導電圖案43、接觸墊CP與第一絕緣層21，藉此達到保護效果，但並不以此為限。第二絕緣層22於核心區R1可具有第二開孔H2對應且部分暴露出接觸墊CP，用以進行後續之打線(wire bonding)或/及凸塊底層金屬(under bump metallurgy,UBM)製程，但並不此為限。
請參閱第5圖。第5圖繪示了本發明第二實施例之波導結構的示意圖。如第5圖所示，本實施例提供一波導結構102，與上述第一實施例不 同的地方在於，本實施例之第三導電圖案43於第一方向D1上之第三寬度W3係大於第一導電圖案41於第一方向D1上之第一寬度W1，藉此可在不影響各靜態線40與信號線30之間間距的狀況下提升靜態線40與信號線30之間的電場狀況。
請參閱第6圖。第6圖繪示了本發明第三實施例之波導結構的示意圖。如第6圖所示，本實施例提供一波導結構103，與上述第一實施例不同的地方在於，本實施例之各靜態線40可更包括一第四導電圖案44以及一第五導電圖案45。第四導電圖案44係設置於第一導電圖案41之下，第五導電圖案45係設置於第四導電圖案44之下，第四導電圖案44直接接觸第一導電圖案41，而第五導電圖案45直接接觸第四導電圖案44，且第四導電圖案44與第五導電圖案45均設置於介電層20中。換句話說，與上述第一實施例不同的地方在於，本實施例之波導結構103的製作方法可更包括於介電層20中形成第四導電圖案44與第五導電圖案45，第四導電圖案44係自第一導電圖案41下方直接接觸第一導電圖案41，而第五導電圖案45係自第四導電圖案44下方直接接觸第四導電圖案44。藉由第四導電圖案44與第五導電圖案45之設置，可使靜態線40於第三方向D3上的厚度增加，使得靜態線40的整體寬度可再進一步縮小。此外，值得說明的是，本實施例之第四導電圖案44與第五導電圖案45可分別與上述第4圖中的導電插塞51以及第n-1金屬層Mn-1以同一製程一併形成，故第一導電圖案41於第一方向D1上之第一寬度W1會大於第四導電圖案44於第一方向D1上之第四寬度W4，且第五導電圖案45於第一方向D1上之第五寬度W5亦會大於第四導電圖案44之第四寬度W4。
請參閱第7圖至第9圖。第7圖繪示了本發明第四實施例之波導結構104的俯視示意圖，第8圖繪示了本發明第五實施例之波導結構105的 俯視示意圖，而第9圖繪示了本發明第六實施例之波導結構106的俯視示意圖。如第7圖與第8圖所示，與上述第一實施例不同的地方在於，波導結構104與波導結構105均具有一第一區段S1以及一第二區段S2，第一區段S1係與第二區段S2相連接，且第一區段S1與第二區段S2係分別沿不同方向延伸(例如第7圖中的第四方向D4與第五方向D5)，藉此與所需之元件進行連接。值得說明的是，第一區段S1與第二區段S2相連接處之夾角A1較佳係等於90度(如第7圖所示)或大於90度(如第8圖所示)，例如135度，藉此避免因波導結構中的區段之間彎折幅度過大而導致對於訊號之傳遞產生負面影響。此外，如第9圖所示，波導結構106亦可視需要具有更多沿不同方向延伸之區段相連而形成一U字形圖案。此外，在本發明之其他實施例中，波導結構的形狀與延伸方向仍可視設計需要而具有其他不同的狀況。
綜上所述，在本發明之波導結構以及其製作方法中，靜態線係利用多層堆疊之導電圖案形成以增加厚度，藉此提升靜態線與信號線之間的電場狀況，且另一方向亦可相對縮減靜態線以及波導結構的整體寬度。因此，可在不影響波導結構之功能與效率的狀況下達到縮小波導結構所佔面積之目的，進而提升整體電路之積集度與線路布局的可變性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (19)

  1. 一種波導結構，包括：一條信號線，設置於一介電層上；以及兩條靜態線，其中該信號線係於一第一方向上設置於該兩條靜態線之間，該等靜態線係與該信號線互相平行設置，且各該靜態線包括：一第一導電圖案，與該信號線設置於該介電層之同一平面上，其中該第一導電圖案之厚度係與該信號線之厚度大體上相等；一第二導電圖案，設置於該第一導電圖案上，其中該第一導電圖案於該第一方向上之寬度係大於該第二導電圖案於該第一方向上之寬度；以及一第三導電圖案，設置於該第二導電圖案上，其中該第三導電圖案於該第一方向上之寬度係大於該第二導電圖案於該第一方向上之該寬度，且該信號線的頂表面低於各該靜態線的頂表面。
  2. 如請求項1所述之波導結構，其中從該波導結構之俯視圖來看，該信號線與該等靜態線為互相平行之直線。
  3. 如請求項1所述之波導結構，其中於該第一方向上之該兩靜態線之間未設置任何主動元件。
  4. 如請求項1所述之波導結構，其中該第三導電圖案於該第一方向上之該寬度係大於該第一導電圖案於該第一方向上之該寬度。
  5. 如請求項1所述之波導結構，其中各該靜態線更包括一第四導電圖案設置於該第一導電圖案之下，該第四導電圖案直接接觸該第一導電圖案，且該第四導電圖案係設置於該介電層中。
  6. 如請求項5所述之波導結構，其中該第一導電圖案於該第一方向上之該寬度係大於該第四導電圖案於該第一方向上之寬度。
  7. 如請求項5所述之波導結構，其中各該靜態線更包括一第五導電圖案設置於該第四導電圖案之下，該第五導電圖案直接接觸該第四導電圖案，且該第五導電圖案係設置於該介電層中。
  8. 如請求項7所述之波導結構，其中該第五導電圖案於該第一方向上之寬度係大於該第四導電圖案於該第一方向上之寬度。
  9. 如請求項1所述之波導結構，其中從該波導結構之俯視圖來看，該波導結構具有一第一區段以及一第二區段，該第一區段係與該第二區段相連接，且該第一區段與該第二區段係沿不同方向延伸。
  10. 如請求項9所述之波導結構，其中該第一區段與該第二區段相連接處之夾角係大於或等於90度。
  11. 如請求項1所述之波導結構，其中從該波導結構之俯視圖來看，該波導結構為一U字形圖案。
  12. 如請求項1所述之波導結構，其中該等靜態線為接地線或電性連接至一參考電壓。
  13. 如請求項1所述之波導結構，其中從該波導結構之俯視圖來看，該第一導電圖案之長度係等於該第二導電圖案之長度。
  14. 一種波導結構之製作方法，包括：於一介電層之一平面上形成一條信號線以及兩條第一導電圖案，其中該信號線係於一第一方向上形成於該兩條第一導電圖案之間，且各該第一導電圖案之厚度係大體上等於該信號線之厚度；於該信號線以及該等第一導電圖案上形成一第一絕緣層；形成至少一溝渠貫穿該第一絕緣層且部分暴露出該第一導電圖案；於該溝渠中形成至少一第二導電圖案，其中該第二導電圖案填滿該溝渠，且該第二導電圖案直接接觸該第一導電圖案；以及於該第二導電圖案以及該第一絕緣層上形成至少一第三導電圖案，其中該第一導電圖案、該第二導電圖案以及該第三導電圖案係彼此互相堆疊且電性相連而形成一靜態線，且該信號線的頂表面低於各該靜態線的頂表面。
  15. 如請求項14所述之波導結構之製作方法，其中該第二導電圖案以及該第三導電圖案係由同一導電材料一體形成。
  16. 如請求項14所述之波導結構之製作方法，其中該第一導電圖案於該第一方向上之寬度係大於該第二導電圖案於該第一方向上之寬度，且該第三導電圖案於該第一方向上之寬度係大於該第二導電圖案於該第一方向上之該寬度。
  17. 如請求項16所述之波導結構之製作方法，其中該第三導電圖案於該第一方向上之該寬度係大於該第一導電圖案於該第一方向上之該寬度。
  18. 如請求項14所述之波導結構之製作方法，更包括形成一第四導電圖案，其中該第四導電圖案係自該第一導電圖案下方直接接觸該第一導電圖案， 該第四導電圖案係形成於該介電層中，且該第一導電圖案於該第一方向上之寬度係大於該第四導電圖案於該第一方向上之寬度。
  19. 如請求項18所述之波導結構之製作方法，更包括形成一第五導電圖案，其中該第五導電圖案係自該第四導電圖案下方直接接觸該第四導電圖案，該第四導電圖案係形成於該介電層中，且該第五導電圖案於該第一方向上之寬度係大於該第四導電圖案於該第一方向上之該寬度。
TW104100327A 2015-01-06 2015-01-06 波導結構以及其製作方法 TWI652514B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104100327A TWI652514B (zh) 2015-01-06 2015-01-06 波導結構以及其製作方法
US14/602,290 US9705173B2 (en) 2015-01-06 2015-01-22 Waveguide structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100327A TWI652514B (zh) 2015-01-06 2015-01-06 波導結構以及其製作方法

Publications (2)

Publication Number Publication Date
TW201626012A TW201626012A (zh) 2016-07-16
TWI652514B true TWI652514B (zh) 2019-03-01

Family

ID=56286977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100327A TWI652514B (zh) 2015-01-06 2015-01-06 波導結構以及其製作方法

Country Status (2)

Country Link
US (1) US9705173B2 (zh)
TW (1) TWI652514B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158156B2 (en) * 2016-06-20 2018-12-18 Raytheon Company Microwave transmission line having a 3-D shielding with a laterally separated region
US10218045B2 (en) 2017-06-07 2019-02-26 Raytheon Company Serially connected transmission line sections each having a conductive shield member overlying a portion of a strip conductor
US10998376B2 (en) 2019-01-29 2021-05-04 International Business Machines Corporation Qubit-optical-CMOS integration using structured substrates
US10816740B2 (en) * 2019-02-01 2020-10-27 Elenion Technologies, Llc Flip chip bonding onto a photonic integrated circuit
US11067751B2 (en) * 2019-10-09 2021-07-20 Globalfoundries U.S. Inc. Trench-based optical components for photonics chips
CN113675172B (zh) * 2020-05-13 2024-06-14 阿里巴巴集团控股有限公司 封装结构、封装结构的制作方法以及量子处理器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058953B2 (en) 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coplanar waveguide having signal and ground lines extending through plural layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731544B1 (ko) * 2006-04-13 2007-06-22 한국전자통신연구원 다층배선 코플래너 웨이브가이드
US8760245B2 (en) 2010-12-03 2014-06-24 International Business Machines Corporation Coplanar waveguide structures with alternating wide and narrow portions having different thicknesses, method of manufacture and design structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058953B2 (en) 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coplanar waveguide having signal and ground lines extending through plural layers

Also Published As

Publication number Publication date
TW201626012A (zh) 2016-07-16
US20160197391A1 (en) 2016-07-07
US9705173B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI652514B (zh) 波導結構以及其製作方法
US8841771B2 (en) Semiconductor device
KR101483365B1 (ko) 반도체 장치 및 그 제조 방법
US8872303B2 (en) Chip pad resistant to antenna effect and method
CN104465576B (zh) 半导体元件及其制造方法
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
CN109166836B (zh) 半导体器件和制造方法
JP4148069B2 (ja) マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
US20130285247A1 (en) Semiconductor device and production method of the same
CN105633053A (zh) 基板结构及其制法
JP2015053371A (ja) 半導体装置およびその製造方法
CN109473420B (zh) 耐电弧的开裂阻止
US11469174B2 (en) Semiconductor device
CN115458505B (zh) 半导体结构及其制备方法
JP4919475B2 (ja) 半導体集積回路の製造方法
JP2012164882A (ja) 半導体装置
US11587893B2 (en) Distribution layer structure and manufacturing method thereof, and bond pad structure
TW200416986A (en) Structure for bond pad of integrated circuit and the forming method thereof
KR20230122821A (ko) 반도체 소자
JP2013175798A (ja) 半導体装置
CN114446989A (zh) 存储器结构、其制作方法、三维存储器及存储系统