TWI746801B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI746801B
TWI746801B TW107105265A TW107105265A TWI746801B TW I746801 B TWI746801 B TW I746801B TW 107105265 A TW107105265 A TW 107105265A TW 107105265 A TW107105265 A TW 107105265A TW I746801 B TWI746801 B TW I746801B
Authority
TW
Taiwan
Prior art keywords
electrically conductive
semiconductor device
layer
contact
hole
Prior art date
Application number
TW107105265A
Other languages
English (en)
Other versions
TW201832341A (zh
Inventor
喬辰 奎夫特
喬格 帕特德
安德森 辛格拉尼
拉法里 科匹塔
法蘭茲 舒藍克
Original Assignee
奧地利商Ａｍｓ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商Ａｍｓ有限公司 filed Critical 奧地利商Ａｍｓ有限公司
Publication of TW201832341A publication Critical patent/TW201832341A/zh
Application granted granted Critical
Publication of TWI746801B publication Critical patent/TWI746801B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置(10)包括半導體本體(11)及電性傳導通孔(12)，該電性傳導通孔(12)延伸穿越至少部分該半導體本體(11)，其中該通孔(12)具有給定在第一橫向方向(x)上之橫向尺寸，該第一橫向方向(x)垂直於由該通孔(12)之延伸之主軸所給定之垂直方向(z)，並且其中該通孔(12)具有頂部(13)及朝向遠離該頂部(13)之底部(14)。該半導體裝置(10)更包括配置在平行於該第一橫向方向(x)之平面中之該通孔(12)之該底部(14)處之電性傳導蝕刻終止層(15)，以及位在平行於該第一橫向方向(x)之平面中之該通孔(12)之該底部(14)處之至少一個電性傳導接觸層(16)。該蝕刻終止層(15)在該第一橫向方向(x)上的橫向寬幅大於該通孔(12)之該橫向尺寸，並且該接觸層(16)在該第一橫向方向(x)上的橫向寬幅小於該通孔(12)之該橫向尺寸。再者，該蝕刻終止層(15)在該垂直方向(z)上是配置在該電性傳導通孔(12)及該接觸層(16)之間。

Description

半導體裝置
本發明申請係關於半導體裝置。
為了要電性接觸半導體裝置之積體電路或半導體裝置之另一個部分，常用的方法是經由穿越該裝置之該矽基板形成矽導通孔。因此，溝槽是形成於基板中。該溝槽是至少部分地填覆具有電性傳導接觸材料，並且該接觸材料是與該基板是電性隔離。配置在該基板之電路端處之積體電路可以經由該矽導通孔而電性接觸。該矽導通孔可以藉由焊料凸塊在朝向遠離該基板之電路端之該基板之接觸端處而電性接觸。在這種方式中，該裝置或該積體電路可以由該基板之該接觸端而電性接觸。
該矽導通孔之該接觸材料是與數個在垂直方向上與該矽導通孔具有覆蓋之金屬層而電性接觸。通常，數個金屬層是配置在該矽導通孔之該溝槽下方。該不同的金屬層是藉由垂直連接而彼此電性連接。其中一個該金屬層是與該矽導通孔之該接觸材料直接接觸。在該金屬層周圍及之間將配置電性非傳導材料。因此，在大多數的情況中，該金屬層之該熱膨脹係數及該圍繞的非傳導材料 是不同的。由於在該熱膨脹係數中之該差異性，因此，在該半導體裝置之加工期間裂紋可能產生在該矽導通孔之該接觸材料中或周圍或在其中一個金屬層中。該裂紋可能導致漏電流或者髒污或濕氣可能進入該半導體裝置內。因此，該半導體裝置該效率可能降低。
本發明之目的在於提供具有增加效率之半導體裝置。
該目的是藉由該獨立申請專利範圍所解決。更進一步的實施例為附屬申請專利範圍之該主旨。
在該半導體裝置之其中一個實施例中，該半導體裝置包括半導體本體。該半導體本體可以是基板或晶圓。意即該半導體本體是三維的本體並且該半導體本體可以是立方體。該半導體本體包括例如可以是矽之半導體材料。
該半導體裝置更包括延伸穿越至少部分該半導體本體之電性傳導通孔，並且該通孔具有橫向尺寸，該橫向尺寸是給定在第一橫向方向上，該第一橫向方向垂直於由該通孔之延伸之主軸所給定之垂直方向。該通孔具有頂部及朝向遠離該頂部之底部。
該通孔可以形成具有溝槽在該半導體本體中，並且該通孔可以塗覆或填覆具有電性傳導的接觸材料。該溝槽可以蝕刻至半導體裝置內部。該接觸材料例如可以是鎢。該接觸材料可以藉由例如二氧化矽之電性非傳 導才料而與該半導體本體之該材料電性隔離。該通孔可以具有圓柱之形狀。在這個情況下，該通孔之該橫向尺寸是由該圓柱之該直徑所給定。該通孔之該直徑例如可以達到40微米。
該垂直方向是垂直於該半導體本體之延伸之主平面。優選的是，該通孔之該橫向尺寸在垂直方向上並未改變。該第一橫向方向是平行於該半導體本體之延伸之該主平面。
該通孔之該頂部是在該半導體本體之接觸端之該平面中。在該半導體本體之該接觸端處形成該通孔之該溝槽將形成。在該通孔之該底部處將定位該溝槽之底部表面。意即，該溝槽是經由蝕刻直到該底部表面。在朝向遠離該半導體本體之該接觸端之該半導體本體之電路端上，可以配置積體電路。
該半導體裝置更包括配置在平行於該第一橫向方向之平面中之該通孔之該底部處之電性傳導蝕刻終止層。在該通孔之該底部處，將配置電性非傳導材料。為了避免該非傳導材料在該通孔之該蝕刻期間受到蝕刻掉，該蝕刻終止層在該垂直方向上是配置在該導通孔及該非傳導材料之間。該蝕刻終止層可以包括例如鋁之金屬。
該半導體裝置更包括在平行於該第一橫向方向之平面中之該通孔之該底部處之至少一個電性傳導接觸層。該蝕刻終止層在垂直方向上是配置在該通孔及該接觸層之間。在該蝕刻終止層及該接觸層之間之垂直方向 上，將配置該非傳導材料。該接觸層亦可以包括鋁。
該蝕刻終止層在該第一橫向方向上之該橫向寬幅是大於該通孔之該橫向尺寸，並且在該接觸層在該第一橫向方向上之該橫向寬幅是小於該通孔之該橫向尺寸。該終止層及該接觸層在該第一橫向方向上之該橫向寬幅是在該第一橫向方向上而測量。若該蝕刻終止層及/或該接觸層之形狀是圓形的，則在該第一橫向方向上之該橫向寬幅是由該圓形之直徑所給定。若該蝕刻終止層及/或該接觸層之形狀是矩形，則在該第一橫向方向上之該寬幅是由在該第一橫向方向上之該矩形之寬幅所給定。
該接觸層可以與其它部分的該半導體裝置電性連接。例如，該接觸層可以與該半導體裝置之積體電路之電性接觸而電性連接。藉由在不同的垂直位置處配置數個接觸層，可以藉由形成其它電性接觸或通孔而電性上接觸不同部分的該半導體裝置而不會耗用該裝置之更多的面積。
有利的地方在於，由於該接觸層在該第一橫向方向上之該橫向寬幅小於該通孔之該橫向尺寸，因此，在該通孔內或在該通孔之該底部處之裂紋之形成可以避免。該蝕刻終止層及該至少一個接觸層與該非傳導材料是機械式接觸。若該半導體裝置在加工期間受到再次加熱及冷卻，則該蝕刻終止層之該金屬、該接觸層及該通孔之該接觸材料顯示不同於非傳導材料之熱膨脹。因此，裂紋可能在該通孔周圍產生。然而，若該接觸層在該第一橫向 方向上之該橫向寬幅小於該通孔之該橫向尺寸，則其中金屬是與該非傳導材料以機械式接觸之該整體的面積將減少。若該接觸層在該第一橫向方向上之該橫向寬幅在臨界尺寸以下，則因為在該熱膨脹係數上之該差異性，故將不形成裂紋。因此，該半導體裝置可以更有效率地運作。
模擬該接觸層在該第一橫向方向上產生用於該橫向寬幅之較佳的數值。對於該模擬，裂紋是引發在該通孔接近該通孔之該底部之側壁中。由導引該裂紋所釋放之該能量是經由計算並且給定裂紋將產生之該可能性。對於40微米之該通孔之直徑，該接觸層在該第一橫向方向上之該橫向寬幅可以是10至39微米。優選的是，該接觸層在該第一側向方向上之該橫向寬幅達到30微米。
在該半導體裝置之一個實施例中，至少一個該至少一個接觸層的厚度在垂直方向上大於該蝕刻終止層之該厚度。該至少一個接觸層之該厚度可以例如是3微米。藉由導入具有增加厚度之接觸層，將形成可以使用於高頻應用中之具有較低電性阻抗之接觸層。
在一個實施例中，該半導體裝置包括位在朝向遠離該通孔之該頂部之該半導體裝置之頂部接觸端處之電性傳導頂部接觸，其中該頂部接觸在垂直方向上之厚度分別是大於該終止層及該接觸層之該厚度。意即，該頂部接觸可以包括延伸超過部分的該半導體裝置之該橫向寬幅。該頂部接觸之該厚度在垂直方向上大於該蝕刻終止層之該厚度，並且該頂部接觸之該厚度在垂直方向上大於該 接觸層之該厚度。有利的地方在於，該蝕刻終止層及該接觸層是較薄於該頂部接觸以避免圍繞該通孔之裂紋之形成。
在該半導體裝置之一個實施例中，該蝕刻終止層及至少一個該至少一個接觸層在垂直方向上具有相同的厚度。若所有接觸層呈現厚度在垂直方向上並非實質上大於該蝕刻終止層之該厚度，則對於裂紋之該形成之該可能性可以降低。
在該半導體裝置之一個實施例中，該半導體裝置包括至少兩個接觸層。在優選的實施例中，該半導體裝置包括數個接觸層。該接觸層可以配置為堆疊的接觸層，其中該蝕刻終止層在垂直方向上是配置在該通孔及該堆疊的接觸層之間。意即，該接觸層在垂直方向上是配置為彼此疊置並且優選的是該接觸層呈現相同的尺寸。在該接觸層之間，將配置該非傳導材料。若該半導體裝置包括數個接觸層，在垂直方向上遠離該蝕刻終止層之部分的該半導體裝置可以電性上接觸。
在該半導體裝置之一個實施例中，該蝕刻終止層及該至少一個接觸層是藉由至少一個電性傳導連接而電性連接。優選的是，該蝕刻終止層及該接觸層是藉由數個連接而連接。若該半導體裝置包括數個接觸層，則該接觸層亦可以藉由該連接而電性連接。該連接在垂直方向上可以配置在該蝕刻終止層及該接觸層之間，並且該連接可以平行於該垂直方向。該連接可以包括金屬。
在該半導體裝置之一個實施例中，至少一個該蝕刻終止層及該至少一個接觸層是與該半導體裝置之積體電路電性連接。該半導體裝置之該積體電路可以包括能夠與該蝕刻終止層或其中一個該至少一個接觸層電性連接之電性接觸。因此，該電性接觸可以在該第一橫向方向上配置接續該蝕刻終止層或其中一個該至少一個接觸層。該半導體裝置之該積體電路可以配置在該電路端之該半導體本體上。
在該半導體裝置之一個實施例中，至少一個該至少一個接觸層是結構化成具有電性非傳導材料之結構層。這意味著至少一個該至少一個接觸層可以形成為格柵。該接觸層可以經結構化，使得在某些區域中該接觸層包括金屬，並且在其它區域中該接觸包括該非傳導材料。以這種方式，將形成格柵。因此，由於該整體數量的金屬是減少的，因此，裂紋形成之該可能性降低。優選的是，在垂直方向上具有大於該蝕刻終止層的厚度之接觸層為結構化層。
在該半導體裝置之一個實施例中，至少一個電性傳導中間層是配置在平行於該第一橫向方向之平面中的該通孔之該底部處，並且該中間層在該第一橫向方向上之該橫向寬幅等於或大於該通孔之該橫向尺寸。意即該中間層在垂直方向上可以配置在該蝕刻終止層及該接觸層之間，或者該接觸層在垂直方向上可以配置在該終止層及該中間層之間。該中間層在該第一橫向方向上的該橫向寬 幅例如可以等於該蝕刻終止層在該第一橫向方向上之該橫向寬幅。該中間層亦可以包括例如為鋁之金屬。因此，可以安排至少一個電性傳導層，即該中間層，在該通孔之該底部處，該通孔在該第一橫向方向上呈現相同於該蝕刻終止層之橫向寬幅。
在該半導體裝置之一個實施例中，該中間層在垂直方向上是配置在該蝕刻終止層及該接觸層之間。該中間層在垂直方向上亦可以配置在兩個不同的接觸層之間。
在該半導體裝置之一個實施例中，該通孔是由溝槽所形成，該溝槽在該溝槽之內部壁面處是以電性傳導接觸材料至少部分塗覆。該溝槽可以從該半導體本體之該接觸端朝向該蝕刻終止層而蝕刻至該半導體本體內。該溝槽之該內部壁面可以以隔離層及該接觸材料塗覆，使得該接觸材料是與該半導體本體電性隔離。例如，該接觸材料可以是鎢，並且該隔離層例如可以包括二氧化矽。優選的是，該溝槽並未以該接觸材料及該隔離層完全地填覆。意即，優選的是，只有該溝槽之該內部壁面具有塗覆，而該溝槽之內部體積未具有該接觸材料及該隔離材料。
在該半導體裝置之一個實施例中，該蝕刻終止層與該通孔之該接觸材料電性及機械接觸。例如，該通孔之底部表面可以以該接觸材料塗覆，使得該通孔之該接觸材料與該蝕刻終止層直接接觸。
在該半導體裝置之一個實施例中，至少一 個該至少一個接觸層在第二橫向方向上之該橫向寬幅大於該通孔在該第二橫向方向上之該横向寬幅。該第二橫向方向是平行於該半導體本體之延伸之該主平面。該第二橫向方向可以例如是垂直於該第一橫向方向。以這種方式，一個該至少一個接觸層在該第二橫向方向上可以延伸朝向該半導體裝置之積體電路之電性接觸。因此，本發明可以使用一個該至少一個接觸層而電性接觸該半導體裝置之積體電路。在優選的實施例中，在該通孔及一個該至少一個接觸層之垂直方向上之該覆蓋是最小的。以這種方式，其中該金屬是與該非傳導材料接觸之該區域是最少的，使得裂紋將產生之該可能性也是最低的。
下列圖式之描述進而說明及解釋例示性的實施例。功能上等同的或具有等同的功效之組件是標示以等同的參考標號。等同的或功效上等同的組件可以僅參考其中該組件最先產生之該圖式而作描述。該組件的描述在連續的圖式中並不需要重複。
10‧‧‧半導體裝置
11‧‧‧半導體本體
12‧‧‧通孔
13‧‧‧頂部
14‧‧‧底部
15‧‧‧蝕刻終止層
16‧‧‧接觸層
17‧‧‧連接
18‧‧‧積體電路
19‧‧‧中間層
20‧‧‧溝槽
21‧‧‧內部壁面
22‧‧‧非傳導材料
23‧‧‧接觸端
24‧‧‧電路端
25‧‧‧保護層
26‧‧‧隔離層
27‧‧‧基板
28‧‧‧接觸材料
29‧‧‧背部接觸
31‧‧‧金屬墊
32‧‧‧頂部接觸
33‧‧‧頂部接觸端
x‧‧‧第一橫向方向
y‧‧‧第二橫向方向
z‧‧‧垂直方向
第1圖係顯示該半導體裝置之例示性的實施例之剖視圖。
第2圖係顯示在通孔及接觸層上之概要頂視圖。
第3圖係顯示該半導體裝置之部分例示性的實施例之剖視圖。
在第1圖中，顯示半導體裝置10之例示性實施例之剖視圖。該半導體裝置10包括半導體本體11。該半導體本體11包括基板27。該基板27例如可以包括矽。再者，電性非傳導材料22是配置在位在該半導體本體11之電路端24處之該基板27上。在該非傳導材料22內，將配置諸如金屬之其它材料。再者，在該半導體本體11之該電路端24處，配置積體電路18。
電性傳導通孔12延伸穿越該半導體本體11及部分該非傳導材料22。該通孔12具有延伸之主軸，該延伸是垂直於該基板27之延伸之主平面。意即該通孔12之延伸之該主軸是平行於垂直方向z，該垂直方向z是垂直於該基板27之延伸之該主平面。該通孔12具有給定在第一橫向方向x上之橫向尺寸，該第一橫向方向x是垂直於該垂直方向z。意即該第一橫向方向x是平行於該基板27之延伸之該主平面。該通孔12具有朝向遠離該非傳導材料22之頂部13。該通孔12之底部14是配置在朝向遠離該通孔12之該頂部1的該通孔12之該端部處。
可以藉由從朝向遠離該非傳導材料22之接觸端23在該半導體本體11中蝕刻溝槽20，而於該半導體本體11中形成該通孔12。該溝槽20包括內部壁面21，該內部壁面21以隔離層26塗覆。該隔離層26是沉積在該通孔12之該頂部13處，使得該基板27亦以該隔離層26至少部分地覆蓋。在該隔離層26之該沉積之後，該溝槽20之該內部壁面21是以可以是鎢之電性傳導接觸材料28塗 覆。在該接觸材料28之該沉積之後，保護層25是沉積在該溝槽20之該內部壁面21處。再者，背部接觸29是沉積在該半導體本體11中該背部接觸29可以電性接觸之該接觸端23處。該背部接觸29可以包括鋁。該半導體本體11之該接觸端23是以另一個保護層25部分地塗覆。
在此實施例中，該通孔12之該溝槽20並未以該隔離層26、該保護層25及該接觸材料28完全填覆。意即該通孔12包括未具有該隔離層26、該接觸材料28及該保護層25之內部體積。
在該通孔12之該底部14處，電性傳導蝕刻終止層15是配置在平行於該第一橫向方向x之平面中。當該溝槽20是在該半導體本體11中而蝕刻時，該半導體本體11及該非傳導材料22之該材料是受到蝕刻直至該蝕刻終止層15為止。意即該蝕刻終止層15功能為用於該溝槽20之該蝕刻之蝕刻終止。
該蝕刻終止層15可以藉由鋁所形成，並且該蝕刻終止層15在該第一橫向方向x上之該橫向寬幅大於該通孔12之該橫向尺寸。在這個情況下，該蝕刻終止層15相對於該垂直方向z是對稱地配置在該通孔12之下方
兩個電性傳導接觸層16是配置在平行於該第一橫向方向x之平面中之該通孔12之該底部14處，並且該蝕刻終止層15在垂直方向z上是配置在該通孔12及該接觸層16之間。意即該兩個接觸層16在垂直方向z上是配置在該蝕刻終止層15之下方，並且該兩個接觸層16 相對於該垂直方向z亦對稱地配置。該接觸層16在該第一橫向方向x上之該橫向寬幅小於該通孔12之該橫向尺寸。
配置在該第二接觸層16及該蝕刻層15之間之該第一接觸層16是藉由在垂直方向z上延伸在該蝕刻終止層15及該第一接觸層16之間之電性傳導連接17而與該蝕刻終止層15電性連接。該第二接觸層16是藉由在垂直方向z上延伸在該兩個接觸層16之間之該連接17而與該第一接觸層16電性連接。該蝕刻終止層15是與位在該通孔12之該底部14處之該接觸材料28機械及電性接觸。該蝕刻終止層15、該接觸層16及該連接17是由該非傳導材料22所圍繞。
若該半導體裝置10在加工期間再次受到加熱及冷卻，則該蝕刻終止層15之該金屬、該接觸層16及該通孔12之該接觸材料28呈顯不同於該非傳導材料22之不同的熱膨脹。因此，裂紋可能在該通孔12周圍產生。然而，由於該接觸層16在該第一橫向方向x上之該橫向寬幅小於該通孔12之該橫向尺寸，因此，其中金屬是與該非傳導材料22以機械式接觸之該整體的面積將減少。若該接觸層16在該第一橫向方向x上之該橫向寬幅在臨界尺寸以下，則因為在該熱膨脹係數上之該差異性，故將不形成裂紋。因此，該半導體裝置10可以更有效率地運作。
在接續該接觸層16及該蝕刻終止層15之該第一橫向方向x中，可以配置數個金屬墊31。在這種情況下，該金屬墊31是配置在與該蝕刻終止層15及該接觸 層16相同的橫向平面中。該金屬墊31可以包括例如鋁之金屬。該金屬墊31是由連接17所電性連接。該接觸層16可以與一個該金屬墊31而電性連接。該接觸層16可以與在穿越該半導體裝置10之另一個平面中之該金屬墊31而電性連接，該半導體裝置10並未顯示於第1圖中。該金屬墊31是與該半導體裝置10及該積體電路18之電性傳導頂部接觸32而電性連接。該半導體裝置10之該頂部接觸32是配置在該半導體裝置10朝向遠離該半導體本體11之該接觸23之頂部接觸32處。該頂部接觸32在垂直方向z的厚度可大於該蝕刻終止層15及該接觸層16之該厚度。
在第2圖中，顯示在該通孔12及接觸層16上之頂視圖。在該實施例中，該通孔12具有圓形的截面。因此，該通孔12之該橫向尺寸是由該通孔12之該直徑所給定。配置在該通孔12下方之該接觸層16具有矩形的形狀。在該第一橫向方向x中，該接觸層16之該寬幅小於該通孔12之該直徑。然而，在垂直於該第一橫向方向x之第二橫向方向y中，該接觸層16之該橫向寬幅大於該通孔12之該直徑。因此，該接觸層16可以延伸朝向其它部分的該半導體裝置10，並且該接觸層16例如可以與該半導體裝置10之積體電路18電性連接。
在第3圖中，顯示該半導體裝置10之部分的例示性實施例之概要剖視圖。該通孔12是配置在該半導體本體11內，並且該通孔12之該內部壁面21是以隔離層26及該接觸材料28塗覆。該蝕刻終止層15是配置在該通 孔12之該底部14處。兩個接觸層16亦是配置在該通孔12之該底部14處。再者，三個中間層19是配置在該通孔12之該底部14處。再者，三個中間層19是配置在該通孔12之該底部14處。該中間層19在該第一橫向方向x上之該橫向寬幅大於該通孔12之該橫向尺寸。在垂直方向z上最遠離該通孔12之該中間層19在垂直方向z上厚於該接觸層16及該其它中間層19。再者，該較厚的中間層19是構成具有該非傳導材料22。該中間層19以形成該較厚的中間層19之格柵結構之此類方式而結構化。因此，由於該整體數量的金屬是減少的，裂紋形成之該可能性可以降低。
10‧‧‧半導體裝置
11‧‧‧半導體本體
12‧‧‧通孔
13‧‧‧頂部
14‧‧‧底部
15‧‧‧蝕刻終止層
16‧‧‧接觸層
17‧‧‧連接
18‧‧‧積體電路
20‧‧‧溝槽
21‧‧‧內部壁面
22‧‧‧非傳導材料
23‧‧‧接觸端
24‧‧‧電路端
25‧‧‧保護層
26‧‧‧隔離層
27‧‧‧基板
28‧‧‧接觸材料
29‧‧‧背部接觸
31‧‧‧金屬墊
32‧‧‧頂部接觸
33‧‧‧頂部接觸端
x‧‧‧第一橫向方向
z‧‧‧垂直方向

Claims (15)

  1. 一種半導體裝置(10)，包括：- 半導體本體(11)，- 電性傳導通孔(12)，該電性傳導通孔(12)延伸穿越至少部分的該半導體本體(11)，其中該電性傳導通孔(12)具有給定在第一橫向方向(x)上之橫向尺寸，該第一橫向方向(x)垂直於由該電性傳導通孔(12)之延伸之主軸所給定之垂直方向(z)，並且其中該電性傳導通孔(12)具有頂部(13)及朝向遠離該頂部(13)之底部(14)，- 電性傳導蝕刻終止層(15)，配置在平行於該第一橫向方向(x)之平面中之該電性傳導通孔(12)之該底部(14)處，以及- 至少一個電性傳導接觸層(16)，在平行於該第一橫向方向(x)之平面中之該電性傳導通孔(12)之該底部(14)處，其中：- 電性傳導蝕刻終止層(15)在該第一橫向方向(x)上的橫向寬幅大於該電性傳導通孔(12)之該橫向尺寸，- 該至少一個電性傳導接觸層(16)在該第一橫向方向(x)上的橫向寬幅為該電性傳導通孔(12)之該橫向尺寸的25%至97.5%之間，- 該電性傳導蝕刻終止層(15)在該垂直方向(z)上是配置在該電性傳導通孔(12)及該至少一個電性傳導 接觸層(16)之間，以及- 該至少一個電性傳導接觸層(16)部分地覆蓋該電性傳導通孔(12)，並且該至少一個電性傳導接觸層(16)延伸朝向該半導體裝置(10)的其他部分以與該半導體裝置(10)的其他電路電性連接。
  2. 如申請專利範圍第1項所述之半導體裝置(10)，其中該至少一個電性傳導接觸層(16)在該第一橫向方向(x)上的該橫向寬幅是在10微米及39微米之間。
  3. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該至少一個電性傳導接觸層(16)在該垂直方向(z)上之厚度大於該電性傳導蝕刻終止層(15)之厚度。
  4. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該半導體裝置(10)包括電性傳導頂部接觸(32)，電性傳導頂部接觸(32)位在該半導體裝置(10)朝向遠離該電性傳導通孔(12)之該頂部(13)之頂部接觸端(33)處，其中該頂部接觸(32)在垂直方向(z)上之厚度分別大於該電性傳導終止層(15)及該至少一個電性傳導接觸層(16)之該厚度。
  5. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該電性傳導蝕刻終止層(15)及該至少一個電性傳導接觸層(16)在該垂直方向(z)上具有相同的厚度。
  6. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該半導體裝置(10)包括至少兩個電性傳導接觸層(16)。
  7. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該電性傳導蝕刻終止層(15)及該至少一個電性傳導接觸層(16)是藉由至少一個電性傳導連接(17)而電性連接。
  8. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中至少一個該電性傳導蝕刻終止層(15)及該至少一個電性傳導接觸層(16)是與該半導體裝置(10)之積體電路電性連接。
  9. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該至少一個電性傳導接觸層(16)是結構層，該結構層係以形成為格柵的方式而結構化成具有電性非傳導材料(22)。
  10. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中至少一個電性傳導中間層(19)是配置在平行於該第一橫向方向(x)之平面中的該電性傳導通孔(12)之該底部(14)處，並且在該至少一個電性傳導中間層(19)在該第一橫向方向(x)上之橫向寬幅等於或大於該電性傳導通孔(12)之該橫向尺寸。
  11. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該至少一個電性傳導中間層(19)在該垂直方向(z)上是配置在該電性傳導蝕刻終止層(15)及該至少一個電性傳導接觸層(16)之間。
  12. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該電性傳導通孔(12)是由溝槽(20)所形成，該溝槽(20) 在該溝槽(20)之內部壁面(21)處是以電性傳導接觸材料(28)至少部分塗覆。
  13. 如申請專利範圍第12項所述之半導體裝置(10)，其中該溝槽(20)之內部體積未具有該電性傳導接觸材料(28)。
  14. 如申請專利範圍第12項所述之半導體裝置(10)，其中該電性傳導蝕刻終止層(15)與該電性傳導通孔(12)之該電性傳導接觸材料(28)電性接觸及機械接觸。
  15. 如申請專利範圍第1或2項所述之半導體裝置(10)，其中該至少一個電性傳導接觸層(16)在第二橫向方向(y)上之橫向寬幅大於在該電性傳導通孔(12)在該第二橫向方向(y)上之横向寬幅。
TW107105265A 2017-02-15 2018-02-13 半導體裝置 TWI746801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17156319.0 2017-02-15
??17156319.0 2017-02-15
EP17156319.0A EP3364454B1 (en) 2017-02-15 2017-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201832341A TW201832341A (zh) 2018-09-01
TWI746801B true TWI746801B (zh) 2021-11-21

Family

ID=58056989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105265A TWI746801B (zh) 2017-02-15 2018-02-13 半導體裝置

Country Status (5)

Country Link
US (1) US11127656B2 (zh)
EP (1) EP3364454B1 (zh)
CN (1) CN110301044B (zh)
TW (1) TWI746801B (zh)
WO (1) WO2018149883A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3564994A1 (en) * 2018-05-03 2019-11-06 ams AG Semiconductor device with through-substrate via
US11309254B2 (en) * 2020-02-18 2022-04-19 Nanya Technology Corporation Semiconductor device having through silicon vias and method of manufacturing the same
CN117995817A (zh) * 2022-10-27 2024-05-07 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079152A1 (en) * 2006-09-28 2008-04-03 Renesas Technology Corp. Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP2013118264A (ja) * 2011-12-02 2013-06-13 Elpida Memory Inc 半導体装置及びその製造方法
US20150102497A1 (en) * 2013-10-15 2015-04-16 Jae-hwa Park Integrated Circuit Devices Including a Through-Silicon Via Structure and Methods of Fabricating the Same
US20160351441A1 (en) * 2015-05-29 2016-12-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US20160351492A1 (en) * 2015-05-29 2016-12-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
JP6053256B2 (ja) * 2011-03-25 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップ及びその製造方法、並びに半導体装置
JP2012222141A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体チップ
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP5922915B2 (ja) * 2011-12-02 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9257392B2 (en) * 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
US20140124900A1 (en) 2012-11-02 2014-05-08 Texas Instruments Incorporated Through-silicon via (tsv) die and method to control warpage
US9431320B2 (en) * 2013-03-15 2016-08-30 Analog Devices, Inc. Methods and structures to facilitate through-silicon vias
CN105575828B (zh) 2014-10-16 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US10332790B2 (en) * 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
JP6711046B2 (ja) 2016-03-17 2020-06-17 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079152A1 (en) * 2006-09-28 2008-04-03 Renesas Technology Corp. Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP2013118264A (ja) * 2011-12-02 2013-06-13 Elpida Memory Inc 半導体装置及びその製造方法
US20150102497A1 (en) * 2013-10-15 2015-04-16 Jae-hwa Park Integrated Circuit Devices Including a Through-Silicon Via Structure and Methods of Fabricating the Same
US20160351441A1 (en) * 2015-05-29 2016-12-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US20160351492A1 (en) * 2015-05-29 2016-12-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN110301044A (zh) 2019-10-01
TW201832341A (zh) 2018-09-01
EP3364454A1 (en) 2018-08-22
WO2018149883A1 (en) 2018-08-23
CN110301044B (zh) 2023-07-07
US11127656B2 (en) 2021-09-21
US20200020611A1 (en) 2020-01-16
EP3364454B1 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
TWI499021B (zh) 半導體元件及其製造方法
TWI746801B (zh) 半導體裝置
WO2016026199A1 (zh) 芯片封装模组
JP2010050259A (ja) ３次元積層半導体装置
US9403672B2 (en) Chip package and method of manufacturing the same
KR102444823B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
CN108155155B (zh) 半导体结构及其形成方法
US8907496B1 (en) Circuit structures and methods of fabrication with enhanced contact via electrical connection
TWI607539B (zh) 晶片封裝體及其製造方法
TWI529872B (zh) 射頻裝置封裝及其製造方法
TWI780216B (zh) 半導體裝置之製造方法及半導體裝置
US8692390B2 (en) Pyramid bump structure
KR102456781B1 (ko) 기판 관통 비아를 갖는 반도체 디바이스
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
US10446474B2 (en) Packaging structure and fabrication method thereof
CN105489581A (zh) 半导体结构及其制作方法
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
US9054104B2 (en) Semiconductor device
US11404352B2 (en) Semiconductor device with through-substrate via and its method of manufacture
TWI634633B (zh) 接合墊結構及其製造方法
TW201536128A (zh) 配線基板及使用其之半導體裝置
TWI420641B (zh) 導通體及導通體形成方法及導通體填充方法
KR101046383B1 (ko) 반도체 패키지
TW201929171A (zh) 接合墊結構及接合墊結構的製作方法
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스