TWI420641B - 導通體及導通體形成方法及導通體填充方法 - Google Patents

導通體及導通體形成方法及導通體填充方法 Download PDF

Info

Publication number
TWI420641B
TWI420641B TW099121581A TW99121581A TWI420641B TW I420641 B TWI420641 B TW I420641B TW 099121581 A TW099121581 A TW 099121581A TW 99121581 A TW99121581 A TW 99121581A TW I420641 B TWI420641 B TW I420641B
Authority
TW
Taiwan
Prior art keywords
layer
conductive body
extending
inactive
metal
Prior art date
Application number
TW099121581A
Other languages
English (en)
Other versions
TW201201338A (en
Inventor
Yat Kit Tsui
Dan Yang
xun qing Shi
Original Assignee
Hk Applied Science & Tech Res
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hk Applied Science & Tech Res filed Critical Hk Applied Science & Tech Res
Priority to TW099121581A priority Critical patent/TWI420641B/zh
Publication of TW201201338A publication Critical patent/TW201201338A/zh
Application granted granted Critical
Publication of TWI420641B publication Critical patent/TWI420641B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

導通體及導通體形成方法及導通體填充方法
本發明係關於一種導通體及一種導通體形成方法及一種導通體填充方法,尤其係關於(但不限於)矽穿孔(through-silicon-via,TSV)。
隨著電子裝置(尤其是攜帶型裝置,諸如行動電話)變得愈來愈小,同時卻提供愈來愈寬範圍的功能,需要整合多功能晶片而不增加裝置的大小,且保持小的外形尺寸。增加2D結構中的電子組件之數目與此等目標並不相容,且因此為了提供更大的功能性及更高的組件密度同時具有小的外形尺寸,愈來愈多地採用了3D封裝。
在3D結構中,可在多層堆疊結構中提供電子組件,諸如具有不同主動IC裝置的半導體晶片。傳統上,使用導線接合(例如,美國專利第6,933,172號)來建立晶片之間的電互連,但導線接合需要較大的共平面大小及平面外大小,且與最大化組件密度之目標不一致。為了電連接不同層中的組件,可使用矽穿孔(TSV)技術來提供電互連並提供機械支撐。在TSV技術中,在具有不同主動IC裝置或藉由半導體製程製造的其他裝置的矽晶片中製造導通體,且用諸如Cu、Au、W、焊料的金屬或諸如多晶矽的高摻雜半導體材料填充導通體。因而,TSV可將在組件之頂表面上的接合襯墊與在組件之底表面上的接合襯墊相連接。接著堆疊具備此等導通體的多個組件,並將其接合在一起。穿過電子裝置的其他重要電路徑可得以縮短,從而導致較快的操作。
雖然TSV經常被應用於電子組件,但其亦可應用於微機械組件,諸如MEM(微機電)裝置。
圖1(a)至1(g)展示形成NAND快閃記憶體晶圓之TSV的習知方法中的步驟。
在圖1(a)的步驟中,提供電子裝置(在此情況下為記憶體晶圓)。該晶圓具有第一「上部」表面11,及與第一表面面對面的第二「下部」表面12。該晶圓包含在該晶圓之上部部分處的矽區域20,及在該晶圓之下部部分處的作用區域30。該作用區域包含一接合襯墊40。更特定而言,在所說明之實例中,作用區域40包含嵌入於該矽區域20與該接合襯墊40之間的隔離層(例如SiO)34中的複數個電跡線及/或導電線。在所說明之實例中,作用區域30包含嵌入於該矽層20與該接合襯墊40之間的氧化矽隔離層34中的複數個介電線32、多晶矽線36及M4線38。接合襯墊由金屬形成,且具有向上延伸至氧化矽區域中的複數個延伸部位39。部位39可具有特定結構,且在所說明之實例中,此等向上延伸之部位為T形形狀,該T形之交叉點處於遠離接合襯墊之末端處。
圖1(b)至1(f)說明形成通孔(via-hole)之方法。在圖1(b)之步驟中,添加光阻層50以保護裝置之無須蝕刻的部分;且藉由蝕刻而移除矽層20之一部位及多晶矽層32之一部位。在圖1(c)之步驟中,藉由蝕刻而移除隔離層34之一部位。在圖1(d)之步驟中,藉由蝕刻而移除障壁金屬層M4之一部位。在圖1(e)之步驟中,藉由蝕刻而移除氧化矽隔離層之一部位。如在圖1(b)至1(e)中看出,在單獨的蝕刻步驟中移除各種層。由於所移除之材料不同,所以對於每一蝕刻需要不同的蝕刻製程。此外,在每一步驟中蝕刻的寬度實質上相同,所以導通體具有實質上均勻的寬度。完全形成之通孔60展示於圖1(e)中。其自裝置之頂表面11一直延伸到接合襯墊40,且具有實質上均勻的寬度或直徑。然而,通孔60不延伸穿過接合襯墊40。
在圖1(e)之步驟中,將包含介電材料之隔離層70沈積在通孔60內部。隔離層70覆蓋通孔之內側壁,且在矽層20之頂表面11上延伸。在圖1(g)之步驟中,進行電鍍以用金屬82、84填充通孔。通常該金屬為銅。金屬層82、84為實心的,且形成T形形狀。其包含在通孔中的垂直部位84與在裝置之頂表面11上延伸的水平或「交叉」部位82。經電鍍金屬84之垂直部位的底部與接合襯墊40機械接觸並電接觸,但不與接合襯墊整體地形成。亦即,導通體不延伸穿過接合襯墊40且不達到裝置12之第二表面。即使接合襯墊40與經電鍍層82、84皆由銅製成,兩者亦非一體的。它們是由於不同製造方法(因為接合襯墊40並非透過電鍍而形成)而具有不同顆粒結構的單獨零件。
按以上方式形成TSV是相當耗時的過程,因為必須在若干不同步驟中執行蝕刻。此外,為了防止污染,應在不同腔室中或在抽空房間後執行該等蝕刻步驟中的一些步驟。此增加了方法的複雜性與所需的時間,因而增加了製造成本。此外,上述方法可能不能一直將電鍍層82、84牢固地附接至接合襯墊或通孔之側壁。此會在製造中或使用期間裝置受到應力時造成問題。因此,需要找到更快速且更具成本效益的形成導通體之方法,及確保導通體之機械完整性之方法。
本發明之第一態樣提供一種電子或微機械裝置,其具有第一表面及第二表面以及自該第一表面延伸穿過該裝置至該第二表面的一導通體;該導通體大體上為I形形狀。該導通體之I形形狀性質有助於將該導通體緊固至該裝置。
該導通體較佳包含一整體地形成之導電材料(例如,金屬)層。可在導通體之頂部、在裝置之第二表面之上提供另一導電層;可在該導通體與該另一導電層之間提供一障壁層。該I形形狀之頂部及底部(或該另一導電層)可形成用於將該裝置與該裝置之上方或下方的另一裝置連接的電接點。可在該等接點上添加焊料。
本發明之第二態樣提供一種電子或微機械裝置,其具有第一表面及第二表面以及自該第一表面延伸穿過該裝置至該第二表面的一導通體;該導通體包含整體地形成之第一、第二及第三部位;該第一部位自該第一表面延伸至該第二表面;該第二部位在該裝置之該第一表面的一部分上延伸,且該第三部位在該裝置之該第二表面的一部分上延伸。此組態有助於將導通體緊固至裝置。
該導通體因此包含一整體地形成之導電層。可在導通體之頂部、在導通體之第一部位之上提供另一導電層;可在該導通體與該另一導電層之間提供一障壁層。
該導通體之第二及第一部位(或該另一導電層)可形成用於將該裝置與該裝置之上方或下方的另一裝置連接的電接點。可在該等接點上添加焊料。
該導通體可進一步包含障壁層、填料層、濺鍍金屬層及介電層中之一或多者,其各自延伸穿過該裝置之非作用區域以及作用區域的至少一部分。
本發明之第三態樣提供一種形成延伸穿過電子或微機械裝置的導通體的方法,該電子或微機械裝置具有第一表面及第二表面;該方法包含:形成一通孔,該通孔自該第一表面一直延伸穿過該裝置至該第二表面;且電鍍以添加一整體地形成之金屬層,該金屬層自該第一表面延伸穿過該通孔至該第二表面;該整體地形成之金屬層包含在該裝置之該第一表面的部分上延伸的一部位,及在該裝置之該第二表面的部分上延伸的一部位。
本發明之第四態樣提供一種電子或微機械裝置,其具有第一表面及第二表面以及自該第一表面延伸穿過該裝置至該第二表面的一導通體;其中該裝置具有一非作用層及一作用層,且其中該導通體之一第一部分延伸穿過該非作用層,且該導通體之一第二部分主要延伸穿過該作用層;該導通體之該第一部分的寬度大於該導通體之該第二部分的寬度。由於該導通體之該第二部分較窄,此有助於減少對該裝置之該作用層的損傷。
該導通體的該第一部分及/或第二部分可為錐形的,所以其在自該裝置之該第一表面至該裝置之該第二表面的方向上具有減小的寬度。此有助於促進在該裝置之製造期間的自底向上(bottom up)電鍍。
本發明之第五態樣提供一種形成延伸穿過電子或微機械裝置的導通體的方法;該方法包含藉由蝕刻形成通孔之第一部分及藉由雷射鑽孔形成通孔之第二部分。由於僅存在一個蝕刻步驟,且由於僅在第二步驟中使用雷射,但不必一直切割穿過該裝置,故該過程較為迅速。該第二經移除部位較佳具有比該第一部位窄的寬度。
該裝置較佳具有面對面的第一表面及第二表面,且該導通體較佳自該第一表面一直延伸穿過該裝置至該第二表面。詳言之,該導通體較佳延伸穿過可包含接合襯墊的該裝置之作用區域。
本發明之第六態樣提供一種堆疊總成,其包含一安裝於一第二裝置上的第一裝置;該第一裝置及該第二裝置中之至少一者為根據本發明之第一、第二或第四態樣的裝置或根據本發明之第三或第五態樣製造的裝置。
圖2(a)至2(d)為根據本發明之實施例的導通體之示意圖。該導通體一直延伸穿過一基板。該基板可為一電裝置或一機械裝置。例如,該裝置可為一記憶體晶片、一處理器或一MEM裝置,但本發明不限於彼等實例。通常該基板包含矽。
該導通體自第一表面11延伸穿過基板至面對面的第二表面12。該導通體大體上為I形形狀。其包含一金屬層,該金屬層具有藉由電鍍整體地形成的第一部位84、86、第二部位82及第三部位88。第二部位82在基板之第一表面11上延伸。第一部位84、86延伸穿過基板,且第三部位88在基板之第二表面上延伸。由於導通體的三個部位是作為一個零件整體地形成的,所以此為該結構提供了機械完整性。由於導通體之電鍍部位是整體地形成的,所以其具有實質上相同的顆粒大小;此與圖1之配置形成對比,在圖1之配置中T形形狀的導通體84並非與接合襯墊40整體地形成;因此在圖1中即使接合襯墊40與導通體84由相同材料製成,其也並非整體地形成,且接合襯墊與導通體84具有不同內部結構與顆粒大小。相對比地,圖1(g)中的配置較不牢固,因為接合襯墊40可能自導通體84脫離。
圖2(a)-(d)及圖3中的導通體之「I形形狀」使導通體總是牢固附接至基板及接合襯墊。由於導通體之第二及第三部位在基板的面對面兩側且與導通體之相連的第一部位整體地形成,所以該結構的機械完整性得到增強。
導通體的所有三個部位皆包含金屬層,其通常為銅,因為銅成本低且具有優良的導電性。然而,本發明不限於銅,且可使用任何合適的金屬。例如,金與鎢是可能的替代物,且熟習此項技術者將明瞭其他替代物。
導通體之第一部位84、86自第一表面11延伸穿過裝置至第二表面12。導通體之第一部位包含兩個部分。第一部分84比第二部分86較寬。較寬意味著第一部分具有較大直徑或較大橫截面積(在垂直於自第一表面11延伸至第二表面12的導通體的垂直長度的方向上)。可從圖2(a)中自左至右方向上的寬度中看出該兩個部分之間的大小對比。第一部分84延伸穿過裝置之非作用區域20,而第二部分86主要延伸穿過裝置之作用區域30。該作用區域可包含一接合襯墊。由於延伸穿過作用區域的第二部分86的橫截面積相對小於第一部分84的橫截面積,此最小化了對作用區域30之損傷。
第一部分及第二部分中之一者或兩者可為錐形的。較佳地,第一部分84為錐形的,使得其接近第一表面11的末端的寬度大於接近作用區域30的末端的寬度(具有較大的橫截面積)。較佳地,第二部分86為錐形的,使得其接近第二表面12的末端比接近非作用區域20的末端細(具有較小的橫截面積)。
在圖2(d)及圖3中,第一84部分與第二部分86皆如上文所述為錐形的。此等錐形在製造過程中具有兩個主要優勢。第一個優勢在於:在電鍍時,由於金屬的所需容積較小,通孔之底部部分(接近表面12的部分)可被更快速地填充。此有助於自底向上電鍍製程。第二個優勢在於:在作用層與非作用層之間的接面處的較大開口連同區域30中的傾斜導通體側壁表面增強了濺鍍的薄膜金屬120的均勻性。
此錐形並非必需的,且可能具有第一部分及第二部分都並非錐形或僅其中一者為錐形的其他組態。參看圖2(a)至2(c)。在圖2(a)中,兩部分皆並非錐形的。在圖2(b)中,第二部分86為錐形的。在圖2(c)中,第一部分84為錐形的。
該導通體較佳包含包圍一聚合物填料的一電鍍金屬層。此金屬-聚合物-金屬結構有助於補償基板之非作用區域20(通常由矽形成)與電鍍金屬層(通常由銅製成)之不同熱膨脹係數。通常電鍍金屬之熱膨脹係數遠大於非作用區域20之熱膨脹係數。簡單地設有填料首先透過減少電鍍層之體積且其次透過本身具有一中間熱膨脹係數而有助於減少由熱膨脹係數之差異造成的問題。此外,填料層具有一定程度的彈性。因此,若電鍍層歸因於溫度改變而膨脹,則此膨脹可透過「擠壓」填料層來化解。以此方式,可最小化或避免可能導致裝置之非作用層及作用層破裂或損傷的過多應力。
圖3為更詳細展示根據本發明之導通體的示意圖。該導通體自第一表面11一直延伸穿過裝置基板至第二表面12。該裝置包含非作用矽層20及作用層30。作用層30包含接合襯墊40及在接合襯墊40與非作用層20之間的氧化矽隔離層34。複數個跡線、導電路徑及其他結構嵌入於隔離層34並延伸穿過隔離層34。在所說明之實例中,此等跡線包括介電線32、多晶矽線36及M4線38。複數個結構39自接合襯墊40延伸。在作用層中的此等各種結構可用以將電信號自接合襯墊傳輸至裝置之邏輯閘或其他部分。該等結構可形成ESD(靜電放電)保護結構。
導通體包含延伸穿過非作用層之一較寬第一部分及延伸穿過作用層之一較窄第二部分。由於第二部分較窄,所以其對作用層中的各種結構造成較少損傷。
現將由外而內地描述導通體之各種層。導通體具有外部聚合物層100、障壁層110、濺鍍金屬(例如銅)層120、電鍍(例如銅)層84及內部聚合物層140。此等層中之每一者具有延伸穿過該裝置之非作用區域的第一部分及延伸穿過該裝置之作用區域的第二較窄部分。在所說明之實例中,第一部分及第二部分為錐形的,但此並非必需,且如圖2(a)至2(c)中所示,可使用非錐形或僅部分錐形之配置。
導通體大體上為I形形狀,且電鍍層具有第一部位84、86、第二部位82、及第三部位88,如上文所述。此等部位為整體地形成的。在裝置之上部表面11上為部分95,其包含障壁層95a、濺鍍金屬層95b、電鍍層95c及焊料95d。
較佳地,導通體之第一部位之第二部分86包含單一「支腿」,其延伸穿過作用區域。此如圖3及圖4(a)(其為沿圖3之線A-A的橫截面)中所展示。為了簡單起見,在橫截面中僅展示了導通體之電鍍部分86及作用區域30。在圖4(a)至4(d)中亦描繪了包圍導通體的矽部位20a(圖3中未示)。較佳地,導通體具有圓形橫截面,如圖4(a)所示。然而,如圖4(c)或4(d)所示,可能具有不同的橫截面形狀。此外,可存在一直延伸穿過作用區域的複數個「支腿」,例如,如圖4(b)之86a至86d所示。
現將描述形成導通體之方法。
圖5展示在形成導通體之前的電子裝置晶圓。其包含如上文所述之相同部分,且使用了相同參考數字。在所說明之實例中,裝置為記憶體晶圓,但本方法亦可應用於處理器、其他電子裝置及微機械裝置。
在圖6及7中,在兩個步驟中形成通孔。在第一步驟中(圖6所示),藉由諸如RIE(反應性離子蝕刻)的蝕刻方法移除非作用層之一部位。僅需一個蝕刻製程。較佳地,通孔為錐形的,在頂部(接近第一表面11處)較寬,但此並非必需。在圖7中,藉由雷射鑽孔形成通孔之第二部分。亦即,藉由雷射對作用區域鑽孔。通孔之第二部分的大小由用於鑽孔的大小可調整的雷射束判定。所得通孔(包括第一部分60a及第二部分60b)自第一表面11一直延伸穿過該裝置至第二表面12。將光阻101添加至裝置之第二表面12以保護接合襯墊40的表面。
在圖8之步驟中,在通孔之內側壁上沈積絕緣層100。絕緣層可包含聚合物材料。在圖9中,在通孔內沈積包括障壁層110及濺鍍層120的薄金屬層。在圖10中,添加電鍍層。使用自底向上的電鍍過程。一般而言,「自底向上」電鍍意味著在導通體底部(接近表面12)處所鍍敷金屬的沈積速率快於導通體的上部部分。因此,接近表面12的(作用區域的)部分首先由電鍍金屬封閉,且在電鍍後,接近表面11的部分可能仍然開放著。與諸如共形方法或自頂向下方法的其他電鍍方法相比較,自底向上過程具有在導通體中形成空隙的可能性較小之優勢。此外,在此情況下,不需要特殊化學品來誘發自底向上電鍍或抑制在頂部的電鍍;通孔之第二部分60b比第一部分60a窄的事實使自底向上過程自然地發生,因為「底部」部分較快地填滿。電鍍形成大體上I形形狀且包含第一部位84、86、第二部位82及第三部位88(其整體地形成)的電鍍層。第二部位在裝置之第一表面11上延伸,第一部位延伸穿過該裝置,且第三部位在該裝置之第二表面12上延伸。
在圖11中,添加呈「內部」聚合物層140形式的填料。導通體因此具有金屬-聚合物-金屬結構,因為內部聚合物層由電鍍金屬層包圍。
在圖12中,將障壁層95a及濺鍍金屬層95b添加至第一表面11。在圖13中,將光阻102旋塗至第一表面11及第二表面12。在圖14中,將另一電鍍層95c添加至濺鍍金屬層95b上。在圖15中,將焊料95d添加至該另一電鍍層95c上。在圖16中,自第一表面11移除光阻。在圖17中,蝕刻掉上部薄金屬層的不需要部位(至導通體側)。在圖18中,自第二表面12移除光阻。在圖19中,使焊料在第一表面11上的薄金屬層95a-c周圍流動。
裝置20、30因此具有延伸穿過其之導通體(TSV)。導通體之第一電鍍層及另一電鍍層95c之第三部位88可用作用於將裝置與該裝置20、30上方或下方的另一裝置相連的電接點。通常將焊料95d應用於該另一電鍍層,且也可將焊料250應用於第三部位88以便促進電連接。圖20中展示兩個堆疊的裝置。
第一裝置具有非作用層200a及作用層200b。第二裝置具有非作用層300a及作用層300b。第一導通體210延伸穿過第一裝置之左側,且與延伸穿過第二裝置之左側的第二導通體220連接。第三導通體230延伸穿過第一裝置的右側(與第一導通體210橫向間隔開)。第三導通體230與延伸穿過第二裝置的右側的第四導通體240連接。
雖然圖20之堆疊配置僅具有兩個裝置,但可彼此堆疊更多裝置。此外,雖然圖20中展示的兩裝置皆具有帶有圖3之實施例之特徵的導通體,但此並非必需的。導通體可具有其他實施例之特徵或其組合。此外,雖然兩裝置具有根據本發明之一或多個導通體為較佳的,但該等裝置中之一者有可能具有先前技術類型的導通體或根本不具有導通體(而只具有用於連接到第一裝置的一或多個導通體的表面電特徵)。
隨附諸圖及上述方法及裝置僅為較佳實施例,且不應被認為限制本發明。熟習此項技術者將顯而易見對特定描述的結構、材料及方法的修改及等效物,且其皆在由附加之申請專利範圍界定的本發明之範疇內。
11...第一表面
12...第二表面
20...矽區域
30...作用區域
32...介電線
34...隔離層
36...多晶矽線
38...M4線
39...延伸部位
40...接合襯墊
50...光阻層
60...通孔
60a...第一部分
60b...第二部分
70...隔離層
82...金屬層
84...金屬層
86...第二部分
86a-86d...支腿
88...第三部位
95a...障壁層
95b...濺鍍金屬層
95c...電鍍層
95d...焊料
100...外部聚合物層
101...光阻
102...光阻
110...障壁層
120...濺鍍層
140...內部聚合物層
200a...非作用層
200b...作用層
210...第一導通體
220...第二導通體
230...第三導通體
240...第四導通體
250...焊料
300a...非作用層
300b...作用層
圖1(a)至1(g)展示形成TSV的習知方法中的且已描述的步驟;
圖2(a)至2(d)為根據本發明之實施例的導通體之示意圖;
圖3更詳細地展示導通體;
圖4(a)至4(d)展示根據本發明之各種實施例的導通體之下部部分的橫截面;
圖5至圖19展示形成圖3之導通體的方法中的步驟;以及
圖20展示具有根據本發明之實施例的導通體的一對堆疊裝置。
11...第一表面
12...第二表面
20...矽區域
30...作用區域
32...介電線
34...隔離層
36...多晶矽線
38...M4線
39...延伸部位
40...接合襯墊
82...金屬層
84...金屬層
86...第二部分
88...第三部位
95a...障壁層
95b...濺鍍金屬層
95c...電鍍層
95d...焊料
100...外部聚合物層
110...障壁層
120...濺鍍層
140...內部聚合物層

Claims (17)

  1. 一種電子或微機械裝置,其具有一非作用層、一作用層、第一表面及第二表面以及自該第一表面延伸穿過該裝置至該第二表面的一導通體;該導通體包含整體地形成之第一部位、第二部位及第三部位;該第一部位自該第一表面延伸至該第二表面;該第二部位在該裝置之該第一表面的一部分上延伸,且該第三部位在該裝置之該第二表面的一部分上延伸;其中該導通體的該第一部位包含一第一部分和一第二部分,該第一部位的該第一部分延伸穿越該非作用層及該第一部位的該第二部分延伸穿越該作用層,該第一部分和該第二部分係錐形的,在該第一表面處較寬,在第二表面處較窄,且該第一部分的橫截面積大於該第二部分之橫截面積。
  2. 如請求項1之裝置,其中該導通體由電鍍形成。
  3. 如請求項1之裝置,其中該導通體之該第一、第二及第三部位包含一第一電鍍層,且其中一另一電鍍層形成於該裝置之該第一表面之上。
  4. 如請求項3之裝置,其中一障壁層提供於該第一電鍍層與該另一電鍍層之間。
  5. 如請求項1之裝置,其中該導通體包含一聚合物填料,該聚合物填料由一導電層包圍。
  6. 如請求項1之裝置,更包含一接合襯墊,耦接於該第三部位。
  7. 如請求項1之裝置,其中該裝置堆疊於一第二裝置或基板上方或下方,且藉由該導通體而電連接至該第二裝置。
  8. 一種形成延伸穿過一電子或微機械裝置的一導通體的方法,該電子或微機械裝置具有一非作用層、一作用層、一第一表面及一第二表面;該方法包含:形成一通孔,該通孔自該第一表面一直延伸穿過該裝置至該第二表面;且電鍍以添加一整體地形成之金屬層,該金屬層自該第一表面延伸穿過該通孔至該第二表面;該整體地形成之金屬層包含在該裝置之該第一表面的部分上延伸的一部位,及在該裝置之該第二表面的一部分上延伸的一部位;其中該金屬層包含一第一部分及一第二部分,該金屬層的該第一部分延伸穿越該非作用層及該金屬層該第二部分延伸穿越該作用層,該金屬層的該第一部分及該第二部分係錐形的,在該第一表面處較寬,在第二表面處較窄,且該第一部分的橫截面積大於該第二部分之橫截面積。
  9. 如請求項8之方法,其包含在該金屬層內添加一聚合物層。
  10. 如請求項8之方法,其中按一自底向上過程執行該電鍍。
  11. 如請求項8之方法,其中該方法進一步包含將該裝置堆疊於一第二裝置上方或下方之步驟,使得該裝置與該第 二裝置藉由該導通體而電連接。
  12. 一種電子或微機械裝置,其具有第一表面及第二表面以及自該第一表面延伸穿過該裝置至該第二表面的一導通體;其中該裝置具有一非作用層及一作用層,且其中該導通體之一第一部分延伸穿過該非作用層,且該導通體之一第二部分主要延伸穿過該作用層,該導通體的第一部分及該第二部分係錐形的,在該第一表面處較寬,在第二表面處較窄;且該導通體之該第一部分的寬度大於該導通體之該第二部分的寬度。
  13. 如請求項12之裝置,其中該導通體包含一聚合物層及包圍該聚合物層的一金屬電鍍層;該聚合物層與該電鍍層皆延伸穿過該裝置之該作用層及該非作用層。
  14. 一種形成延伸穿過一電子或微機械裝置的一導通體的方法,該裝置具有一非作用層、一作用層、一第一表面及一第二表面;該方法包含藉由蝕刻形成從該第一表面延伸穿越該非作用層的一通孔之一第一部分及藉由雷射鑽孔形成延伸穿越該作用層至該第二表面的該通孔之一第二部分,該第一部分及該第二部分係錐形的,在該第一表面處較寬,在第二表面處較窄,且該第一部分的橫截面積大於該第二部分之橫截面積。
  15. 如請求項14之方法,其中該裝置之該作用層包含一接合襯墊。
  16. 如請求項14之方法,其進一步包含電鍍以用一導電金屬層填充或部分填充該通孔的步驟。
  17. 如請求項16之方法,其進一步包含在該導電金屬層內添加一聚合物層。
TW099121581A 2010-06-30 2010-06-30 導通體及導通體形成方法及導通體填充方法 TWI420641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099121581A TWI420641B (zh) 2010-06-30 2010-06-30 導通體及導通體形成方法及導通體填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121581A TWI420641B (zh) 2010-06-30 2010-06-30 導通體及導通體形成方法及導通體填充方法

Publications (2)

Publication Number Publication Date
TW201201338A TW201201338A (en) 2012-01-01
TWI420641B true TWI420641B (zh) 2013-12-21

Family

ID=46755765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121581A TWI420641B (zh) 2010-06-30 2010-06-30 導通體及導通體形成方法及導通體填充方法

Country Status (1)

Country Link
TW (1) TWI420641B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523838B (en) * 1998-12-16 2003-03-11 Seiko Epson Corp Semiconductor device, electrical circuit board, electronic machine and their manufacturing method, and semiconductor chip manufacturing method
TW200819004A (en) * 2006-10-14 2008-04-16 Phoenix Prec Technology Corp Circuit board structure having embedded passive components
TW200910569A (en) * 2007-07-05 2009-03-01 Astc Aerospace Ab Low resistance through-wafer via
TW200924129A (en) * 2007-07-02 2009-06-01 Spansion Llc Semiconductor device and method for manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523838B (en) * 1998-12-16 2003-03-11 Seiko Epson Corp Semiconductor device, electrical circuit board, electronic machine and their manufacturing method, and semiconductor chip manufacturing method
TW200819004A (en) * 2006-10-14 2008-04-16 Phoenix Prec Technology Corp Circuit board structure having embedded passive components
TW200924129A (en) * 2007-07-02 2009-06-01 Spansion Llc Semiconductor device and method for manufacturing thereof
TW200910569A (en) * 2007-07-05 2009-03-01 Astc Aerospace Ab Low resistance through-wafer via

Also Published As

Publication number Publication date
TW201201338A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
US8232626B2 (en) Via and method of via forming and method of via filling
US9691739B2 (en) Semiconductor device and method of manufacturing same
CN101916754B (zh) 通孔和通孔形成方法以及通孔填充方法
TWI588966B (zh) 具有加強框的積體電路組件及製造方法
JP4327644B2 (ja) 半導体装置の製造方法
US8778791B2 (en) Semiconductor structure and method for making the same
US8592310B2 (en) Methods of manufacturing a semiconductor device
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
TWI571983B (zh) 電子封裝件及其製法
US9355895B2 (en) Method of providing a via hole and routing structure
JP2013544033A (ja) 信頼性を向上したスルーシリコンビア
US8691692B2 (en) Semiconductor chips and methods of forming the same
CN114762103A (zh) 一种芯片堆叠结构及其制作方法
US8921984B2 (en) Through silicon via in semiconductor device
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
TWI512923B (zh) 中介板及其製法
TWI420641B (zh) 導通體及導通體形成方法及導通體填充方法
JP2022102371A (ja) 半導体装置及びその製造方法
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
CN116454050A (zh) 半导体封装结构及其形成方法
KR20110121106A (ko) 반도체 장치 제조방법