JP3729680B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP3729680B2 JP3729680B2 JP15593799A JP15593799A JP3729680B2 JP 3729680 B2 JP3729680 B2 JP 3729680B2 JP 15593799 A JP15593799 A JP 15593799A JP 15593799 A JP15593799 A JP 15593799A JP 3729680 B2 JP3729680 B2 JP 3729680B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- wiring
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、ウエハプロセス（前工程）とパッケージプロセス（後工程）とを一体化し、半導体ウエハの状態のまま複数の半導体チップに対して一括してパッケージ・プロセスを施すウエハプロセスパッケージ（Ｗafer Process Package；ＷＰＰ）技術を用いた半導体装置およびその製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者が検討したＷＰＰ技術は、例えば再配線型と呼ばれる構造を有するものである。再配線型は、封止樹脂を使わずにパッケージ・プロセスを再配線工程によって実施した構造である。この再配線は、半導体チップの外部端子（いわゆるボンディングパッド）と、半導体チップを所定の配線基板上に実装するためのバンプ電極等のような実装電極とを電気的に接続する配線である。再配線が必要なのは、ウエハプロセスの寸法に律則される外部端子と、パッケージプロセスの寸法に律則される実装電極との寸法上の整合をとるためである。すなわち、実装電極の寸法（電極自体の寸法および隣接間隔等）は、上記配線基板側の寸法に律則されるため、ウエハプロセスに律則される外部端子の寸法（端子自体の寸法および隣接間隔等）よりも相対的に大きな寸法が必要となる。このため、外部端子をそのまま実装電極に使用できない。そこで、実装電極は、半導体チップの比較的広い空き領域に配置される。このため、外部端子と実装電極とを結ぶ再配線が必要となるのである。本発明者が検討した再配線構造の一例は次の通りである。半導体基板上には外部端子を覆う第１の絶縁膜が形成されている。この第１の絶縁膜は、無機絶縁膜上に有機絶縁膜が体積されてなる。この外部端子を覆う第１の絶縁膜には、その外部端子が露出される第１の接続孔が穿孔されている。外部端子には、その第１の接続孔を通じて再配線の一端が電気的に接続されている。その再配線は、第１の絶縁膜上に引き出されている。第１の絶縁膜上に引き出された再配線は第２の絶縁膜で覆われている。この第２の絶縁膜には、第１の絶縁膜上の再配線の一部が露出するような第２の接続孔が形成されている。その再配線の一部は、第２の接続孔を通じてバンプ下地金属層と電気的に接続され、これを介してバンプ電極と電気的に接続されている。
【０００３】
なお、このようなウエハプロセスとパッケージプロセスとを一体化した製造技術については、例えば日経ＢＰ社、１９９８年８月１日発行、「日経マイクロデバイス １９９８年８月号」ｐ４２〜ｐ７１に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記本発明者が検討したＷＰＰ技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、第１の接続孔内における再配線のステップカバレッジが劣化し、再配線の断線不良が生じる問題である。発明者の検討結果によれば、その断線不良が生じるのは、例えば次の２通りがある。第１は、第１の接続孔の断面形状において、その接続孔に露出する無機絶縁膜の端部にアンダーカット（その断面形状が外部端子に近づくにつれて次第に外方に後退する形状）が生じる結果、再配線のステップカバレッジが劣化するものである。第２は、第１の接続孔の断面形状において、その接続孔から露出する無機絶縁膜の端部が、有機絶縁膜の端部よりも後退する結果、再配線のステップカバレッジが劣化するものである。
【０００６】
本発明の目的は、ＷＰＰ技術を用いた半導体装置において、外部端子と再配線とを接続する接続孔内における再配線の段差被覆性を向上させることのできる技術を提供することにある。
【０００７】
また、本発明の目的は、ＷＰＰ技術を用いた半導体装置の信頼性を向上させるすることのできる技術を提供することにある。
【０００８】
また、本発明の目的は、ＷＰＰ技術を用いた半導体装置の歩留まりを向上させることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明は、（ａ）半導体ウエハの半導体チップに所定の素子を形成する工程と、
（ｂ）前記半導体ウエハの主面上に第１の配線を形成する工程と、
（ｃ）前記半導体ウエハの主面上に前記第１の配線を通じて前記所定の素子と電気的に接続される第１の電極を形成する工程と、
（ｄ）前記半導体ウエハの主面上に第１の電極を覆う無機絶縁膜を形成する工程と、
（ｅ）前記無機絶縁膜において前記第１の電極に平面的に重なる位置に第１の接続孔を形成する工程と、
（ｆ）前記無機絶縁膜上に有機絶縁膜を形成する工程と、
（ｇ）前記有機絶縁膜において前記第１の電極に平面的に重なる位置に第２の接続孔を形成する工程と、
（ｈ）前記有機絶縁膜上に、前記第２の接続孔を通じて第１の電極と電気的に接続される第２の配線を形成する工程と、
（ｉ）前記第２の配線を覆う絶縁膜を形成した後、その絶縁膜に第２の配線の一部が露出する第３の接続孔を形成する工程と、
（ｊ）前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極を形成する工程と、
（ｋ）前記（ｊ）工程後、前記半導体ウエハから半導体チップを切り出す工程とを有し、前記第２の接続孔を、前記第１の接続孔に内包されるように形成するものである。
【００１２】
また、本発明は、（ａ）半導体ウエハの半導体チップに所定の素子を形成する工程と、
（ｂ）前記半導体ウエハの主面上に第１の配線を形成する工程と、
（ｃ）前記半導体ウエハの主面上に前記第１の配線を通じて前記所定の素子と電気的に接続される第１の電極を形成する工程と、
（ｄ）前記半導体ウエハの主面上に前記第１の電極を覆う無機絶縁膜を形成する工程と、
（ｅ）前記無機絶縁膜において前記第１の電極に平面的に重なる位置に第１の接続孔を形成する工程と、
（ｆ）前記無機絶縁膜上に有機絶縁膜を形成する工程と、
（ｇ）前記有機絶縁膜において前記第１の電極に平面的に重なる位置に第２の接続孔を形成する工程と、
（ｈ）前記有機絶縁膜上に、前記第１の接続孔および第２の接続孔を通じて第１の電極と電気的に接続される第２の配線を形成する工程と、
（ｉ）前記第２の配線を覆う絶縁膜を形成した後、その絶縁膜に第２の配線の一部が露出する第３の接続孔を形成する工程と、
（ｊ）前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極を形成する工程と、
（ｋ）前記（ｊ）工程後、前記半導体ウエハから半導体チップを切り出す工程とを有し、前記第２の接続孔を、前記第１の接続孔を平面的に内包するように形成するものである。
【００１３】
また、本発明は、前記無機絶縁膜を形成した後、前記第１の接続孔を形成し、その後、前記有機絶縁膜を形成した後、前記第２の接続孔を形成するものである。
【００１４】
また、本発明は、前記無機絶縁膜を形成した後、前記有機絶縁膜を形成し、その後、前記第２の接続孔を形成した後、前記第１の接続孔を形成するものである。
【００１５】
また、本発明は、半導体チップを構成する半導体基板に形成された所定の素子と、
前記半導体基板上に形成された第１の配線と、
前記第１の配線を通じて前記所定の素子と電気的に接続された第１の電極と、
前記半導体基板上に形成され、前記第１の電極を覆う無機絶縁膜と、
前記無機絶縁膜に前記第１の電極の一部が露出するように形成された第１の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記無機絶縁膜上に堆積された有機絶縁膜と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜に、前記第１の電極が露出されるように、かつ、前記第１の接続孔に平面的に内包されるように形成された第２の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜上に形成され、前記第２の接続孔を通じて前記第１の電極と電気的に接続された第２の配線と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記第２の配線を覆う絶縁膜に第２の配線の一部が露出するように形成された第３の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に形成され、前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極とを有するものである。
【００１６】
さらに、本発明は、半導体チップを構成する半導体基板に形成された所定の素子と、
前記半導体基板上に形成された第１の配線と、
前記第１の配線を通じて前記所定の素子と電気的に接続された第１の電極と、
前記半導体基板上に形成され、前記第１の電極を覆う無機絶縁膜と、
前記無機絶縁膜に前記第１の電極の一部が露出するように形成された第１の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記無機絶縁膜上に堆積された有機絶縁膜と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜に、前記第１の電極が露出されるように、かつ、前記第１の接続孔を平面的に内包するように形成された第２の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜上に形成され、前記第１の接続孔および第２の接続孔を通じて前記第１の電極と電気的に接続された第２の配線と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記第２の配線を覆う絶縁膜に第２の配線の一部が露出するように形成された第３の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に形成され、前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極とを有するものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
本実施の形態１の半導体装置は、例えば半導体ウエハの状態のまま複数の半導体チップに対して一括してパッケージ・プロセスを施すＷＰＰ技術を用いたものである。なお、ここで言うパッケージ・プロセスは、外部端子（ボンディングパッド）を形成した後の工程であって、半導体チップを所定の配線基板に接続するための電極（後述のバンプ電極）の形成工程までを言う。
【００１９】
図１は、その半導体装置を構成する半導体チップ１の全体平面図である。半導体チップ１を構成する半導体基板１ｓは、例えば平面長方形状に形成された単結晶シリコン等の小片からなり、その主面には、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable and Programmable Read Only Memory ）等のようなメモリ回路、マイクロプロセッサ等のような論理回路あるいは上記メモリ回路と論理回路とを同一の半導体基板１ｓに設けている混載型の回路が形成されている。
【００２０】
半導体チップ１の主面中央（半導体チップ１の幅方向中央）には、複数の外部端子（第２の電極）２が半導体チップ１の長手方向に沿って所定の間隔毎に配置されている。外部端子２は、上記回路の引き出し電極であり、ウエハプロセスで形成されている。なお、ここで言うウエハプロセスとは、半導体ウエハに素子および配線（第１の配線）を形成した後、外部端子２を形成して半導体ウエハにおける各半導体チップの電気的特性を検査することが可能な状態になるまでのプロセスを言う。
【００２１】
各外部端子２には、再配線（第２の配線）３の一端が電気的に接続されている。この再配線３の他端は、半導体チップ１の中央から長辺の方向に沿って延び、その他端にはランド３ａが形成されている。ランド３ａは、半導体チップ１の主面に規則的に並んで分散配置されている。各ランド３ａの直径は、再配線３の他の部分の幅よりも大きな寸法で形成されており、そのランド３ａに電気的に接続された状態でバンプ電極（第２の電極）４が形成されている。バンプ電極４は、上記した外部端子２よりも相対的に大きな寸法（バンプ電極４自体の寸法および隣接間隔）で形成されている。半導体チップ１は、そのバンプ電極４によって所定の配線基板上に実装される。そして、半導体チップ１の外部端子２と上記所定の配線基板の配線とは、バンプ電極４を通じて互いに電気的に接続される。すなわち、本実施の形態１の半導体装置は、例えばＣＳＰ（Chip Size Package ）構造の半導体装置である。
【００２２】
図２は図１の半導体チップ１の要部断面図である。また、図３は図２の外部端子における接続孔部分を抜き出した断面図である。なお、半導体基板１ｓの主面には上記回路を形成するための素子が形成されているが、図２には図示されない。
【００２３】
半導体基板１ｓの主面上には、層間絶縁膜５が形成されている。層間絶縁膜５は、例えば酸化シリコン膜からなり、その上面には、上記した外部端子２が形成されている。外部端子２は、例えばアルミニウム、アルミニウム−銅合金、アルミニウム−シリコン合金またはアルミニウム−銅−シリコン合金等からなる。なお、外部端子２は層間絶縁膜５中に形成された配線（第１の配線）を通じて半導体基板１ｓの主面の素子と電気的に接続されている。
【００２４】
また、層間絶縁膜５上には、無機絶縁膜６が形成されており、これによって外部端子２の外周近傍の上面および側面が覆われている。無機絶縁膜６は、主として配線（外部端子２を含む）を水分や外気等から保護する、いわゆる表面保護膜に相当する膜であり、例えば酸化シリコン膜の単体膜または酸化シリコン膜上に窒化シリコン膜が覆われてなる積層膜からなり、その厚さは、例えば1.６μｍ程度である。この無機絶縁膜６には接続孔（第１の接続孔）７ａが穿孔されており、その接続孔７ａから外部端子２の上面が露出されている。接続孔７ａ内における無機絶縁膜６の端部の断面形状は、例えば逆テーパ状に形成されている。すなわち、接続孔７ａの径が、外部端子２に近づく（図２の下方）にしたがって次第に大径となるように形成されている。なお、無機絶縁膜６に形成される接続孔７ａの断面形状は逆テーパ状になり易いが、この逆テーパは故意にしたものではなく、本実施の形態１の効果を説明するために特に示したものである。
【００２５】
無機絶縁膜６上には、有機絶縁膜８が形成されている。有機絶縁膜８は、例えばポリイミド系の樹脂からなり、半導体チップ１とこれを実装する配線基板との間の熱応力を緩和する機能を有している。有機絶縁膜８の厚さは、例えば５μｍ程度である。有機絶縁膜８には、上記接続孔７ａと平面的に重なるように（接続孔７ａに平面的に内包されるように）接続孔（第２の接続孔）７ｂが穿孔され、そこから外部端子２の上面が露出されている。
【００２６】
ただし、本実施の形態１においては、接続孔７ａ内における無機絶縁膜６の端部が有機絶縁膜８によって覆われ、その無機絶縁膜６の端部が接続孔７ｂ内に露出されないようになっている。すなわち、接続孔７ａ，７ｂの平面的な中心位置は一致しているが、図３（ａ），（ｂ）にも示すように、接続孔７ｂの平面寸法Ａの方が、接続孔７ａの平面寸法Ｂよりも小さくなるように形成されており、接続孔７ａ、７ｂの端部の平面位置は一致しないようになっている。したがって、接続孔７ａにおける無機絶縁膜６の端部の断面形状が逆テーパ状であっても有機絶縁膜８に覆われ特に問題がないし、接続孔７ｂ形成時に無機絶縁膜６が削れすぎてしまうとういような問題を考慮する必要もない。上記平面寸法ＢとＡとの差は、無機絶縁膜６の厚さよりも大であることが好ましい。また、本実施の形態１においては、接続孔７ｂにおける有機絶縁膜８の断面形状が順テーパ状に形成されている。すなわち、接続孔７ｂの平面寸法Ａが外部端子２から離れる（図２の上方）にしたがって次第に大径となるように形成されている。
【００２７】
有機絶縁膜８上には、上記した再配線３が形成されている。再配線３は、例えば銅または銅合金からなり、その一端は接続孔７ｂを通じて外部端子２と電気的に接続されている。本実施の形態１においては、上記したように接続孔７ｂが順テーパ状に形成され、かつ、その内部に無機絶縁膜６の端部が露出されることもないので、接続孔７ｂ内における再配線３のステップカバレージを向上させることができる。このため、再配線３の断線不良の発生率を低減できる。したがって、半導体装置の信頼性および歩留まりを向上させることが可能となる。
【００２８】
また、有機絶縁膜８上には、有機絶縁膜９が堆積され、これによって再配線３が覆われている。この有機絶縁膜９は、例えばポリイミド系の樹脂からなり、半導体チップ１とこれを実装する配線基板との熱応力を緩和する機能を有している。
【００２９】
有機絶縁膜９には、接続孔（第３の接続孔）１０および開口部１１が形成されている。接続孔１０からは再配線３の他端が露出されている。開口部１１からは外部端子２の上方の再配線３部分が露出されている。接続孔１０および開口部１１の断面形状も順テーパ状となっている。有機絶縁膜９上には下地金属膜１２ａ、１２ｂが形成されている。この下地金属膜１２ａ、１２ｂは、例えば下層からクロム、ニッケル、銅および金が積み重ねられてなり、それぞれ接続孔１０および開口部１１を通じて再配線３と電気的に接続されている。一方の下地金属膜１２ａは、上記ランド３ａに相当する部分であり、例えば平面円形状に形成され、その平面寸法は、再配線３の幅よりも大きくなるように形成されている。この下地金属膜１２ａ上には、例えば鉛−錫半田からなるバンプ電極４が形成されている。バンプ電極４の直径は、例えば２６０μｍ程度である。
【００３０】
次に、本実施の形態１における半導体装置の製造方法の一例を説明する。
【００３１】
図４はその製造工程中における半導体基板１ｓ（この段階では半導体ウエハと称する略円形状の半導体の薄板）の要部断面図を示している。半導体基板１ｓには、上記回路を形成するための素子が既に形成されている。半導体基板１ｓの主面上には、例えば酸化シリコン膜からなる層間絶縁膜５がＣＶＤ法等によって形成されている。この層間絶縁膜５上には、例えばアルミニウム、アルミニウム−銅合金、アルミニウム−シリコン合金またはアルミニウム−銅−シリコン合金からなる外部端子２が形成されている。この外部端子２は、上記材料からなる導体膜をスパッタリング法等によって層間絶縁膜５上に形成した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることで形成されている。
【００３２】
まず、このような層間絶縁膜５上に、例えば酸化シリコン膜からなる絶縁膜を、ＴＥＯＳ（Tetraethoxysilane ）ガスを用いたＣＶＤ法等によって形成した後、さらにその上に窒化シリコン膜をＣＶＤ法等によって形成することで無機絶縁膜６を形成し、さらに、通常の通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることで無機絶縁膜６に接続孔７ａを穿孔する。接続孔７ａからは外部端子２の上面の一部が露出されている。この際、本実施の形態１においては接続孔７ａの断面形状が逆テーパ状となっても特に問題ない。
【００３３】
続いて、図５に示すように、無機絶縁膜６上に、例えばポリイミド系の樹脂からなる有機絶縁膜８を回転塗布法等によって堆積した後、ウエットエッチング法等によって接続孔７ｂを穿孔する。接続孔７ｂからは外部端子７ａの上面の一部が露出されるが、無機絶縁膜６の端部は露出されない。すなわち、無機絶縁膜６の端部は接続孔７ｂ内において有機絶縁膜８によって覆われている。また、接続孔７ｂの断面形状は順テーパ状に形成されている。その後、有機絶縁膜８上に、例えば銅または銅合金からなる導体膜をスパッタリング法等によって堆積した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、図６に示すように、再配線３を形成する。
【００３４】
次いで、図７に示すように、有機絶縁膜８上に、例えばポリイミド系の樹脂からなる有機絶縁膜９を回転塗布法等によって堆積した後、その有機絶縁膜９にウエットエッチング法等によって接続孔１０および開口部１１を形成する。続いて、例えばクロム、ニッケル、銅および金を下層から順にスパッタリング法等によって堆積した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、下地金属膜１２ａ、１２ｂを形成し、さらに、図１，２に示したバンプ電極４を形成する。その後、半導体基板（半導体ウエハ）１ｓから個々の半導体チップを切り出し、図１、２に示した半導体チップ１を得る。
【００３５】
（実施の形態２）
本実施の形態２においては、図８（ａ）〜（ｃ）に示すように、有機絶縁膜８に穿孔された接続孔７ｂの平面寸法Ａが、無機絶縁膜６に穿孔された接続孔７ａの平面寸法Ｂよりも大きく、接続孔７ｂから無機絶縁膜６の端部が露出されている。この場合の平面寸法Ａ，Ｂの差は、無機絶縁膜６の厚さ程度あるいはそれよりも大きくなることが好ましい。本実施の形態２においては、再配線３と外部端子２とを接続する接続孔７ａ、７ｂの側面の立ち上がり状態が２段階に別れ、なだらかである。また、接続孔７ａにおける無機絶縁膜６の端部が、接続孔７ｂにおける有機絶縁膜８の端部よりも後退しない。すなわち、接続孔７ａの径が接続孔７ｂの径よりも大きくなる状態にならない。したがって、接続孔７ａ，７ｂ内での再配線３のステップカバレージを向上させることができるので、再配線３の断線不良の発生率を低減できる。したがって、半導体装置の信頼性および歩留まりを向上させることが可能となる。これ以外の構造は前記実施の形態１と同じなので説明を省略する。なお、図８（ａ）は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００３６】
次に、本実施の形態２の半導体装置の製造方法の一例を説明する。まず、図９（ａ）に示すように、前記実施の形態１と同様にして、層間絶縁膜５上に、前記無機絶縁膜６を堆積する。これにより、外部端子２の表面（側面および上面）を覆う。続いて、図９（ｂ）に示すように、前記実施の形態１と同様にして、無機絶縁膜６上に、有機絶縁膜８を形成した後にその有機絶縁膜８に接続孔７ｂを穿孔する。この接続孔７ｂの断面形状は順テーパ状に形成されている。この段階では、接続孔７ｂから外部端子２は露出されず、無機絶縁膜６が露出されている。その後、図８（ａ）に示したように、無機絶縁膜６に接続孔７ａを通常のフォトリソグラフィ技術およびドライエッチング技術によって形成する。この際、接続孔７ａの平面寸法Ｂが接続孔７ｂの平面寸法Ａよりも小さくなるようにする。この接続孔７ａからは外部端子２の上面の一部が露出されている。このようにして外部端子２を露出させた後、前記実施の形態１と同様にして再配線３を形成する。なお、これ以外は前記実施の形態１と同じなので説明を省略する。
【００３７】
また、次のようにすることもできる。まず、図１０（ａ）に示すように、前記実施の形態１と同様にして、層間絶縁膜５上に、前記無機絶縁膜６を堆積し、外部端子２の表面（側面および上面）を被覆した後、その無機絶縁膜６に接続孔７ａを通常のフォトリソグラフィ技術およびドライエッチング技術によって形成する。この接続孔７ａからは外部端子２の上面の一部が露出されている。続いて、図１０（ｂ）に示すように、前記実施の形態１と同様にして、半導体基板１の主面上方に有機絶縁膜８を形成した後にその有機絶縁膜８に接続孔７ｂを穿孔する。接続孔７ｂの断面形状は順テーパ状に形成されている。この際、接続孔７ｂの平面寸法Ａが接続孔７ａの平面寸法Ｂよりも大きくなるようにする。その後、図８（ａ）に示したように、前記実施の形態１と同様にして再配線３を形成する。なお、これ以外は前記実施の形態１と同じなので説明を省略する。
【００３８】
（実施の形態３）
本実施の形態３においては、前記無機絶縁膜に接続孔を穿孔する際に、例えば次のようにする。まず、図１１（ａ）に示すように、無機絶縁膜６上に、接続孔形成用のフォトレジスト膜１３を形成する。フォトレジスト膜１３には、接続孔形成領域が露出され、それ以外の領域が覆われるような開口パターンが形成されている。ここで、その開口パターンの断面形状を順テーパ状に形成する。続いて、そのフォトレジスト膜１３をエッチングマスクとして、異方性ドライエッチング処理等によりフォトレジスト膜１３から露出される無機絶縁膜６をエッチング除去し、外部端子２の上面の一部が露出するような接続孔７ａを穿孔する。この際、フォトレジスト膜１３の開口パターンの断面形状が順テーパ状となっていると、無機絶縁膜６に穿孔される接続孔７ａの断面形状も順テーパとなる。これは、このドライエッチング処理に際してフォトレジスト膜１３も薄いところから次第にエッチング除去されるので開口パターンの開口径が広がってゆくが、それに伴い下層の無機絶縁膜６も接続孔７ａの径が平面的に広がる方向に、かつ、その径の寸法ごとに時間的に遅れながら次第にエッチング除去される結果、接続孔７ａの断面も順テーパ状となる。
【００３９】
このようにして接続孔７ａを穿孔した後、フォトレジスト膜１３を除去する。その後、前記実施の形態１，２と同様にして、図１１（ｂ）に示すように、有機絶縁膜８を堆積し、その有機絶縁膜８に接続孔７ｂを穿孔した後、前記実施の形態１，２と同様にして、再配線３を形成する。本実施の形態３においては、無機絶縁膜６に穿孔された接続孔７ａの断面形状を順テーパ状に形成することにより、接続孔７ａにおける再配線３のステップカバレージをさらに向上させることができる。これ以外は前記実施の形態１，２と同じなので説明を省略する。なお、図１１（ｂ）は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４０】
（実施の形態４）
本実施の形態４においては、図１２に示すように、外部端子２と再配線３との間の絶縁膜を無機絶縁膜６のみで構成し、かつ、無機絶縁膜６に穿孔された接続孔７ａの断面形状を順テーパ状としたものである。接続孔７ａからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に接続孔７ａ内における再配線３のステップカバレージを向上させることができる。また、有機絶縁膜８の形成工程をなくせるので、工程の簡略化が可能となる。この接続孔７ａの断面形状を順テーパ状とするには、前記実施の形態３の方法を用いると良い。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１２は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４１】
（実施の形態５）
本実施の形態５においては、図１３に示すように、外部端子２と再配線３との間の絶縁膜を有機絶縁膜８のみで構成し、かつ、有機絶縁膜８に穿孔された接続孔７ｂの断面形状を順テーパ状としたものである。接続孔７ｂからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に、接続孔７ｂにおける再配線３のステップカバレージを向上させることができる。また、無機絶縁膜６の形成工程をなくせるので、工程の簡略化が可能となる。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１３は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４２】
（実施の形態６）
本実施の形態６においては、図１４に示すように、外部端子２と再配線３との間の絶縁膜を無機絶縁膜６、１４で構成し、かつ、無機絶縁膜６、１４に穿孔された接続孔７ａ１，７ａ２の断面形状を順テーパ状としたものである。無機絶縁膜１４は、例えば酸化シリコン膜の単体膜または酸化シリコン膜上に窒化シリコン膜を堆積してなる積層膜からなり、主として半導体チップ１とこれを実装する配線基板との間の熱応力を緩和する機能を有している。すなわち、無機絶縁膜１４は、主として応力緩和機能を有している。接続孔７ａ１，７ａ２からは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に接続孔７ａ１，７ａ２内における再配線３のステップカバレージを向上させることができる。また、有機絶縁膜８の形成工程をなくせるので、工程の簡略化が可能となる。この接続孔７ａ１，７ａ２の断面形状を順テーパ状とするには、前記実施の形態３の方法を用いると良い。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１４は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４３】
（実施の形態７）
本実施の形態７においては、図１５に示すように、無機絶縁膜６の厚さを前記実施の形態１〜３の場合よりも薄く（例えば0.３〜0.５μｍ程度に）したものである。有機絶縁膜８に穿孔された接続孔７ｂからは無機絶縁膜６の端部が露出されている。接続孔７ａ、７ｂからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。本実施の形態７によれば、接続孔７ａ内の無機絶縁膜６の端部の断面形状が逆テーパ状となっても、また、その無機絶縁膜６の端部が接続孔７ｂにおける有機絶縁膜８の端部よりも後退してしまったとしても、無機絶縁膜６の厚さが薄いので、接続孔７ａ，７ｂ内における再配線３のステップカバレージが劣化することがない。したがって、本実施の形態７においても、前記実施の形態１〜３と同様に、再配線３の不良発生率を低減でき、半導体装置の信頼性および歩留まりを向上させることが可能となっている。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１５は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４５】
例えば前記実施の形態１〜７においては、半導体チップの主面上中央に外部端子を配置した場合について説明したが、これに限定されるものではなく、例えば半導体チップの主面上外周近傍に外部端子を配置する構造でも良い。
【００４６】
また、次のようにしても良い。まず、前記無機絶縁膜に外部端子が露出される第１の接続孔を形成した後、その接続孔の側面（無機絶縁膜の側面）に、側壁絶縁膜または側壁導体膜をエッチバック法等によって形成する。これにより、その接続孔の端部の断面形状を順テーパ状に形成する。その後、有機絶縁膜を形成した後、外部端子が露出する第２の接続孔を形成する。この場合、第２の接続孔から側壁絶縁膜または側壁導体膜が露出されるようにする。この場合、側壁絶縁膜や側壁導体膜の材料を選択する際に、有機絶縁膜とのエッチング選択比を大きくとれる材料とすることで、有機絶縁膜に第２の接続孔を穿孔する際に、有機絶縁膜と側壁絶縁膜または側壁導体膜とのエッチング選択比を大きくした状態でのエッチング処理により、下層の無機絶縁膜が後退してしまうような不具合を生じさせることなく、第２の接続孔を形成できる。また、側壁絶縁膜や側壁導体膜が形成され順テーパ状となっているので、第２の配線の被覆性も向上させることができる。
【００４７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４８】
(1).本発明によれば、第１の電極と第２の配線とを電気的に接続する接続孔内において第２の配線の段差被覆性を向上させることが可能となる。
【００４９】
(2).上記（１）により、上記接続孔内における第２の配線の断線不良発生率を低減できるので、半導体装置の信頼性を向上させることが可能となる。
【００５０】
(3).本発明によれば、上記（１）により、上記接続孔内における第２の配線の断線不良発生率を低減できるので、半導体装置の歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の半導体チップの要部断面図である。
【図３】（ａ）は図２の半導体チップの要部断面図であり、（ｂ）は（ａ）の平面図である。
【図４】図１の半導体装置の製造工程中における要部断面図である。
【図５】図４に続く図１の半導体装置の製造工程中における要部断面図である。
【図６】図５に続く図１の半導体装置の製造工程中における要部断面図である。
【図７】図６に続く図１の半導体装置の製造工程中における要部断面図である。
【図８】（ａ）は本発明の他の実施の形態である半導体装置の要部断面図であり、（ｂ）は（ａ）のさらに要部のみを抜き出した要部断面図であり、（ｃ）は（ｂ）の平面図である。
【図９】（ａ），（ｂ）は図８の半導体装置の製造工程中における要部断面図である。
【図１０】（ａ），（ｂ）は図８の半導体装置の製造工程中における要部断面図である。
【図１１】（ａ），（ｂ）は本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１２】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１３】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１４】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１５】本発明のさらに他の実施の形態である半導体装置の製造工程中における要部断面図である。
【符号の説明】
１ 半導体チップ
１ｓ 半導体基板
２ 外部端子（第１の電極）
３ 再配線（第２の配線）
３ａ ランド
４ バンプ電極（第２の電極）
５ 層間絶縁膜
６ 無機絶縁膜
７ａ 接続孔（第１の接続孔）
７ｂ 接続孔（第２の接続孔）
８ 有機絶縁膜
９ 有機絶縁膜
１０ 接続孔（第３の接続孔）
１１ 開口部
１２ａ、１２ｂ 下地金属膜
１３ フォトレジスト膜
１４ 無機絶縁膜
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、ウエハプロセス（前工程）とパッケージプロセス（後工程）とを一体化し、半導体ウエハの状態のまま複数の半導体チップに対して一括してパッケージ・プロセスを施すウエハプロセスパッケージ（Ｗafer Process Package；ＷＰＰ）技術を用いた半導体装置およびその製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者が検討したＷＰＰ技術は、例えば再配線型と呼ばれる構造を有するものである。再配線型は、封止樹脂を使わずにパッケージ・プロセスを再配線工程によって実施した構造である。この再配線は、半導体チップの外部端子（いわゆるボンディングパッド）と、半導体チップを所定の配線基板上に実装するためのバンプ電極等のような実装電極とを電気的に接続する配線である。再配線が必要なのは、ウエハプロセスの寸法に律則される外部端子と、パッケージプロセスの寸法に律則される実装電極との寸法上の整合をとるためである。すなわち、実装電極の寸法（電極自体の寸法および隣接間隔等）は、上記配線基板側の寸法に律則されるため、ウエハプロセスに律則される外部端子の寸法（端子自体の寸法および隣接間隔等）よりも相対的に大きな寸法が必要となる。このため、外部端子をそのまま実装電極に使用できない。そこで、実装電極は、半導体チップの比較的広い空き領域に配置される。このため、外部端子と実装電極とを結ぶ再配線が必要となるのである。本発明者が検討した再配線構造の一例は次の通りである。半導体基板上には外部端子を覆う第１の絶縁膜が形成されている。この第１の絶縁膜は、無機絶縁膜上に有機絶縁膜が体積されてなる。この外部端子を覆う第１の絶縁膜には、その外部端子が露出される第１の接続孔が穿孔されている。外部端子には、その第１の接続孔を通じて再配線の一端が電気的に接続されている。その再配線は、第１の絶縁膜上に引き出されている。第１の絶縁膜上に引き出された再配線は第２の絶縁膜で覆われている。この第２の絶縁膜には、第１の絶縁膜上の再配線の一部が露出するような第２の接続孔が形成されている。その再配線の一部は、第２の接続孔を通じてバンプ下地金属層と電気的に接続され、これを介してバンプ電極と電気的に接続されている。
【０００３】
なお、このようなウエハプロセスとパッケージプロセスとを一体化した製造技術については、例えば日経ＢＰ社、１９９８年８月１日発行、「日経マイクロデバイス １９９８年８月号」ｐ４２〜ｐ７１に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記本発明者が検討したＷＰＰ技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、第１の接続孔内における再配線のステップカバレッジが劣化し、再配線の断線不良が生じる問題である。発明者の検討結果によれば、その断線不良が生じるのは、例えば次の２通りがある。第１は、第１の接続孔の断面形状において、その接続孔に露出する無機絶縁膜の端部にアンダーカット（その断面形状が外部端子に近づくにつれて次第に外方に後退する形状）が生じる結果、再配線のステップカバレッジが劣化するものである。第２は、第１の接続孔の断面形状において、その接続孔から露出する無機絶縁膜の端部が、有機絶縁膜の端部よりも後退する結果、再配線のステップカバレッジが劣化するものである。
【０００６】
本発明の目的は、ＷＰＰ技術を用いた半導体装置において、外部端子と再配線とを接続する接続孔内における再配線の段差被覆性を向上させることのできる技術を提供することにある。
【０００７】
また、本発明の目的は、ＷＰＰ技術を用いた半導体装置の信頼性を向上させるすることのできる技術を提供することにある。
【０００８】
また、本発明の目的は、ＷＰＰ技術を用いた半導体装置の歩留まりを向上させることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明は、（ａ）半導体ウエハの半導体チップに所定の素子を形成する工程と、
（ｂ）前記半導体ウエハの主面上に第１の配線を形成する工程と、
（ｃ）前記半導体ウエハの主面上に前記第１の配線を通じて前記所定の素子と電気的に接続される第１の電極を形成する工程と、
（ｄ）前記半導体ウエハの主面上に第１の電極を覆う無機絶縁膜を形成する工程と、
（ｅ）前記無機絶縁膜において前記第１の電極に平面的に重なる位置に第１の接続孔を形成する工程と、
（ｆ）前記無機絶縁膜上に有機絶縁膜を形成する工程と、
（ｇ）前記有機絶縁膜において前記第１の電極に平面的に重なる位置に第２の接続孔を形成する工程と、
（ｈ）前記有機絶縁膜上に、前記第２の接続孔を通じて第１の電極と電気的に接続される第２の配線を形成する工程と、
（ｉ）前記第２の配線を覆う絶縁膜を形成した後、その絶縁膜に第２の配線の一部が露出する第３の接続孔を形成する工程と、
（ｊ）前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極を形成する工程と、
（ｋ）前記（ｊ）工程後、前記半導体ウエハから半導体チップを切り出す工程とを有し、前記第２の接続孔を、前記第１の接続孔に内包されるように形成するものである。
【００１２】
また、本発明は、（ａ）半導体ウエハの半導体チップに所定の素子を形成する工程と、
（ｂ）前記半導体ウエハの主面上に第１の配線を形成する工程と、
（ｃ）前記半導体ウエハの主面上に前記第１の配線を通じて前記所定の素子と電気的に接続される第１の電極を形成する工程と、
（ｄ）前記半導体ウエハの主面上に前記第１の電極を覆う無機絶縁膜を形成する工程と、
（ｅ）前記無機絶縁膜において前記第１の電極に平面的に重なる位置に第１の接続孔を形成する工程と、
（ｆ）前記無機絶縁膜上に有機絶縁膜を形成する工程と、
（ｇ）前記有機絶縁膜において前記第１の電極に平面的に重なる位置に第２の接続孔を形成する工程と、
（ｈ）前記有機絶縁膜上に、前記第１の接続孔および第２の接続孔を通じて第１の電極と電気的に接続される第２の配線を形成する工程と、
（ｉ）前記第２の配線を覆う絶縁膜を形成した後、その絶縁膜に第２の配線の一部が露出する第３の接続孔を形成する工程と、
（ｊ）前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極を形成する工程と、
（ｋ）前記（ｊ）工程後、前記半導体ウエハから半導体チップを切り出す工程とを有し、前記第２の接続孔を、前記第１の接続孔を平面的に内包するように形成するものである。
【００１３】
また、本発明は、前記無機絶縁膜を形成した後、前記第１の接続孔を形成し、その後、前記有機絶縁膜を形成した後、前記第２の接続孔を形成するものである。
【００１４】
また、本発明は、前記無機絶縁膜を形成した後、前記有機絶縁膜を形成し、その後、前記第２の接続孔を形成した後、前記第１の接続孔を形成するものである。
【００１５】
また、本発明は、半導体チップを構成する半導体基板に形成された所定の素子と、
前記半導体基板上に形成された第１の配線と、
前記第１の配線を通じて前記所定の素子と電気的に接続された第１の電極と、
前記半導体基板上に形成され、前記第１の電極を覆う無機絶縁膜と、
前記無機絶縁膜に前記第１の電極の一部が露出するように形成された第１の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記無機絶縁膜上に堆積された有機絶縁膜と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜に、前記第１の電極が露出されるように、かつ、前記第１の接続孔に平面的に内包されるように形成された第２の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜上に形成され、前記第２の接続孔を通じて前記第１の電極と電気的に接続された第２の配線と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記第２の配線を覆う絶縁膜に第２の配線の一部が露出するように形成された第３の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に形成され、前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極とを有するものである。
【００１６】
さらに、本発明は、半導体チップを構成する半導体基板に形成された所定の素子と、
前記半導体基板上に形成された第１の配線と、
前記第１の配線を通じて前記所定の素子と電気的に接続された第１の電極と、
前記半導体基板上に形成され、前記第１の電極を覆う無機絶縁膜と、
前記無機絶縁膜に前記第１の電極の一部が露出するように形成された第１の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記無機絶縁膜上に堆積された有機絶縁膜と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜に、前記第１の電極が露出されるように、かつ、前記第１の接続孔を平面的に内包するように形成された第２の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜上に形成され、前記第１の接続孔および第２の接続孔を通じて前記第１の電極と電気的に接続された第２の配線と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記第２の配線を覆う絶縁膜に第２の配線の一部が露出するように形成された第３の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に形成され、前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極とを有するものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
本実施の形態１の半導体装置は、例えば半導体ウエハの状態のまま複数の半導体チップに対して一括してパッケージ・プロセスを施すＷＰＰ技術を用いたものである。なお、ここで言うパッケージ・プロセスは、外部端子（ボンディングパッド）を形成した後の工程であって、半導体チップを所定の配線基板に接続するための電極（後述のバンプ電極）の形成工程までを言う。
【００１９】
図１は、その半導体装置を構成する半導体チップ１の全体平面図である。半導体チップ１を構成する半導体基板１ｓは、例えば平面長方形状に形成された単結晶シリコン等の小片からなり、その主面には、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable and Programmable Read Only Memory ）等のようなメモリ回路、マイクロプロセッサ等のような論理回路あるいは上記メモリ回路と論理回路とを同一の半導体基板１ｓに設けている混載型の回路が形成されている。
【００２０】
半導体チップ１の主面中央（半導体チップ１の幅方向中央）には、複数の外部端子（第２の電極）２が半導体チップ１の長手方向に沿って所定の間隔毎に配置されている。外部端子２は、上記回路の引き出し電極であり、ウエハプロセスで形成されている。なお、ここで言うウエハプロセスとは、半導体ウエハに素子および配線（第１の配線）を形成した後、外部端子２を形成して半導体ウエハにおける各半導体チップの電気的特性を検査することが可能な状態になるまでのプロセスを言う。
【００２１】
各外部端子２には、再配線（第２の配線）３の一端が電気的に接続されている。この再配線３の他端は、半導体チップ１の中央から長辺の方向に沿って延び、その他端にはランド３ａが形成されている。ランド３ａは、半導体チップ１の主面に規則的に並んで分散配置されている。各ランド３ａの直径は、再配線３の他の部分の幅よりも大きな寸法で形成されており、そのランド３ａに電気的に接続された状態でバンプ電極（第２の電極）４が形成されている。バンプ電極４は、上記した外部端子２よりも相対的に大きな寸法（バンプ電極４自体の寸法および隣接間隔）で形成されている。半導体チップ１は、そのバンプ電極４によって所定の配線基板上に実装される。そして、半導体チップ１の外部端子２と上記所定の配線基板の配線とは、バンプ電極４を通じて互いに電気的に接続される。すなわち、本実施の形態１の半導体装置は、例えばＣＳＰ（Chip Size Package ）構造の半導体装置である。
【００２２】
図２は図１の半導体チップ１の要部断面図である。また、図３は図２の外部端子における接続孔部分を抜き出した断面図である。なお、半導体基板１ｓの主面には上記回路を形成するための素子が形成されているが、図２には図示されない。
【００２３】
半導体基板１ｓの主面上には、層間絶縁膜５が形成されている。層間絶縁膜５は、例えば酸化シリコン膜からなり、その上面には、上記した外部端子２が形成されている。外部端子２は、例えばアルミニウム、アルミニウム−銅合金、アルミニウム−シリコン合金またはアルミニウム−銅−シリコン合金等からなる。なお、外部端子２は層間絶縁膜５中に形成された配線（第１の配線）を通じて半導体基板１ｓの主面の素子と電気的に接続されている。
【００２４】
また、層間絶縁膜５上には、無機絶縁膜６が形成されており、これによって外部端子２の外周近傍の上面および側面が覆われている。無機絶縁膜６は、主として配線（外部端子２を含む）を水分や外気等から保護する、いわゆる表面保護膜に相当する膜であり、例えば酸化シリコン膜の単体膜または酸化シリコン膜上に窒化シリコン膜が覆われてなる積層膜からなり、その厚さは、例えば1.６μｍ程度である。この無機絶縁膜６には接続孔（第１の接続孔）７ａが穿孔されており、その接続孔７ａから外部端子２の上面が露出されている。接続孔７ａ内における無機絶縁膜６の端部の断面形状は、例えば逆テーパ状に形成されている。すなわち、接続孔７ａの径が、外部端子２に近づく（図２の下方）にしたがって次第に大径となるように形成されている。なお、無機絶縁膜６に形成される接続孔７ａの断面形状は逆テーパ状になり易いが、この逆テーパは故意にしたものではなく、本実施の形態１の効果を説明するために特に示したものである。
【００２５】
無機絶縁膜６上には、有機絶縁膜８が形成されている。有機絶縁膜８は、例えばポリイミド系の樹脂からなり、半導体チップ１とこれを実装する配線基板との間の熱応力を緩和する機能を有している。有機絶縁膜８の厚さは、例えば５μｍ程度である。有機絶縁膜８には、上記接続孔７ａと平面的に重なるように（接続孔７ａに平面的に内包されるように）接続孔（第２の接続孔）７ｂが穿孔され、そこから外部端子２の上面が露出されている。
【００２６】
ただし、本実施の形態１においては、接続孔７ａ内における無機絶縁膜６の端部が有機絶縁膜８によって覆われ、その無機絶縁膜６の端部が接続孔７ｂ内に露出されないようになっている。すなわち、接続孔７ａ，７ｂの平面的な中心位置は一致しているが、図３（ａ），（ｂ）にも示すように、接続孔７ｂの平面寸法Ａの方が、接続孔７ａの平面寸法Ｂよりも小さくなるように形成されており、接続孔７ａ、７ｂの端部の平面位置は一致しないようになっている。したがって、接続孔７ａにおける無機絶縁膜６の端部の断面形状が逆テーパ状であっても有機絶縁膜８に覆われ特に問題がないし、接続孔７ｂ形成時に無機絶縁膜６が削れすぎてしまうとういような問題を考慮する必要もない。上記平面寸法ＢとＡとの差は、無機絶縁膜６の厚さよりも大であることが好ましい。また、本実施の形態１においては、接続孔７ｂにおける有機絶縁膜８の断面形状が順テーパ状に形成されている。すなわち、接続孔７ｂの平面寸法Ａが外部端子２から離れる（図２の上方）にしたがって次第に大径となるように形成されている。
【００２７】
有機絶縁膜８上には、上記した再配線３が形成されている。再配線３は、例えば銅または銅合金からなり、その一端は接続孔７ｂを通じて外部端子２と電気的に接続されている。本実施の形態１においては、上記したように接続孔７ｂが順テーパ状に形成され、かつ、その内部に無機絶縁膜６の端部が露出されることもないので、接続孔７ｂ内における再配線３のステップカバレージを向上させることができる。このため、再配線３の断線不良の発生率を低減できる。したがって、半導体装置の信頼性および歩留まりを向上させることが可能となる。
【００２８】
また、有機絶縁膜８上には、有機絶縁膜９が堆積され、これによって再配線３が覆われている。この有機絶縁膜９は、例えばポリイミド系の樹脂からなり、半導体チップ１とこれを実装する配線基板との熱応力を緩和する機能を有している。
【００２９】
有機絶縁膜９には、接続孔（第３の接続孔）１０および開口部１１が形成されている。接続孔１０からは再配線３の他端が露出されている。開口部１１からは外部端子２の上方の再配線３部分が露出されている。接続孔１０および開口部１１の断面形状も順テーパ状となっている。有機絶縁膜９上には下地金属膜１２ａ、１２ｂが形成されている。この下地金属膜１２ａ、１２ｂは、例えば下層からクロム、ニッケル、銅および金が積み重ねられてなり、それぞれ接続孔１０および開口部１１を通じて再配線３と電気的に接続されている。一方の下地金属膜１２ａは、上記ランド３ａに相当する部分であり、例えば平面円形状に形成され、その平面寸法は、再配線３の幅よりも大きくなるように形成されている。この下地金属膜１２ａ上には、例えば鉛−錫半田からなるバンプ電極４が形成されている。バンプ電極４の直径は、例えば２６０μｍ程度である。
【００３０】
次に、本実施の形態１における半導体装置の製造方法の一例を説明する。
【００３１】
図４はその製造工程中における半導体基板１ｓ（この段階では半導体ウエハと称する略円形状の半導体の薄板）の要部断面図を示している。半導体基板１ｓには、上記回路を形成するための素子が既に形成されている。半導体基板１ｓの主面上には、例えば酸化シリコン膜からなる層間絶縁膜５がＣＶＤ法等によって形成されている。この層間絶縁膜５上には、例えばアルミニウム、アルミニウム−銅合金、アルミニウム−シリコン合金またはアルミニウム−銅−シリコン合金からなる外部端子２が形成されている。この外部端子２は、上記材料からなる導体膜をスパッタリング法等によって層間絶縁膜５上に形成した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることで形成されている。
【００３２】
まず、このような層間絶縁膜５上に、例えば酸化シリコン膜からなる絶縁膜を、ＴＥＯＳ（Tetraethoxysilane ）ガスを用いたＣＶＤ法等によって形成した後、さらにその上に窒化シリコン膜をＣＶＤ法等によって形成することで無機絶縁膜６を形成し、さらに、通常の通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることで無機絶縁膜６に接続孔７ａを穿孔する。接続孔７ａからは外部端子２の上面の一部が露出されている。この際、本実施の形態１においては接続孔７ａの断面形状が逆テーパ状となっても特に問題ない。
【００３３】
続いて、図５に示すように、無機絶縁膜６上に、例えばポリイミド系の樹脂からなる有機絶縁膜８を回転塗布法等によって堆積した後、ウエットエッチング法等によって接続孔７ｂを穿孔する。接続孔７ｂからは外部端子７ａの上面の一部が露出されるが、無機絶縁膜６の端部は露出されない。すなわち、無機絶縁膜６の端部は接続孔７ｂ内において有機絶縁膜８によって覆われている。また、接続孔７ｂの断面形状は順テーパ状に形成されている。その後、有機絶縁膜８上に、例えば銅または銅合金からなる導体膜をスパッタリング法等によって堆積した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、図６に示すように、再配線３を形成する。
【００３４】
次いで、図７に示すように、有機絶縁膜８上に、例えばポリイミド系の樹脂からなる有機絶縁膜９を回転塗布法等によって堆積した後、その有機絶縁膜９にウエットエッチング法等によって接続孔１０および開口部１１を形成する。続いて、例えばクロム、ニッケル、銅および金を下層から順にスパッタリング法等によって堆積した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、下地金属膜１２ａ、１２ｂを形成し、さらに、図１，２に示したバンプ電極４を形成する。その後、半導体基板（半導体ウエハ）１ｓから個々の半導体チップを切り出し、図１、２に示した半導体チップ１を得る。
【００３５】
（実施の形態２）
本実施の形態２においては、図８（ａ）〜（ｃ）に示すように、有機絶縁膜８に穿孔された接続孔７ｂの平面寸法Ａが、無機絶縁膜６に穿孔された接続孔７ａの平面寸法Ｂよりも大きく、接続孔７ｂから無機絶縁膜６の端部が露出されている。この場合の平面寸法Ａ，Ｂの差は、無機絶縁膜６の厚さ程度あるいはそれよりも大きくなることが好ましい。本実施の形態２においては、再配線３と外部端子２とを接続する接続孔７ａ、７ｂの側面の立ち上がり状態が２段階に別れ、なだらかである。また、接続孔７ａにおける無機絶縁膜６の端部が、接続孔７ｂにおける有機絶縁膜８の端部よりも後退しない。すなわち、接続孔７ａの径が接続孔７ｂの径よりも大きくなる状態にならない。したがって、接続孔７ａ，７ｂ内での再配線３のステップカバレージを向上させることができるので、再配線３の断線不良の発生率を低減できる。したがって、半導体装置の信頼性および歩留まりを向上させることが可能となる。これ以外の構造は前記実施の形態１と同じなので説明を省略する。なお、図８（ａ）は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００３６】
次に、本実施の形態２の半導体装置の製造方法の一例を説明する。まず、図９（ａ）に示すように、前記実施の形態１と同様にして、層間絶縁膜５上に、前記無機絶縁膜６を堆積する。これにより、外部端子２の表面（側面および上面）を覆う。続いて、図９（ｂ）に示すように、前記実施の形態１と同様にして、無機絶縁膜６上に、有機絶縁膜８を形成した後にその有機絶縁膜８に接続孔７ｂを穿孔する。この接続孔７ｂの断面形状は順テーパ状に形成されている。この段階では、接続孔７ｂから外部端子２は露出されず、無機絶縁膜６が露出されている。その後、図８（ａ）に示したように、無機絶縁膜６に接続孔７ａを通常のフォトリソグラフィ技術およびドライエッチング技術によって形成する。この際、接続孔７ａの平面寸法Ｂが接続孔７ｂの平面寸法Ａよりも小さくなるようにする。この接続孔７ａからは外部端子２の上面の一部が露出されている。このようにして外部端子２を露出させた後、前記実施の形態１と同様にして再配線３を形成する。なお、これ以外は前記実施の形態１と同じなので説明を省略する。
【００３７】
また、次のようにすることもできる。まず、図１０（ａ）に示すように、前記実施の形態１と同様にして、層間絶縁膜５上に、前記無機絶縁膜６を堆積し、外部端子２の表面（側面および上面）を被覆した後、その無機絶縁膜６に接続孔７ａを通常のフォトリソグラフィ技術およびドライエッチング技術によって形成する。この接続孔７ａからは外部端子２の上面の一部が露出されている。続いて、図１０（ｂ）に示すように、前記実施の形態１と同様にして、半導体基板１の主面上方に有機絶縁膜８を形成した後にその有機絶縁膜８に接続孔７ｂを穿孔する。接続孔７ｂの断面形状は順テーパ状に形成されている。この際、接続孔７ｂの平面寸法Ａが接続孔７ａの平面寸法Ｂよりも大きくなるようにする。その後、図８（ａ）に示したように、前記実施の形態１と同様にして再配線３を形成する。なお、これ以外は前記実施の形態１と同じなので説明を省略する。
【００３８】
（実施の形態３）
本実施の形態３においては、前記無機絶縁膜に接続孔を穿孔する際に、例えば次のようにする。まず、図１１（ａ）に示すように、無機絶縁膜６上に、接続孔形成用のフォトレジスト膜１３を形成する。フォトレジスト膜１３には、接続孔形成領域が露出され、それ以外の領域が覆われるような開口パターンが形成されている。ここで、その開口パターンの断面形状を順テーパ状に形成する。続いて、そのフォトレジスト膜１３をエッチングマスクとして、異方性ドライエッチング処理等によりフォトレジスト膜１３から露出される無機絶縁膜６をエッチング除去し、外部端子２の上面の一部が露出するような接続孔７ａを穿孔する。この際、フォトレジスト膜１３の開口パターンの断面形状が順テーパ状となっていると、無機絶縁膜６に穿孔される接続孔７ａの断面形状も順テーパとなる。これは、このドライエッチング処理に際してフォトレジスト膜１３も薄いところから次第にエッチング除去されるので開口パターンの開口径が広がってゆくが、それに伴い下層の無機絶縁膜６も接続孔７ａの径が平面的に広がる方向に、かつ、その径の寸法ごとに時間的に遅れながら次第にエッチング除去される結果、接続孔７ａの断面も順テーパ状となる。
【００３９】
このようにして接続孔７ａを穿孔した後、フォトレジスト膜１３を除去する。その後、前記実施の形態１，２と同様にして、図１１（ｂ）に示すように、有機絶縁膜８を堆積し、その有機絶縁膜８に接続孔７ｂを穿孔した後、前記実施の形態１，２と同様にして、再配線３を形成する。本実施の形態３においては、無機絶縁膜６に穿孔された接続孔７ａの断面形状を順テーパ状に形成することにより、接続孔７ａにおける再配線３のステップカバレージをさらに向上させることができる。これ以外は前記実施の形態１，２と同じなので説明を省略する。なお、図１１（ｂ）は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４０】
（実施の形態４）
本実施の形態４においては、図１２に示すように、外部端子２と再配線３との間の絶縁膜を無機絶縁膜６のみで構成し、かつ、無機絶縁膜６に穿孔された接続孔７ａの断面形状を順テーパ状としたものである。接続孔７ａからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に接続孔７ａ内における再配線３のステップカバレージを向上させることができる。また、有機絶縁膜８の形成工程をなくせるので、工程の簡略化が可能となる。この接続孔７ａの断面形状を順テーパ状とするには、前記実施の形態３の方法を用いると良い。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１２は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４１】
（実施の形態５）
本実施の形態５においては、図１３に示すように、外部端子２と再配線３との間の絶縁膜を有機絶縁膜８のみで構成し、かつ、有機絶縁膜８に穿孔された接続孔７ｂの断面形状を順テーパ状としたものである。接続孔７ｂからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に、接続孔７ｂにおける再配線３のステップカバレージを向上させることができる。また、無機絶縁膜６の形成工程をなくせるので、工程の簡略化が可能となる。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１３は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４２】
（実施の形態６）
本実施の形態６においては、図１４に示すように、外部端子２と再配線３との間の絶縁膜を無機絶縁膜６、１４で構成し、かつ、無機絶縁膜６、１４に穿孔された接続孔７ａ１，７ａ２の断面形状を順テーパ状としたものである。無機絶縁膜１４は、例えば酸化シリコン膜の単体膜または酸化シリコン膜上に窒化シリコン膜を堆積してなる積層膜からなり、主として半導体チップ１とこれを実装する配線基板との間の熱応力を緩和する機能を有している。すなわち、無機絶縁膜１４は、主として応力緩和機能を有している。接続孔７ａ１，７ａ２からは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。この場合も前記実施の形態１〜３と同様に接続孔７ａ１，７ａ２内における再配線３のステップカバレージを向上させることができる。また、有機絶縁膜８の形成工程をなくせるので、工程の簡略化が可能となる。この接続孔７ａ１，７ａ２の断面形状を順テーパ状とするには、前記実施の形態３の方法を用いると良い。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１４は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４３】
（実施の形態７）
本実施の形態７においては、図１５に示すように、無機絶縁膜６の厚さを前記実施の形態１〜３の場合よりも薄く（例えば0.３〜0.５μｍ程度に）したものである。有機絶縁膜８に穿孔された接続孔７ｂからは無機絶縁膜６の端部が露出されている。接続孔７ａ、７ｂからは外部端子２の上面一部が露出され、ここを通じて外部端子２と再配線３とが電気的に接続されている。本実施の形態７によれば、接続孔７ａ内の無機絶縁膜６の端部の断面形状が逆テーパ状となっても、また、その無機絶縁膜６の端部が接続孔７ｂにおける有機絶縁膜８の端部よりも後退してしまったとしても、無機絶縁膜６の厚さが薄いので、接続孔７ａ，７ｂ内における再配線３のステップカバレージが劣化することがない。したがって、本実施の形態７においても、前記実施の形態１〜３と同様に、再配線３の不良発生率を低減でき、半導体装置の信頼性および歩留まりを向上させることが可能となっている。これ以外は、前記実施の形態１〜３と同じなので説明を省略する。なお、図１５は半導体装置の製造工程中（バンプ電極形成工程前）の要部断面図である。
【００４４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４５】
例えば前記実施の形態１〜７においては、半導体チップの主面上中央に外部端子を配置した場合について説明したが、これに限定されるものではなく、例えば半導体チップの主面上外周近傍に外部端子を配置する構造でも良い。
【００４６】
また、次のようにしても良い。まず、前記無機絶縁膜に外部端子が露出される第１の接続孔を形成した後、その接続孔の側面（無機絶縁膜の側面）に、側壁絶縁膜または側壁導体膜をエッチバック法等によって形成する。これにより、その接続孔の端部の断面形状を順テーパ状に形成する。その後、有機絶縁膜を形成した後、外部端子が露出する第２の接続孔を形成する。この場合、第２の接続孔から側壁絶縁膜または側壁導体膜が露出されるようにする。この場合、側壁絶縁膜や側壁導体膜の材料を選択する際に、有機絶縁膜とのエッチング選択比を大きくとれる材料とすることで、有機絶縁膜に第２の接続孔を穿孔する際に、有機絶縁膜と側壁絶縁膜または側壁導体膜とのエッチング選択比を大きくした状態でのエッチング処理により、下層の無機絶縁膜が後退してしまうような不具合を生じさせることなく、第２の接続孔を形成できる。また、側壁絶縁膜や側壁導体膜が形成され順テーパ状となっているので、第２の配線の被覆性も向上させることができる。
【００４７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４８】
(1).本発明によれば、第１の電極と第２の配線とを電気的に接続する接続孔内において第２の配線の段差被覆性を向上させることが可能となる。
【００４９】
(2).上記（１）により、上記接続孔内における第２の配線の断線不良発生率を低減できるので、半導体装置の信頼性を向上させることが可能となる。
【００５０】
(3).本発明によれば、上記（１）により、上記接続孔内における第２の配線の断線不良発生率を低減できるので、半導体装置の歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の半導体チップの要部断面図である。
【図３】（ａ）は図２の半導体チップの要部断面図であり、（ｂ）は（ａ）の平面図である。
【図４】図１の半導体装置の製造工程中における要部断面図である。
【図５】図４に続く図１の半導体装置の製造工程中における要部断面図である。
【図６】図５に続く図１の半導体装置の製造工程中における要部断面図である。
【図７】図６に続く図１の半導体装置の製造工程中における要部断面図である。
【図８】（ａ）は本発明の他の実施の形態である半導体装置の要部断面図であり、（ｂ）は（ａ）のさらに要部のみを抜き出した要部断面図であり、（ｃ）は（ｂ）の平面図である。
【図９】（ａ），（ｂ）は図８の半導体装置の製造工程中における要部断面図である。
【図１０】（ａ），（ｂ）は図８の半導体装置の製造工程中における要部断面図である。
【図１１】（ａ），（ｂ）は本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１２】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１３】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１４】本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。
【図１５】本発明のさらに他の実施の形態である半導体装置の製造工程中における要部断面図である。
【符号の説明】
１ 半導体チップ
１ｓ 半導体基板
２ 外部端子（第１の電極）
３ 再配線（第２の配線）
３ａ ランド
４ バンプ電極（第２の電極）
５ 層間絶縁膜
６ 無機絶縁膜
７ａ 接続孔（第１の接続孔）
７ｂ 接続孔（第２の接続孔）
８ 有機絶縁膜
９ 有機絶縁膜
１０ 接続孔（第３の接続孔）
１１ 開口部
１２ａ、１２ｂ 下地金属膜
１３ フォトレジスト膜
１４ 無機絶縁膜
Claims (4)
- （ａ）半導体ウエハの半導体チップに所定の素子を形成する工程と、
（ｂ）前記半導体ウエハの主面上に第１の配線を形成する工程と、
（ｃ）前記半導体ウエハの主面上に前記第１の配線を通じて前記所定の素子と電気的に接続される第１の電極を形成する工程と、
（ｄ）前記半導体ウエハの主面上に前記第１の電極を覆う無機絶縁膜を形成する工程と、
（ｅ）前記無機絶縁膜において前記第１の電極に平面的に重なる位置に断面形状が逆テーパとなる第１の接続孔を形成する工程と、
（ｆ）前記無機絶縁膜上に有機絶縁膜を形成する工程と、
（ｇ）前記有機絶縁膜において前記第１の電極に平面的に重なる位置に断面形状が順テーパとなる第２の接続孔を形成する工程と、
（ｈ）前記有機絶縁膜上に、前記第２の接続孔を通じて第１の電極と電気的に接続される第２の配線を形成する工程と、
（ｉ）前記第２の配線を覆う絶縁膜を形成した後、その絶縁膜に第２の配線の一部が露出する第３の接続孔を形成する工程と、
（ｊ）前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極を形成する工程と、
（ｋ）前記（ｊ）工程後、前記半導体ウエハから半導体チップを切り出す工程とを有し、前記第１の接続孔によって形成された前記無機絶縁膜の端部が露出しないように前記第２の接続孔を形成することを特徴とする半導体装置の製造方法。 - 前記第２の接続孔の上部の平面寸法と前記第２の接続孔の下部の平面寸法との差は、前記無機絶縁膜の厚さよりも大きいことを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体チップを構成する半導体基板に形成された所定の素子と、
前記半導体基板上に形成された第１の配線と、
前記第１の配線を通じて前記所定の素子と電気的に接続された第１の電極と、
前記半導体基板上に形成され、前記第１の電極を覆う無機絶縁膜と、
前記無機絶縁膜に前記第１の電極の一部が露出するように形成された第１の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記無機絶縁膜上に堆積された有機絶縁膜と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜に、前記第１の電極が露出されるように、かつ、前記第１の接続孔によって形成された前記無機絶縁膜の端部が露出しないように形成された第２の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記有機絶縁膜上に形成され、前記第２の接続孔を通じて前記第１の電極と電気的に接続された第２の配線と、
前記半導体チップに分離される前の半導体ウエハの状態の際に、前記第２の配線を覆う絶縁膜に第２の配線の一部が露出するように形成された第３の接続孔と、
前記半導体チップに分離される前の半導体ウエハの状態の際に形成され、前記第３の接続孔を通じて前記第２の配線と電気的に接続され、かつ、前記半導体チップを所定の配線基板に実装する際にその配線基板の配線が接続される第２の電極とを有し、
前記無機絶縁膜の端部の断面形状は逆テーパ状であって、
前記第２の接続孔によって形成された前記有機絶縁膜の端部の断面形状は順テーパ状であることを特徴とする半導体装置。 - 前記第２の接続孔の上部の平面寸法と前記第２の接続孔の下部の平面寸法との差は、前記無機絶縁膜の厚さよりも大きいことを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593799A JP3729680B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15593799A JP3729680B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349189A JP2000349189A (ja) | 2000-12-15 |
| JP3729680B2 true JP3729680B2 (ja) | 2005-12-21 |
Family
ID=15616786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15593799A Expired - Fee Related JP3729680B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3729680B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3726906B2 (ja) | 2003-03-18 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2012074487A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
| TWI754997B (zh) | 2019-07-31 | 2022-02-11 | 日商村田製作所股份有限公司 | 半導體裝置及高頻模組 |
| JP2021197474A (ja) | 2020-06-16 | 2021-12-27 | 株式会社村田製作所 | 半導体装置 |
-
1999
- 1999-06-03 JP JP15593799A patent/JP3729680B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349189A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338958B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100881199B1 (ko) | 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법 | |
| JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
| KR100659801B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US9105588B2 (en) | Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer | |
| JP2001015403A (ja) | 半導体装置 | |
| TWI600125B (zh) | 晶片封裝體及其製造方法 | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| US20070267738A1 (en) | Stack-type semiconductor device having cooling path on its bottom surface | |
| US20020100949A1 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| JP2009124042A (ja) | 半導体装置 | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| JP2013247139A (ja) | 半導体装置及びその製造方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6734093B1 (en) | Method for placing active circuits beneath active bonding pads | |
| JP2002093811A (ja) | 電極および半導体装置の製造方法 | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
| JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| KR20060097442A (ko) | 그루브들을 갖는 본딩패드 및 그 제조방법 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| US7696615B2 (en) | Semiconductor device having pillar-shaped terminal | |
| KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
| US20230069490A1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |