JP2010050259A - ３次元積層半導体装置 - Google Patents

３次元積層半導体装置 Download PDF

Info

Publication number
JP2010050259A
JP2010050259A JP2008212772A JP2008212772A JP2010050259A JP 2010050259 A JP2010050259 A JP 2010050259A JP 2008212772 A JP2008212772 A JP 2008212772A JP 2008212772 A JP2008212772 A JP 2008212772A JP 2010050259 A JP2010050259 A JP 2010050259A
Authority
JP
Japan
Prior art keywords
semiconductor chip
support substrate
semiconductor device
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008212772A
Other languages
English (en)
Inventor
Makoto Motoyoshi
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZYCUBE KK
ZyCube Co Ltd
Original Assignee
ZYCUBE KK
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZYCUBE KK, ZyCube Co Ltd filed Critical ZYCUBE KK
Priority to JP2008212772A priority Critical patent/JP2010050259A/ja
Publication of JP2010050259A publication Critical patent/JP2010050259A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体チップを積層した３次元積層ＬＳＩを動作すると、各々の半導体チップで動作熱が発生する。この熱は小さな体積のパッケージの中に閉じ込められることになり、最高速度での動作を行い放熱効率が不十分であると正常の動作ができない。また、高い温度で動作を継続すると、半導体チップの内部配線に断線が生ずるなど、長期的信頼性が低下するという問題がある。
【解決手段】支持基板８０の上に、基板を貫通するプラグ２１０ａ、２１０ｂが設けられた第１層の半導体チップ１１を、表面側（回路領域１１０が設けられた側）を下向きにして電気的接続を行う。続いて、基板を貫通するプラグ２１０ａ、２１０ｂが設けられた第２層の半導体チップを、同様に積層し電気的接続を行う。支持基板８０と第１層半導体チップ間、および半導体チップの各層間のスペースには、熱伝導率が金属並みに高い特性を有するカーボン・ナノチューブを含む樹脂膜を設ける。
【選択図】図１

Description

本発明は、半導体装置に関しており、特に複数の半導体チップを積層した３次元積層ＬＳＩの動作にともない発生する動作熱を、効果的に放熱する手段を備えた３次元積層半導体装置に関する。
近年、複数の半導体チップを積層した３次元積層ＬＳＩが提案されている。３次元積層ＬＳＩでは、半導体チップの半導体基板を貫通して複数の微細な貫通プラグを設け、かかる貫通プラグを介して上下の半導体チップを電気的に接続している。
３次元積層ＬＳＩの一例として、例えば特許文献１に記載される構造があり、その断面構造を図１４に示す。配線基板５０には、該基板を貫通する貫通配線５３が設けられ、基板の表面（図の上側）に露出した貫通配線５３の端部には、電極５５が設けられている。なお、配線基板５０の裏面（図の下側）に露出した貫通電極の端部は、ハンダボール５４を介して他の導電体（図示せず）に電気的接続が行われる。
配線基板５０の上には、回路素子や配線などがすでに設けられた複数の半導体チップ１、２が順次積層されるが、電気的接続は前記半導体チップの基板に設けられた、当該基板を貫通する貫通電極２３により行う。すなわち、前記の第１の半導体チップ１に設けられた貫通電極２３の下側の露出部分が、金属バンプ５６を介して前記の配線基板５０に設けられた電極５５に接続される。
一方、前記第１の半導体チップ１に設けられた貫通電極２３の上側の露出部分には、導電層３が接続されており、補強構造体４と低弾性金属材料３２を介して、前記第２の半導体チップ２に設けられた貫通電極２３の下側の露出部分に接続される。
上記した従来の３次元積層ＬＳＩでは、配線基板５０と複数の半導体チップ１、２とは、金属バンプ５６および補強構造体４や低弾性金属材料３２とにより、機械的に固定されるとともに電気的にも接続されている。したがって、配線基板と半導体チップの間、および互いの半導体チップの間には空隙があり、距離的に離れているのが特徴である。
特開２００７−４９１０３号公報
半導体チップを複数個積層した３次元積層ＬＳＩを動作すると、各々の半導体チップで動作熱が発生する。この熱は、例えば３次元積層ＬＳＩをモールド樹脂パッケージに組み込んだ場合には、当該パッケージの表面や金属ピンから放熱されている。
しかし、複数の半導体チップを積層した３次元積層ＬＳＩでは、旧来の１個の半導体チップを収納すると同等の容積のパッケージに組み込まれるため、各チップで発生する動作熱が小さな体積の中に閉じ込められることになる。ＩＣが正常動作を保証する最高温度は８５度となっており、したがって半導体チップの内部温度がこの規格温度を越えると、ＩＣが正常動作しなくなるという問題がある。
さらには、高い温度で動作を継続すると、エレクトロマイグレーション現象（配線材料の金属原子が電子の流れに沿って移動する）が顕著となり、半導体チップの内部配線に断線が生ずるなど、長期的信頼性を低下させるなどの現象も発生する。したがって、発生した熱をいかに効率良くパッケージ外に放熱するかが大きな課題である。
半導体チップ間に空隙があると、当該部分を通じての熱の伝導が大きく阻害される。これは、空気の熱伝導率は0.02 W/m・Kであり、熱伝導率の良い銅（390W/m・K）や半導体チップの基板であるシリコン（168W/m・K）に比べて４桁も小さいために、積層された半導体チップの特に中央層のチップで発生した動作熱を効率よく放熱できないからである。
かかる空隙に何らかの樹脂を充填する場合もあるが、一般に樹脂は絶縁物であるため熱伝導率は低く、放熱効果は微々たるものである。なお、導電性を持つ樹脂として、例えば銀の化合物を含む樹脂が知られているが、かかる樹脂を用いても放熱効果は極めて不十分なものである。
本発明になる３次元積層半導体装置は、電極が設けられた支持基板上に、回路と複数の貫通電極が設けられた半導体チップが、横並びに又は縦方向に少なくとも１個積層され、前記貫通電極を介して前記支持基板と少なくとも１個の前記半導体チップとを、金属バンプで相互に接続する３次元積層半導体装置において、前記支持基板と前記半導体チップ間、および前記半導体チップ間のスペースの、少なくとも１層のスペースに、カーボン・ナノチューブを分散含有する樹脂材を挟み込むことを特徴とする。
また、前記支持基板と前記半導体チップの貫通電極とを接続する接続部が、前記カーボン・ナノチューブを分散含有する樹脂材と少なくとも接触しない距離を持って設けられることを特徴とする。
また、前記支持基板が、シリコン基板に貫通配線を設けたシリコン・インターポーザであることを特徴とする。
さらに、前記支持基板が、回路が設けられた半導体チップであることを特徴とする。
また、前記回路と複数の貫通電極が設けられた半導体チップに設けられた前記貫通電極が、信号伝達に加えて放熱も行うことを特徴とする。
また、前記支持基板と、前記回路と複数の貫通電極が設けられた半導体チップとを接続する前記接続部の表面、および該支持基板の表面、および複数の該半導体チップの表面と裏面が、絶縁膜で覆われたことを特徴とする。
また、前記回路と複数の貫通電極が設けられた半導体チップが積層された最上層に、カーボン・ナノチューブを分散含有する樹脂材で放熱板を固着せしめることを特徴とする。
および、前記回路と複数の貫通電極が設けられた半導体チップの前記貫通電極は、絶縁膜により前記半導体チップ間が電気的に絶縁されることを特徴とする。
一方では、カーボン・ナノチューブを分散させた樹脂は導電性を持つため、電極が露出するような場合には、絶縁対策が必要となる。
カーボン・ナノチューブは、熱伝導率が2000W/m・Kであり、空気（0.02 W/m・K）に対して熱伝導性は５桁も良い。熱伝導率の良い材料である金属と比べても、例えば銅は390W/m・Kであり、熱伝導性は10倍も良い。ちなみに、半導体チップの基板であるシリコンは168W/m・Kであり、熱伝導率は金属並みに高い。したがって、半導体チップ間の空隙に熱伝導率の高いカーボン・ナノチューブを分散させた樹脂を充填すると、半導体チップで発生した熱は半導体チップ間を容易に伝わり、パッケージの表面や金属ピンから効率的に放熱される。
カーボン・ナノチューブを分散させた樹脂は、ゲル状の材料に含ませるカーボン・ナノチューブの量が多いと熱伝導の効果が大きい。しかし他方では、樹脂の乾燥の際にクラックが発生しやすくなるので、その混入量には制限があるが、１０％程度の混入量であっても、空気の場合に比べて約４桁と、金属並みの改善効果が期待できる。このため、カーボン・ナノチューブを分散させたゲル状の樹脂を用いて半導体チップを相互に接着すると、半導体チップで発生した熱は、容易に半導体チップ相互に伝達され、３次元積層LSIが収められたパッケージの金属リードピンなどを通じて、あるいは当該パッケージ表面を通じて効果的に熱が排出される。
なお、３次元積層ＬＳＩにおける半導体チップの放熱効率が高いということは、より多くの半導体チップを狭い容積に収納できるということであり、より高速の処理能力の高いＬＳＩを搭載できる、より大容量のメモリをコンパクトに収納できる、より小型の携帯機器が提供できる、といった効果ももたらす。
以下、本発明になる３次元積層ＬＳＩの構造を、図面を用いて説明する。
（第１の実施の形態）
図１は、本発明になる第１の３次元積層ＬＳＩの断面構造を説明する図であり、４個の半導体チップが領域ＡとＢの２箇所に、各々２層に積層されたものである。図において、１１は第１層の半導体チップ、１２は第２層の半導体チップ、８０は支持基板、５３は貫通配線、５５は電極、１００は半導体基板、１１０は当該半導体基板１１に設けられた回路素子等が設けられた回路領域（トランジスタなどの回路素子および配線や絶縁膜などが設けられた回路領域）、１２０は前記半導体チップの裏面（図では上側）に設けられた絶縁膜、２００は半導体基板の表面および裏面に設けられた半導体チップの内部および外部に信号を伝えるための電極パッド、２１０ａと２１０ｂは前記半導体基板の表面から裏面までを貫通する貫通プラグ、２５０はバンプ金属、３００はカーボン・ナノチューブを含む樹脂膜、３５０は絶縁性の樹脂膜である。
当該実施例では、第１層の半導体チップ１１の表面側（回路領域１１０が設けられた側）の電極パッド２００が、該半導体チップの表面側を下向きにして、支持基板８０の表面の電極５５に対し、金属バンプ２５０を介して接続される。支持基板８０と第１層半導体チップ１１との間には、カーボン・ナノチューブを含む樹脂膜３００が設けられる。
続いて、第２層の半導体チップ１２が、その表面側を下向きにして、第１層の半導体チップ１１の裏面側の電極２００に対し、金属バンプ２５０を介して接続され、両半導体チップの間には、カーボン・ナノチューブを含む樹脂膜３００が設けられる。
当該樹脂膜３００は導電性であるため、前記の電極５５や電極パッド２００やバンプ金属２５０と接触しないように、および電気的なリーク電流が発生しないようにする必要がある。このため、かかる空隙３１０としては、数１０ミクロン以上の距離を設けるのが好ましい。
また、同層に設けられた半導体チップの間には、絶縁性の樹脂膜３５０が設けられる。当該樹脂膜は、半導体チップを積層することにより生ずる大きな窪みの発生を防止するもので、ゴミ等の発生を防止している。
ここで、半導体基板１００を貫通して設けられる貫通プラグ２１０ａと２１０ｂは、半導体基板とは絶縁して設けられる必要があり、図では省略されているが、貫通プラグの側壁には半導体基板との間に絶縁膜が設けられ、電気的に絶縁分離されている。
なお、当該説明図の貫通プラグ２１０ａと２１０ｂは、２１０ａは信号を伝達する系統を、２１０ｂは動作熱を伝達し放熱する系統とに区分している。すなわち、貫通プラグには熱伝導率の高い金属などの導電材料が用いられるため、貫通プラグの径を大きく設計するなどにより、いっそう効率良く放熱しようとするものである。
また、カーボン・ナノチューブを含む樹脂膜３００は導電体であることから、当該樹脂膜に接する半導体チップの表面に露出した電極があると、ショートを引き起こす。このため、図では省略されているが、カーボン・ナノチューブを含む樹脂膜が接する領域の半導体チップ表面の電極表面には絶縁膜が設けられ、ショートを防止している。
上記説明では、支持基板８０の上に、２層の半導体チップを積層させているが、１層であっても、より多数のチップを積層しても良い。また、同層に２個の半導体チップを設けるとして説明したが、さらに多くの半導体チップを同層に設けても良く、さらにはこれら同層に設ける半導体チップは、その寸法が互いに異なるものであっても良い。
また、同層に設けられた半導体チップの間には、絶縁性の樹脂膜３５０が設けられるものとして説明したが、当該樹脂膜が設けられない場合であっても本発明の効果は得られる。したがって、絶縁性の樹脂膜３５０が設けられない構造にすることでも良い。
なお、本実施例での支持基板８０は、平坦性が良く、数百度の熱処理に耐え、絶縁性のある材料であれば、セラミックや石英やガラス、あるいは耐熱性の樹脂基板などでも良く、その素材の選択は自由である。あるいは、ＬＳＩの基板として用いられるシリコンに貫通プラグを設けた、いわゆるシリコン・インターポーザを支持基板に用いることでも良く、この場合には貫通配線５３と支持基板８０との間（側壁部分）に絶縁膜を設け、電気的絶縁性を確保する必要がある。
（第２の実施の形態）
図２は、本発明になる第２の３次元積層ＬＳＩの断面構造を説明する図である。当該例では、前記の図１における支持基板８０の機能を半導体チップ１１が兼ねており、当該半導体チップ１１の表面（回路素子等が設けられた領域１１０が設けられた側であり図では上側になる）に、第２層の半導体チップ１２の表面を下向きにして、電気的接続が行われる。続いて、第３層の半導体チップ１３が、同様に表面を下向きにして、第２層の半導体チップ１２と電気的接続が行われる。また、半導体チップ１１と半導体チップ１２との間、および半導体チップ１２と半導体チップ１３との間には、カーボン・ナノチューブを含む樹脂膜３００が設けられる。
なお、当然ではあるが、カーボン・ナノチューブを含む樹脂膜３００は、電極パッド２００やバンプ金属２５０には接触しないように、前記の図１の構造と同様に空隙３１０を備えて設けられる。かかる空隙３１０としては、図１で説明したように、数１０ミクロン以上の距離を設けるのが好ましい。
（第３の実施の形態）
図３は、本発明になる第３の３次元積層ＬＳＩの断面構造を説明する図である。当該例では、半導体チップの各層間の電極パッド２００とバンプ金属２５０の露出する部分、および半導体チップの表面と裏面が、絶縁膜１５０で覆われた構造となっている。カーボン・ナノチューブを含む樹脂膜３００は、半導体チップ１１と１２の間、および半導体チップ１２と１３の間に設けられる。
なお、最上層の半導体チップの裏面に設けられた、電極パッド２００の表面に設けられた絶縁膜１５０は、最終的には除去され、図示されてはいないがボンディングワイヤなどによりパッケージの端子に接続される。
当該実施例では、電極パッド２００とバンプ金属２５０は、絶縁膜１５０で覆われた構造となっている。このため、各半導体チップ間に設けられるカーボン・ナノチューブを含む樹脂膜３００は、図１や図２で説明した空隙３１０を設ける必要がないという特徴がある。
また、当該実施例の構造では、最上層の半導体チップの裏面に、ボンディングワイヤへの接続を妨げない領域に、カーボン・ナノチューブを含む樹脂膜を介して放熱板（図示せず）を接触させることが可能である。これにより、３次元積層ＬＳＩの最下面からの放熱に加えて、最上面からも放熱されることになり、従来の２倍の放熱効果を得ることができるという特徴がある。
以上に説明した本発明になる３次元積層ＬＳＩでは、半導体チップの積層面にカーボン・ナノチューブを含む樹脂膜を設けているが、当該カーボン・ナノチューブをフィルム状に被覆する、あるいはカーボン・ナノチューブを含む塗料を噴霧するなどで塗膜を形成する技術はすでに知られている。また、ゲル状の材料にカーボン・ナノチューブを均一に分散させる技術についても知られており、かかるゲル状の材料を樹脂膜とすれば、本発明に用いる樹脂膜として適用できる。
（製造工程１）
本発明になる３次元積層ＬＳＩは、次のような製造工程により形成される。図４から図１１は、図１に示した本発明の第１の構造を形成する工程を説明する図であり、断面構造を示している。なお、各層に１個の半導体チップを用いることとして説明するが、各層に複数個の半導体チップを搭載する場合でも工程は同じである。
まず、図４に示すように、貫通配線５３と電極５５が設けられた支持基板８０において、第１層の半導体チップとの接続を行う位置の電極５５の上に、バンプ金属２５１を設ける。当該バンプ金属の形成方法としては、例えばフォトレジストを用いて、バンプ金属２５１を設けたい場所にフォトレジスト膜の開口部を設け、続いて金属材料を真空蒸着した後に当該フォトレジスト膜を除去する方法（リフトオフ法）などを用いて形成できる。バンプ金属２５１としては、電極パッドにアルミや銅を用いるとした場合の例として、例えば銅、金、スズ、インジウムなどであり、０．２ミクロンから数ミクロンの厚さに形成するのが好ましい。
次に、図５において、カーボン・ナノチューブを含むゲル状あるいは液体状の樹脂膜材料が、回転塗布法や噴霧法などの手段により、支持基板８０の表面にカーボン・ナノチューブを含む樹脂膜３００として設けられる。続いて、フォトレジストのパターン４００が設けられる。
次に、図６において、当該フォトレジストのパターン４００をマスクにして、例えばＯ２系雰囲気中でのドライエッチングなどの手法により、カーボン・ナノチューブを含む樹脂膜の不要な部分が選択除去され、カーボン・ナノチューブを含む樹脂膜３００が設けられる。このとき、カーボン・ナノチューブの樹脂膜は導電体であるため、前記の電極５５やバンプ金属２５１に対して電気的ショートや漏洩が起こらないように、数10ミクロン以上の距離をとるようにする。
次に、図７において、表面から所望の深さまで貫通プラグ２１０が設けられた第１層の半導体チップ１１が、表面（回路素子等が設けられた領域１１０が設けられた側）を下にして、当該半導体チップの電極パッド２００が支持基板８０に設けられた金属バンプ２５１に対して位置合わせをした上で、半導体チップと支持基板を密着させ加圧する。
貫通プラグ２１０は、半導体基板１００とは電気的に絶縁分離を行う必要があり、図では表示していないが、貫通プラグ２１０の側壁と半導体基板１００との間には絶縁膜が設けられている。また、当該貫通プラグの設けられる深さの好ましい数値は、半導体基板の表面から数１０ミクロンから２００ミクロンであり、後の工程で行われる半導体基板の裏面研削は、この貫通プラグの奥の端部が露出する位置まで研削することになる。すなわち、貫通プラグの設けられる深さは、半導体チップの最終的な厚さ分となる。
次に、図８において、第１層の半導体チップ１１を支持基板８０に密着させ加圧した状態で、真空または不活性ガス中で１５０度から４００度、数１０分間の熱処理を行う。これによりバンプ金属２５１が、電極５５や配線パッド２００と融着するとともに、カーボン・ナノチューブを含む樹脂膜３００が、支持基板８０や半導体チップ１１と接着する。このとき、第１層の半導体チップ１１と支持基板８０との間に、カーボン・ナノチューブを含む樹脂膜３００が隙間なく設けられるように、予め設けられるカーボン・ナノチューブを含む樹脂膜の厚さは、半導体チップ１１と支持基板８０との間に生ずるスペースより１０％から５０％厚く設けるのが好ましい。
次に、図９において、半導体チップ１１の裏面（図の上面）が研削され、予め設けられていた貫通プラグ２１０の上端部が露出する。続いて、絶縁膜１２０が設けられた後に、貫通プラグ２１０の上端部の絶縁膜が選択的に除去され、電極パッド２００が所望の位置に設けられ、貫通プラグ２１０と接続される。このとき、貫通プラグ２１０の上端部の絶縁膜を選択的に除去する方法としては、例えば半導体基板の裏面研削と同じ研磨法を用いることで、容易に除去できる。
次に、図１０において、半導体チップ１１が設けられていない支持基板８０の上に、絶縁性の樹脂膜３５０が設けられる。当該樹脂膜３５０の厚さは、半導体チップ１１の表面と同じ高さになるようにするのが好ましい。続いて、カーボン・ナノチューブを含む樹脂膜３００が所望の位置に選択的に設けられる。
次に、図１１において、電極パッド２００の上に金属バンプ２５１が設けられ、この後に上記したと同じ工程を経て第２の半導体チップを積層し、図１に示す３次元積層ＬＳＩが形成される。
上記の説明では、カーボン・ナノチューブを含む樹脂膜３００は、フォトレジストを用いて選択的に形成するとして説明したが、その他の手法を採用しても良い。例えば図８において、第１層の半導体チップ１１の電極パッド２００を支持基板８０に設けられた金属バンプ２５１に位置合わせをして密着させ加圧する際に、適量の液体状のカーボン・ナノチューブを含む樹脂を滴下した後に密着・加圧することでもできる。なお、この手法では、カーボン・ナノチューブを含む樹脂が、電極パッド２００や金属バンプ２５０と接触しないように樹脂の滴下量を選択する必要がある。
（製造工程２）
図１２と図１３は、図３に示す構造の３次元積層ＬＳＩを形成する工程を説明する図であり、断面構造を示している。なお、各層に１個の半導体チップを用いることとして説明するが、各層に複数個の半導体チップを搭載する場合でも工程は同じである。
まず、図１２においては、図４から図１１で説明したと同様の方法で、第１層の半導体チップ１１の上に、第２層の半導体チップ１２と第３層の半導体チップ１３を順次積層し、電極パッドと金属バンプを接続する。このとき、カーボン・ナノチューブを含む樹脂膜は設けないで、全層の半導体チップの電極を相互に接続し積層する。
この後に、図１３において、減圧の気相成長法などの手法でSiO2、SiONなどの絶縁膜を堆積する。かかる工程で、各層の半導体チップの表面と裏面、および電極パッドや金属バンプの表面に絶縁膜１５０が設けられる。この後、カーボン・ナノチューブを含む樹脂膜３００が、各半導体チップの間に設けられる。かかる工程は、例えばカーボン・ナノチューブを含む樹脂液に、積層済みの半導体チップを浸した後に真空雰囲気とすることで、半導体チップ間の狭い部分に、カーボン・ナノチューブを含む樹脂を隙間なく充填できる。
この後、最上層の半導体チップの裏面に設けられた電極パッド表面の絶縁膜１５０が除去され、図３に示す構造の３次元積層ＬＳＩが形成される。
本発明になる第１の構造を説明する断面図 本発明になる第２の構造を説明する断面図 本発明になる第３の構造を説明する断面図 本発明の第１の構造を作る工程断面図１ 本発明の第１の構造を作る工程断面図２ 本発明の第１の構造を作る工程断面図３ 本発明の第１の構造を作る工程断面図４ 本発明の第１の構造を作る工程断面図５ 本発明の第１の構造を作る工程断面図６ 本発明の第１の構造を作る工程断面図７ 本発明の第１の構造を作る工程断面図８ 本発明の第２の構造を作る工程断面図１ 本発明の第２の構造を作る工程断面図２ 従来の３次元積層ＬＳＩの接続部の構造を説明する断面図
符号の説明
１、２、１１、１２、１３ 半導体チップ
３ 導電層
４ 補強構造体
２３ 貫通電極
３２ 低弾性金属材料
５０ 配線基板
５３ 貫通配線
５４ ハンダボール
５５ 電極
５６ 金属バンプ
８０ 支持基板
１００ 半導体基板
１１０ 回路素子等が設けられた領域
１２０、１５０ 絶縁膜
１５０ 貫通孔
２００ 配線パッド
２１０ 貫通プラグ
２５０、２５１ バンプ金属
３００ カーボン・ナノチューブを含む樹脂膜
３１０ 空隙
３５０ 絶縁性の樹脂膜
４００ フォトレジスト

Claims (8)

  1. 電極が設けられた支持基板上に、回路と複数の貫通電極が設けられた半導体チップが、横並びに又は縦方向に少なくとも１個積層され、前記貫通電極を介して前記支持基板と少なくとも１個の前記半導体チップとを、金属バンプで相互に接続する３次元積層半導体装置において、
    前記支持基板と前記半導体チップ間、および前記半導体チップ間のスペースの、少なくとも１層のスペースに、カーボン・ナノチューブを分散含有する樹脂材を挟み込むことを特徴とした３次元積層半導体装置。
  2. 前記支持基板と前記半導体チップの貫通電極とを接続する接続部が、前記カーボン・ナノチューブを分散含有する樹脂材と少なくとも接触しない距離を持って設けられることを特徴とした、請求項１記載の３次元積層半導体装置。
  3. 前記支持基板が、シリコン基板に貫通配線を設けたシリコン・インターポーザであることを特徴とした、請求項１又は請求項２に記載の３次元積層半導体装置。
  4. 前記支持基板が、回路が設けられた半導体チップであることを特徴とした、請求項１又は請求項２に記載の３次元積層半導体装置。
  5. 前記回路と複数の貫通電極が設けられた半導体チップに設けられた前記貫通電極が、信号伝達に加えて放熱も行うことを特徴とした、請求項１〜請求項４のいずれか１項に記載の３次元積層半導体装置。
  6. 請求項１、又は３、又は４のいずれか１項に記載の前記支持基板と、前記回路と複数の貫通電極が設けられた半導体チップとを接続する前記接続部の表面、および該支持基板の表面、および複数の該半導体チップの表面と裏面が、絶縁膜で覆われたことを特徴とした、請求項１、又は３、又は４のいずれか１項に記載の３次元積層半導体装置。
  7. 前記回路と複数の貫通電極が設けられた半導体チップが積層された最上層に、カーボン・ナノチューブを分散含有する樹脂材で放熱板を固着せしめることを特徴とした、請求項１〜請求項６のいずれか１項に記載の３次元積層半導体装置。
  8. 前記回路と複数の貫通電極が設けられた半導体チップの前記貫通電極は、絶縁膜により該半導体チップ間が電気的に絶縁されることを特徴とした請求項１〜請求項７のいずれか１項に記載の３次元積層半導体装置。
JP2008212772A 2008-08-21 2008-08-21 ３次元積層半導体装置 Pending JP2010050259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212772A JP2010050259A (ja) 2008-08-21 2008-08-21 ３次元積層半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212772A JP2010050259A (ja) 2008-08-21 2008-08-21 ３次元積層半導体装置

Publications (1)

Publication Number Publication Date
JP2010050259A true JP2010050259A (ja) 2010-03-04

Family

ID=42067114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212772A Pending JP2010050259A (ja) 2008-08-21 2008-08-21 ３次元積層半導体装置

Country Status (1)

Country Link
JP (1) JP2010050259A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412212A (zh) * 2010-09-21 2012-04-11 王维汉 电子/光电组件的散热装置
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2012238752A (ja) * 2011-05-12 2012-12-06 Internatl Business Mach Corp <Ibm> シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成
WO2013014542A1 (en) * 2011-07-22 2013-01-31 International Business Machines Corporation A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
US8367478B2 (en) 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
US8431048B2 (en) 2010-07-23 2013-04-30 International Business Machines Corporation Method and system for alignment of graphite nanofibers for enhanced thermal interface material performance
US20140210068A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
KR20150005199A (ko) * 2013-07-05 2015-01-14 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US9111899B2 (en) 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
CN109411373A (zh) * 2018-09-18 2019-03-01 中国工程物理研究院电子工程研究所 一种采用载体支撑实现多层基板三维堆叠的方法
CN110648924A (zh) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 大板扇出型芯片封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147801A (ja) * 2004-11-18 2006-06-08 Seiko Precision Inc 放熱シート、インターフェース、電子部品及び放熱シートの製造方法
JP2006222252A (ja) * 2005-02-10 2006-08-24 Elpida Memory Inc 半導体記憶装置及びその負荷試験方法
JP2008091879A (ja) * 2006-08-15 2008-04-17 Qimonda Ag 放熱装置を備えた集積回路パッケージおよびその製造方法
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147801A (ja) * 2004-11-18 2006-06-08 Seiko Precision Inc 放熱シート、インターフェース、電子部品及び放熱シートの製造方法
JP2006222252A (ja) * 2005-02-10 2006-08-24 Elpida Memory Inc 半導体記憶装置及びその負荷試験方法
JP2008091879A (ja) * 2006-08-15 2008-04-17 Qimonda Ag 放熱装置を備えた集積回路パッケージおよびその製造方法
JP2009164152A (ja) * 2007-12-28 2009-07-23 Nikon Corp 積層型半導体装置
JP2009246258A (ja) * 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431048B2 (en) 2010-07-23 2013-04-30 International Business Machines Corporation Method and system for alignment of graphite nanofibers for enhanced thermal interface material performance
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
CN102412212A (zh) * 2010-09-21 2012-04-11 王维汉 电子/光电组件的散热装置
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2012238752A (ja) * 2011-05-12 2012-12-06 Internatl Business Mach Corp <Ibm> シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成
US9385039B2 (en) 2011-05-12 2016-07-05 International Business Machines Corporation Formation of through-silicon via (TSV) in silicon substrate
US8367478B2 (en) 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
GB2506534B (en) * 2011-07-22 2015-05-06 Ibm A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
GB2506534A (en) * 2011-07-22 2014-04-02 Ibm A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
WO2013014542A1 (en) * 2011-07-22 2013-01-31 International Business Machines Corporation A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
CN103748681A (zh) * 2011-07-22 2014-04-23 国际商业机器公司 在3d芯片堆叠中所用热界面材料中处理水平排列石墨纳米纤维的系统和方法
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US9111899B2 (en) 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
US20140210068A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
KR20150005199A (ko) * 2013-07-05 2015-01-14 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9406651B2 (en) 2013-07-08 2016-08-02 Globalfoundries Inc. Chip stack with oleic acid-aligned nanotubes in thermal interface material
CN109411373A (zh) * 2018-09-18 2019-03-01 中国工程物理研究院电子工程研究所 一种采用载体支撑实现多层基板三维堆叠的方法
CN110648924A (zh) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 大板扇出型芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
JP2010050259A (ja) ３次元積層半導体装置
US11626388B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
JP6584258B2 (ja) 半導体パッケージ
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
US10665571B2 (en) Semiconductor package
US9385056B2 (en) Packaging substrate having embedded interposer and fabrication method thereof
KR101366461B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
KR20120030782A (ko) 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20200047841A (ko) 반도체 패키지
CN114520219A (zh) 半导体封装
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
KR20200052181A (ko) 반도체 패키지
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
KR20230063426A (ko) 반도체 패키지 및 그 제조방법
KR20220083438A (ko) 반도체 패키지
JP2011061132A (ja) インターポーザ
JP2002141436A (ja) 半導体装置及びその製造方法
JP6712051B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN110828430A (zh) 一种封装结构及其制备方法
JP2006294905A (ja) 半導体装置及び半導体素子
US11749583B2 (en) Electronic package and method for manufacturing the same
TWI834469B (zh) 半導體封裝及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130703