CN110648924A - 大板扇出型芯片封装结构及其制作方法 - Google Patents
大板扇出型芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN110648924A CN110648924A CN201910831913.0A CN201910831913A CN110648924A CN 110648924 A CN110648924 A CN 110648924A CN 201910831913 A CN201910831913 A CN 201910831913A CN 110648924 A CN110648924 A CN 110648924A
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- chip
- adhesive layer
- arranging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 137
- 239000012790 adhesive layer Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000003989 dielectric material Substances 0.000 claims abstract description 31
- 230000017525 heat dissipation Effects 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000005022 packaging material Substances 0.000 claims abstract description 11
- 239000003292 glue Substances 0.000 claims abstract description 8
- -1 methyl vinyl Chemical group 0.000 claims description 24
- 229920001296 polysiloxane Polymers 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910021389 graphene Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 239000004519 grease Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 239000000741 silica gel Substances 0.000 claims description 6
- 229910002027 silica gel Inorganic materials 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000012536 packaging technology Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
本发明提供了一种大板扇出型芯片封装结构及其制作方法，该方法包括以下步骤：S101、在载板上设置临时键合胶层，并在所述临时键合胶层上设置多个芯片，其中，所述芯片包括底面以及顶面，所述芯片的顶面设置有I\O端，所述芯片的顶面与所述临时键合胶层接触；S102、在每一所述芯片的底面上设置散热胶层，并在所述散热胶层以及所述临时键合胶层上设置导热材料层，所述导热材料层将每一所述芯片包裹在内；S103、在所述导热材料层上设置封装材料层；S104、去除所述载板以及所述临时键合胶层以露出所述导热材料层以及芯片的顶面；S105、在所述导热材料层的背向所述封装材料层的一面上以及芯片的顶面上依次设置介电材料层以及金属线路层。
Description
技术领域
本发明涉及芯片封装领域，具体涉及一种大板扇出型芯片封装结构及其制作方法。
背景技术
近年来，大板级扇出型封装技术取得了长足的进展，大板级扇出型封装技术具有表面积小、厚度小、管脚数密度高、较低的热阻抗、电气性能优异，制造成本低等特点，可更好满足终端市场对产品效能和体积的需求。
随着大板级扇出型封装技术的发展，芯片密度更大、尺寸更小的封装结构不断涌现。现有的大板级扇出型封装结构还存在散热能力不足的问题，严重影响了半导体芯片的质量及性能。此外，现有的大板级扇出型封装结构还存在其散热结构制造效率低的问题。
因此，现有技术存在缺陷，急需改进。
发明内容
本发明的目的是提供一种大板扇出型芯片封装结构及其制作方法，可以提高散热效果。
本发明提供一种大板扇出型芯片封装结构的制作方法，包括以下步骤：
S101、在载板上设置临时键合胶层，并在所述临时键合胶层上设置多个芯片，其中，所述芯片包括底面以及顶面，所述芯片的顶面设置有I\O端，所述芯片的顶面与所述临时键合胶层接触；
S102、在每一所述芯片的底面上设置散热胶层，并在所述散热胶层以及所述临时键合胶层上设置导热材料层，所述导热材料层将每一所述芯片包裹在内；
S103、在所述导热材料层上设置封装材料层；
S104、去除所述载板以及所述临时键合胶层以露出所述导热材料层以及芯片的顶面；
S105、在所述导热材料层的背向所述封装材料层的一面上以及芯片的顶面上依次设置介电材料层以及金属线路层。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述多个芯片的数量为多个，该多个芯片间隔设置于所述临时键合胶层上；
而所述步骤S105之后还包括：
将所述步骤S105得到的封装结构切割得到多个封装结构单体，每一所述封装结构单体均包括一个所述芯片。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述介电材料层上开设有通孔以将所述I\O端露出。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述散热胶层包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述介电材料可为ABF、BCB或PI。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述金属线路层上还设置有油墨层，所述油墨层经过图形化处理以将所述金属线路层的焊盘露出；所述焊盘上设置有导电金属球。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述导热材料层为预先成型金属导热件。
一种大板扇出型芯片封装结构，包括：
一介电材料层；
多个芯片，所述多个芯片设置于所述介电材料层的一面上，所述芯片包括顶面以及底面，所述芯片的顶面设置有I\O端，所述芯片的顶端与所述介电材料层连接；
散热胶层，其设置于每一所述芯片的底面上；
导热材料层，其设置于所述介电材料层以及散热胶层上并将所述芯片的侧壁包裹；
封装材料层，其设置于所述导热材料层的上；
金属线路层，其设置于所述介电材料层的远离所述芯片的一面上。
在本发明所述的大板扇出型芯片封装结构中，所述介电材料层上开设有通孔以将所述I\O端露出。
在本发明所述的大板扇出型芯片封装结构中，所述散热胶层包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝。
在本发明所述的大板扇出型芯片封装结构中，所述金属线路层上还设置有油墨层，所述油墨层经过图形化处理以将所述金属线路层的焊盘露出；所述焊盘上设置有导电金属球。
本发明通过将导热材料层直接与芯片外部相连，导热材料层将芯片包裹的方式，提高接触面积，可以大限度、高效率的将芯片上所产生的热量从芯片内部传出，保持芯片运行流畅性。
附图说明
图1是本发明实施例中的大板扇出型芯片封装结构的制作方法的一种流程图。
图2-图10是本发明实施例中的大板扇出型芯片封装结构的制作方法的各个步骤的详细示意图。
图11是本发明实施例中的大板扇出型芯片封装结构的结构示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参照图1，图1是本发明一些实施例中的一种大板扇出型芯片封装结构的制作方法的流程图。该大板扇出型芯片封装结构的制作方法，包括以下步骤：
S101、在载板上设置临时键合胶层，并在所述临时键合胶层上设置多个芯片，其中，所述芯片包括底面以及顶面，所述芯片的顶面设置有I\O端，所述芯片的顶面与所述临时键合胶层接触。
请同时参照图2以及图3，该载板10可以采用玻璃板、PI板等。其中，该多个芯片30的数量可以为多个也可以为一个。当多个芯片的数量为多个时，该多个芯片呈均匀间隔的矩形阵列分布，便于后续的切割。
S102、在每一所述芯片的底面上设置散热胶层，并在所述散热胶层以及所述临时键合胶层上设置导热材料层，所述导热材料层将每一所述芯片包裹在内。
请同时参照图4，其中，散热胶层40包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝。散热胶层40将该芯片30的底面完全覆盖，且厚度均匀。导热材料层50与该芯片30的侧壁面直接接触。可以理解地，该散热胶层40还可以为热界面材料TIM层，该热界面材料TIM层可作为加速散热效果使用。导热材料层50以是石墨烯、金属铜、铝合金或者陶瓷材料层。导热材料层为预先成型金属导热件，制备时直接将该金属导热件盖在该芯片30以及该临时键合胶层上。当然，可以理解地，也可以采用物理气相沉淀法来沉淀金属层、或者也可以采用化学气相沉淀、喷墨打印等工艺。
S103、在所述导热材料层上设置封装材料层。
请同时参照图5，其中，采用封装胶进行塑封形成一个板级整体。其中，该封装材料层60的远离该导热材料层50的一面为平面，也即是表面平整。
S104、去除所述载板以及所述临时键合胶层以露出所述导热材料层以及芯片的顶面。
请同时参照图6，其中，在该步骤中，去除该载板10以及临时键合胶层20后，露出的是导热材料层50以及芯片30的顶面构成的平面，也即是导热材料层50以及芯片30的顶面平齐。
S105、在所述导热材料层的背向所述封装材料层的一面上以及芯片的顶面上依次设置介电材料层以及金属线路层。
其中，在该步骤中，请同时参照图6，先在该导热材料层的背向所述封装材料层的一面上以及芯片30的顶面上设置介电材料层。介电材料可为ABF、BCB、PI等材料。介电材料层上开设有通孔71以将所述I\O端露出。
然后，请参照图7以及图8，通过在该介电材料层设置金属层，然后经过贴干膜100，然后通过蚀刻以及去膜的操作，制造金属线路层80，根据需要，金属线路层80可为一层、两层或两层以上的多层；最后，在金属线路层80涂覆油墨层覆盖金属线路层80，然后经过曝光、显影、固化等步骤露出该金属线路层80上的焊盘。在一些实施例中，如图9所示，焊盘上设置有导电金属球90。
可以理解地，在本发明的一些实施例中，该多个芯片的数量为多个，该多个芯片30间隔设置于所述临时键合胶层20上；因此，经过步骤S101-步骤S105得到的封装结构包括多个封装结构单体。在步骤S105之后还包括：
将所述步骤S105得到的封装结构切割得到多个封装结构单体，每一所述封装结构单体均包括一个所述芯片。从而得到单个芯片的封装结构体。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述散热胶层包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝。
在本发明所述的大板扇出型芯片封装结构的制作方法中，所述介电材料可为ABF、BCB或PI。
可以理解地，在一些实施例中，为了提高散热性能，可以对该封装材料层60的远离该导热材料层的50的一面进行薄化处理，使得该导热材料层的50的与该芯片30正对的部分刚好露出，如图10所示，以便于对该芯片30进行散热。
请参照图11，本发明还提供了一种大板扇出型芯片封装结构，该大板扇出型芯片封装结构为采用上述实施例中的方法制成的大板扇出型芯片封装结构。具体地，该大板扇出型芯片封装结构包括：一介电材料层70、多个芯片30、散热胶层40、导热材料层50、封装材料层60、金属线路层80、油墨层90以及导电金属球91。
其中，该多个芯片30设置于所述介电材料层70的一面上，所述芯片30包括顶面以及底面，所述芯片30的顶面设置有I\O端，所述芯片30的顶端与所述介电材料层70连接。其中，该介电材料层70上开设有通孔71以将所述I\O端露出。
其中，该散热胶层40设置于每一所述芯片30的底面上。散热胶层包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝。散热胶层可以采用热界面材料（TIM）粘结。
其中，该导热材料层50设置于所述介电材料层70以及散热胶层40上并将所述芯片30的侧壁包裹。
其中，该封装材料层60设置于所述导热材料层50上。
其中，该金属线路层80设置于所述介电材料层70的远离所述芯片30的一面上。油墨层90设置在金属线路层50上，所述油墨层90经过图形化处理以将所述金属线路层的焊盘露出；所述焊盘上设置有导电金属球91。
本发明通过将导热材料层直接与芯片外部相连，导热材料层将芯片包裹的方式，提高接触面积，可以大限度、高效率的将芯片上所产生的热量从芯片内部传出，保持芯片运行流畅性。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种大板扇出型芯片封装结构的制作方法，其特征在于，包括以下步骤：
S101、在载板上设置临时键合胶层，并在所述临时键合胶层上设置多个芯片，其中，所述芯片包括底面以及顶面，所述芯片的顶面设置有I\O端，所述芯片的顶面与所述临时键合胶层接触；
S102、在每一所述芯片的底面上设置散热胶层，并在所述散热胶层以及所述临时键合胶层上设置导热材料层，所述导热材料层将每一所述芯片包裹在内；
S103、在所述导热材料层上设置封装材料层；
S104、去除所述载板以及所述临时键合胶层以露出所述导热材料层以及芯片的顶面；
S105、在所述导热材料层的背向所述封装材料层的一面上以及芯片的顶面上依次设置介电材料层以及金属线路层。
2.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，该多个芯片间隔设置于所述临时键合胶层上；
而所述步骤S105之后还包括：
将所述步骤S105得到的封装结构切割得到多个封装结构单体，每一所述封装结构单体均包括一个所述芯片。
3.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，所述介电材料层上开设有通孔以将所述I\O端露出。
4.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，所述散热胶层包括以下材料中的至少两种：石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物以及氧化铝；
所述导热材料层为石墨烯、金属铜、铝合金或者陶瓷材料层。
5.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，所述介电材料可为ABF、BCB或PI。
6.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，所述金属线路层上还设置有油墨层，所述油墨层经过图形化处理以将所述金属线路层的焊盘露出；所述焊盘上设置有导电金属球。
7.根据权利要求1所述的大板扇出型芯片封装结构的制作方法，其特征在于，所述导热材料层为预先成型的金属导热件。
8.一种大板扇出型芯片封装结构，其特征在于，包括：
一介电材料层；
多个芯片，所述多个芯片设置于所述介电材料层的一面上，所述芯片包括顶面以及底面，所述芯片的顶面设置有I\O端，所述芯片的顶端与所述介电材料层连接；
散热胶层，其设置于每一所述芯片的底面上；
导热材料层，其设置于所述介电材料层以及散热胶层上并将所述芯片的侧壁包裹；
封装材料层，其设置于所述导热材料层的上；
金属线路层，其设置于所述介电材料层的远离所述芯片的一面上。
9.根据权利要求8所述的大板扇出型芯片封装结构，其特征在于，所述介电材料层上开设有通孔以将所述I\O端露出。
10.根据权利要求8所述的大板扇出型芯片封装结构，其特征在于，所述金属线路层上还设置有油墨层，所述油墨层经过图形化处理以将所述金属线路层的焊盘露出；所述焊盘上设置有导电金属球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910831913.0A CN110648924A (zh) | 2019-09-04 | 2019-09-04 | 大板扇出型芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910831913.0A CN110648924A (zh) | 2019-09-04 | 2019-09-04 | 大板扇出型芯片封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110648924A true CN110648924A (zh) | 2020-01-03 |
Family
ID=68991607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910831913.0A Pending CN110648924A (zh) | 2019-09-04 | 2019-09-04 | 大板扇出型芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110648924A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113785393A (zh) * | 2021-07-28 | 2021-12-10 | 广东省科学院半导体研究所 | 扇出型封装及扇出型封装的制备方法 |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114623A (zh) * | 2007-08-30 | 2008-01-30 | 威盛电子股份有限公司 | 封装模块及电子装置 |
| KR20080102641A (ko) * | 2007-05-21 | 2008-11-26 | 삼성전자주식회사 | 히트 스프레더를 구비한 반도체 패키지 |
| JP2010050259A (ja) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | ３次元積層半導体装置 |
| CN102412212A (zh) * | 2010-09-21 | 2012-04-11 | 王维汉 | 电子/光电组件的散热装置 |
| CN103383927A (zh) * | 2012-05-03 | 2013-11-06 | 三星电子株式会社 | 半导体封装及其形成方法 |
| CN103779299A (zh) * | 2012-10-25 | 2014-05-07 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN204680660U (zh) * | 2015-06-29 | 2015-09-30 | 林尊琪 | 一种电子元器件散热安装结构 |
| CN105870104A (zh) * | 2016-03-30 | 2016-08-17 | 江苏长电科技股份有限公司 | 一种具有电磁屏蔽功能的封装结构 |
| CN106356341A (zh) * | 2016-08-31 | 2017-01-25 | 华为技术有限公司 | 一种半导体装置及制造方法 |
| CN206709439U (zh) * | 2017-02-28 | 2017-12-05 | 宿迁海沁节能科技有限公司 | 一种半导体制冷装置 |
| CN107546313A (zh) * | 2017-02-28 | 2018-01-05 | 江苏罗化新材料有限公司 | Led光源及其制备方法 |
| CN108072680A (zh) * | 2018-01-19 | 2018-05-25 | 林荣铨 | 一种实验室用导热硅脂导热性能评价装置 |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108264771A (zh) * | 2018-01-19 | 2018-07-10 | 林荣铨 | 一种石墨烯导热硅脂的制备方法及其应用 |
| CN108336214A (zh) * | 2018-01-31 | 2018-07-27 | 惠州市华星光电技术有限公司 | 一种高导热量子点led |
| CN108573930A (zh) * | 2017-03-07 | 2018-09-25 | 联咏科技股份有限公司 | 薄膜倒装封装及薄膜倒装封装的制造方法 |
| KR20190007980A (ko) * | 2017-07-14 | 2019-01-23 | 전자부품연구원 | 고방열 팬아웃 패키지 및 그 제조방법 |
| CN109860126A (zh) * | 2019-02-13 | 2019-06-07 | 中国科学院微电子研究所 | 一种大尺寸扇出封装结构及方法 |
| CN109887890A (zh) * | 2019-01-30 | 2019-06-14 | 杭州晶通科技有限公司 | 一种扇出型倒置封装结构及其制备方法 |
| CN111192835A (zh) * | 2020-01-09 | 2020-05-22 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法和芯片封装结构 |
-
2019
- 2019-09-04 CN CN201910831913.0A patent/CN110648924A/zh active Pending
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080102641A (ko) * | 2007-05-21 | 2008-11-26 | 삼성전자주식회사 | 히트 스프레더를 구비한 반도체 패키지 |
| CN101114623A (zh) * | 2007-08-30 | 2008-01-30 | 威盛电子股份有限公司 | 封装模块及电子装置 |
| JP2010050259A (ja) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | ３次元積層半導体装置 |
| CN102412212A (zh) * | 2010-09-21 | 2012-04-11 | 王维汉 | 电子/光电组件的散热装置 |
| CN103383927A (zh) * | 2012-05-03 | 2013-11-06 | 三星电子株式会社 | 半导体封装及其形成方法 |
| CN103779299A (zh) * | 2012-10-25 | 2014-05-07 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN204680660U (zh) * | 2015-06-29 | 2015-09-30 | 林尊琪 | 一种电子元器件散热安装结构 |
| CN105870104A (zh) * | 2016-03-30 | 2016-08-17 | 江苏长电科技股份有限公司 | 一种具有电磁屏蔽功能的封装结构 |
| CN106356341A (zh) * | 2016-08-31 | 2017-01-25 | 华为技术有限公司 | 一种半导体装置及制造方法 |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN107546313A (zh) * | 2017-02-28 | 2018-01-05 | 江苏罗化新材料有限公司 | Led光源及其制备方法 |
| CN206709439U (zh) * | 2017-02-28 | 2017-12-05 | 宿迁海沁节能科技有限公司 | 一种半导体制冷装置 |
| CN108573930A (zh) * | 2017-03-07 | 2018-09-25 | 联咏科技股份有限公司 | 薄膜倒装封装及薄膜倒装封装的制造方法 |
| KR20190007980A (ko) * | 2017-07-14 | 2019-01-23 | 전자부품연구원 | 고방열 팬아웃 패키지 및 그 제조방법 |
| CN108072680A (zh) * | 2018-01-19 | 2018-05-25 | 林荣铨 | 一种实验室用导热硅脂导热性能评价装置 |
| CN108264771A (zh) * | 2018-01-19 | 2018-07-10 | 林荣铨 | 一种石墨烯导热硅脂的制备方法及其应用 |
| CN108336214A (zh) * | 2018-01-31 | 2018-07-27 | 惠州市华星光电技术有限公司 | 一种高导热量子点led |
| CN109887890A (zh) * | 2019-01-30 | 2019-06-14 | 杭州晶通科技有限公司 | 一种扇出型倒置封装结构及其制备方法 |
| CN109860126A (zh) * | 2019-02-13 | 2019-06-07 | 中国科学院微电子研究所 | 一种大尺寸扇出封装结构及方法 |
| CN111192835A (zh) * | 2020-01-09 | 2020-05-22 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法和芯片封装结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113785393A (zh) * | 2021-07-28 | 2021-12-10 | 广东省科学院半导体研究所 | 扇出型封装及扇出型封装的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249232B (en) | Heat dissipating package structure and method for fabricating the same | |
| US9984900B2 (en) | Semiconductor device including at least one element | |
| CN112420640A (zh) | 一种堆叠封装结构及其制备方法 | |
| CN101419949B (zh) | 电路装置及其制造方法 | |
| WO2022110936A1 (zh) | 一种功率元件封装结构及其制备方法 | |
| JP2002270724A (ja) | 半導体装置およびその製造方法 | |
| CN110648924A (zh) | 大板扇出型芯片封装结构及其制作方法 | |
| US20130326873A1 (en) | Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board | |
| US11139177B2 (en) | Method of fabricating semiconductor package structure | |
| KR102619532B1 (ko) | 반도체 패키지 | |
| CN218385195U (zh) | 一种扇出行芯片封装结构 | |
| CN211295100U (zh) | 大板级扇出型芯片封装结构 | |
| CN107845610A (zh) | 基板结构及其制作方法 | |
| TWI566364B (zh) | 半導體封裝件及其製法 | |
| CN115332187A (zh) | 一种基于中介层的封装 | |
| CN115312406A (zh) | 芯片封装结构及制备方法 | |
| CN209880589U (zh) | 半导体封装结构 | |
| CN110931368B (zh) | 一种半导体封装结构及其制备方法 | |
| CN209880583U (zh) | 半导体封装结构 | |
| CN112117243A (zh) | 半导体封装结构及其制备方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
| CN210535652U (zh) | 大板级芯片封装模组 | |
| CN215266271U (zh) | 基于铜箔载板的正反面芯片集成封装结构 | |
| CN114093932B (zh) | 一种集成电路封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200103 |
|
| RJ01 | Rejection of invention patent application after publication |