CN101114623A - 封装模块及电子装置 - Google Patents
封装模块及电子装置 Download PDFInfo
- Publication number
- CN101114623A CN101114623A CN 200710147208 CN200710147208A CN101114623A CN 101114623 A CN101114623 A CN 101114623A CN 200710147208 CN200710147208 CN 200710147208 CN 200710147208 A CN200710147208 A CN 200710147208A CN 101114623 A CN101114623 A CN 101114623A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- radiating sheet
- package module
- flexible radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明揭示一种封装模块,其包括:一基板、一芯片、及一可挠式散热片。基板具有一表面,且此表面具有一芯片区。芯片设置于基板的表面的芯片区。可挠式散热片顺应性覆盖基板的部分表面及芯片。本发明还公开一种电子装置。
Description
技术领域
本发明涉及一种封装模块及电子装置,特别是有关于一种具有可挠式散热片(heat spreader)的封装模块及电子装置,以降低所产生的热应力并增加装置的散热(heat dissipation)效果。
背景技术
可携式电子产品,例如手机、行动计算机及其它消费性产品需要在厚度薄、重量轻及低成本的限制因素下呈现高效能及功能,因而驱使制造业者必须增加半导体芯片的集成度。亦即,制造业者开始转向三维(3D)封装,藉由线焊(wire bonding)法或倒装芯片(flip chip)法等组装技术而将多重芯片叠置于一封装中。
因此,多重封装模块(multi-package module,MPM)近来越来越受到瞩目,其可在一基板上整合不同功能的芯片,例如微处理器或存储器、逻辑及光学集成电路等,取代了将个别的芯片放置于较大尺寸的印刷电路板(printed circuit board,PCB)上的方式。然而,相较于个别的单晶封装而言,多重封装模块具有较高的功率密度,而使得热管理变得更为重要且成为其成功发展的关键因素。
传统上解决热产生的方法包含于装置操作期间,提供一散热装置(即,散热片)与IC封装模块中的IC芯片热接触。图1绘示出传统具有多重封装模块100的电子装置剖面示意图。此电子装置包括一多重封装模块100,其组装于一印刷电路板(PCB)101上,且其包括一基板12。基板12的上表面及下表面各组装有不同功能的芯片16及14而构成多重封装模块20。基板12下表面具有多个锡球10,其对应连接至印刷电路板101上的焊垫11(bonding pad),使芯片16及14与印刷电路板101电连接。在多重封装模块中,芯片16所产生的热可藉由一散热装置将其排出。举例而言,一散热片20藉由黏着层17而与芯片16上表面接触。再者,芯片16周围的基板12上,设置有加固环(stiffener)18,其藉由黏着层15及17固定散热片20与基板12并作为散热片20的支撑。
在上述的电子装置中,由于芯片14与印刷电路板101之间的间隙狭小的关系,使得芯片14所产生的热难以排出。因此,在设计上,基板12下表面仅能放置低功率的芯片而使电路设计弹性降低。再者,由于典型的散热片20及加固环15由刚性材料所构成,因此容易在热工艺中产生热应力,造成散热片20的剥离(delamination)或是芯片16的龟裂,使装置的可靠度降低。另外,不同的多重封装模块尺寸具有不同尺寸的加固环15,因而增加了制造成本。
因此,有必要寻求一种可具有高效率散热片的封装模块,其可改善现有封装模块的缺点。
发明内容
有鉴于此,本发明提供一种封装模块及电子装置,其藉由改变散热片的材料及组装方式,以有效降低热应力及降低制造成本。
根据上述的目的,本发明提供一种封装模块,其包括:一基板、一芯片、及一可挠式散热片。基板具有一表面,且此表面具有一芯片区。芯片设置于基板表面的芯片区。可挠式散热片顺应性覆盖基板的部分表面及芯片。
又根据上述的目的,本发明提供一种电子装置,其包括:一封装模块及一电路板,其中封装模块包括:一基板、多个锡球、一芯片、及一可挠式散热片。基板具有一第一表面及一第二表面,其中第一表面具有一芯片区。锡球依阵列排置于基板的第二表面。芯片设置于基板的第一表面的芯片区。可挠式散热片顺应性覆盖基板的部分第一表面及芯片。电路板具有多个焊垫对应接合至锡球。
由于本发明所配置的可挠式散热片可降低热工艺中所产生热应力,因此可避免芯片的龟裂,使电子装置的可靠度增加。
附图说明
图1绘示出传统具有多重封装模块的电子装置剖面示意图。
图2绘示出根据本发明实施例的具有封装模块的电子装置剖面示意图。
图3绘示出根据本发明实施例的封装模块俯视平面示意图。
图4绘示出根据本发明实施例的封装模块的仰视平面示意图。
图5绘示出根据本发明另一实施例的封装模块的仰视平面示意图。
图6绘示出根据本发明实施例的可挠式散热片剖面示意图。
图7绘示出根据本发明另一实施例的可挠式散热片剖面示意图。
图8示出根据本发明另一实施例的具有封装模块的电子装置剖面示意图。
图9示出根据本发明又一实施例的具有封装模块的电子装置剖面示意图。
附图标记说明
现有
10~锡球;11~焊垫;12~基板;14、16~芯片;15、17~黏着层;18~加固环;20~散热片;100~多重封装模块;101印刷电路板。
实施例
100~基板;100a~上表面;100b~下表面;101a、101b~芯片区;101c~热通道区;102、104~芯片;103~黏着层;105~可挠式导热层;105a~保护层;105b~凸面图案;106、110~可挠式散热片;112~锡球;114~封装装置;115~凸块;200~封装模块;301~电路板;302~焊垫。
具体实施方式
以下配合图2说明本发明实施例的具有封装模块的电子装置。在图2中,电子装置包括:一封装模块200及一电路板301,例如一印刷电路板。封装模块200包括:一基板100(如,封装基板或IC载板)、多个锡球112、芯片102及104、以及可挠式散热片106及110。在本实施例中,基板100可为塑料基板、陶瓷基板、无机基板或是有机基板。再者,基板100具有一第一表面及一第二表面。在本实施例中,第一表面可以是上表面100a及第二表面可以是下表面100b。此处,下表面100b指面向电路板301的表面,而上表面100a指背向于下表面100b的表面。请参照图3及4,其分别绘示出封装模块200的俯视及仰视平面示意图。在图3中,基板100的上表面100a具有一芯片区101a。而基板100的下表面100b则具有一芯片区101b以及至少一热通道区101c,如图4所示。典型的芯片区101a或101b大体位于基板100的中心部。而不同于传统的封装基板,基板100的下表面100b具有热通道区101c且其自芯片区101b向外延伸至基板100的一边缘或角落。举例而言,热通道区101c自矩形芯片区101b的两相对边缘向外延伸至基板100的两相对边缘,如图4所示。在其它实施例中,热通道区101c自矩形芯片区101b的四个角落向外延伸至基板100的四个角落,如图5所示。本领域技术人员可轻易了解基板可具有一或多个热通道区自芯片区沿不同方向延伸至基板边缘或角落而不局限于图4及5的型态。
请参照图2、3、4及5,具有不同功能的芯片102及104可藉由相同或不同的封装方法而分别组装于基板100上表面100a的芯片区101a以及下表面100b的芯片区101b中。举例而言,芯片102及104可藉由倒装芯片法或线焊法组装于基板100。
多个锡球(solder ball)112,依阵列排置于基板100的下表面100b的芯片区101b及热通道区101c外的区域,用以将来自芯片102及104的信号传输至外部电路,其中锡球112之间的间距小于热通道区101c的宽度。
可挠式散热片106及110分别设置于基板100的上表面100a及下表面100b上。而不同于传统刚性的散热片以加固环作为支撑并且,可挠式散热片106顺应性覆盖基板100的部分上表面100a及芯片区101a上的芯片102,而另一可挠式散热片110则顺应性覆盖基板100的下表面100b的热通道区101c及芯片区101b上的芯片104而不与锡球112接触。在本实施例中,可挠式散热片106可以是顺应性覆盖基板100的整个上表面100a及芯片区101a上的芯片102。再者,可挠式散热片106及110可自基板100的至少一边缘向外延伸且彼此接合。举例而言,可挠式散热片106及110自基板100的两相对边缘向外延伸且彼此接合。
在本实施例中,可挠式散热片106及110可分别包括:一可挠式导热层105及位于其下方的一黏着层103,如图6所示。可挠式导热层105可由碳管胶片(carbon tube prepreg)或是厚度小于30μm的金属所构成,而金属例如是铜。当使用铜金属作为可挠式导热层105时,可在背向黏着层103的可挠式导热层105的表面额外形成一保护层105a,例如镍金属或阳极氧化材料。亦即,保护层105a经由可挠式导热层105隔开黏着层103。而位于可挠式导热层105与基板100之间的黏着层103,例如B阶树脂(B-stage resin)、聚酰亚胺(polyimide,PI)、或其它现有的黏着材料,用以将可挠式导热层105贴附于基板100及芯片102及104上。特别是,具有可挠特性的B阶树脂,更能够使位于上方的可挠式导热层顺应性覆盖于基板100上。另外,可挠式导热层105具有大体平坦的表面,使黏着层103隔开芯片102及104与可挠式导热层105。然而,在其它实施例中,可挠式导热层105的表面可具有多个凸面图案105b而形成一粗糙表面,如图7所示。当可挠式散热片106及110受力压合而覆盖于基板100上时,凸面图案105b会穿过黏着层103,以便于分别与芯片102及104直接接触而进一步提升散热效果。
电路板301具有多个焊垫(bonding pad)302,其对应接合至锡球112,以电连接电路板301与芯片102及104。典型的电路板包括至少一或多个金属层以及至少一或多个绝缘层,其中金属层可作为信号层、电源层、及/或接地层。此处,为简化附图,仅绘示出一平整基板301。另外,电路板301上可具有散热装置(未绘示),而可挠式散热片106或110的一端可进一步接合至电路板301上的散热装置,以增加电子装置的散热效果。为了简化附图,此处仅以可挠式散热片106的一端接合至电路板301上作为范例说明。
另外,在上述实施例中,封装模块200为具有芯片102及104的多重封装模块(multi-package module,MPM)。而在其它实施例中,可在封装模块200的基板100与可挠式散热片106之间设置一封装装置115。封装装置115经由多个凸块(bump)接合至基板100,而构成一叠层封装(package onpackage,POP)模块,如图8所示。
另外,虽然上述实施例以具有芯片102及104及对应的可挠式散热片106及110的多重封装模块作为范例说明,然而所属技术领域中的普通技术人员可轻易地了解封装模块200亦可仅具有单一的芯片102及单一的可挠式散热片106(未绘示)。在这种情形之下,同样可在封装模块200的基板100与可挠式散热片106之间设置封装装置115,而构成一叠层封装(package onpackage,POP)模块,如图9所示。
根据上述实施例,由于位于基板100下表面100b的芯片104所产生的热可藉由散热片110而排出,因此在电路设计上,芯片104可为一高功率芯片,例如:中央处理器芯片。亦即,在电路设计上可具有较大的弹性。再者,由于可挠式散热片106及110可降低热工艺中所产生热应力,因此可避免散热片106及110的剥离或是芯片106及110的龟裂,使电子装置的可靠度增加。另外,由于可挠式散热片106及110不需额外使用加固环来固定及支撑散热片106及110,因此可降低制造成本。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中的普通技术人员,在不脱离本发明的精神和范围内,当可作更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定者为准。
Claims (10)
1.一种封装模块,包括:
一基板,具有一第一表面,其中该第一表面具有一第一芯片区;
一第一芯片,设置于该基板的该第一表面的该第一芯片区;以及
一第一可挠式散热片,顺应性覆盖该基板的部分该第一表面及该第一芯片。
2.如权利要求1所述的封装模块,其中该基板更具有一第二表面,相对于该第一表面,其中该第二表面具有一第二芯片区及自该第二芯片区一边缘或角落向外延伸至该基板的一边缘或角落的至少一热通道区。
3.如权利要求2所述的封装模块,更包括:
一第二芯片,设置于该基板的该第二表面的该第二芯片区;以及
一第二可挠式散热片,顺应性覆盖该热通道区及该第二芯片;
其中该第一可挠式散热片及该第二可挠式散热片自该基板的至少一边缘向外延伸且彼此接合。
4.如权利要求3所述的封装模块,其中该第一可挠式散热片及该第二可挠式散热片分别包括:
一可挠式导热层;以及
一黏着层,位于该可挠式导热层与该基板之间。
5.如权利要求4所述的封装模块,其中该可挠式导热层包括金属,且其厚度小于30μm。
6.如权利要求4所述的封装模块,其中该可挠式导热层的表面具有多个凸面图案而形成粗糙表面,当该第一可挠式散热片及该第二可挠式散热片分别受力压合而覆盖于该基板上时,所述凸面图案穿过该黏着层而分别与该第一芯片及该第二芯片直接接触。
7.如权利要求4所述的封装模块,其中该黏着层包括B阶树脂或聚酰亚胺。
8.一种电子装置,包括:
一封装模块,包括:
一基板,具有一第一表面及与该第一表面相对的一第二表面,其中该第一表面具有一第一芯片区;
多个锡球,依阵列排置于该基板的该第二表面;
一第一芯片,设置于该基板的该第一表面的该第一芯片区;以及
一第一可挠式散热片,顺应性覆盖该基板的部分该第一表面及该第一芯片;以及
一电路板,具有多个焊垫对应接合至所述锡球。
9.如权利要求8所述的电子装置,其中该第二表面具有一第二芯片区及至少一热通道区自第二芯片区一边缘或角落向外延伸至该基板的一边缘或角落,且所述锡球排置于该基板的该第二表面的该第二芯片区及该热通道区之外的区域。
10.如权利要求9所述的电子装置,其中该封装模块更包括:
一第二芯片,设置于该基板的该第二表面的该第二芯片区;以及
一第二可挠式散热片,顺应性覆盖该热通道区及该第二芯片;
其中该第一可挠式散热片及该第二可挠式散热片自该基板的至少一边缘向外延伸且彼此接合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710147208 CN101114623B (zh) | 2007-08-30 | 2007-08-30 | 封装模块及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710147208 CN101114623B (zh) | 2007-08-30 | 2007-08-30 | 封装模块及电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101114623A true CN101114623A (zh) | 2008-01-30 |
CN101114623B CN101114623B (zh) | 2010-06-16 |
Family
ID=39022853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710147208 Active CN101114623B (zh) | 2007-08-30 | 2007-08-30 | 封装模块及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101114623B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290381A (zh) * | 2010-06-15 | 2011-12-21 | 南茂科技股份有限公司 | 散热增益型电子封装体 |
CN103762203A (zh) * | 2014-01-09 | 2014-04-30 | 华进半导体封装先导技术研发中心有限公司 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
CN110648924A (zh) * | 2019-09-04 | 2020-01-03 | 广东芯华微电子技术有限公司 | 大板扇出型芯片封装结构及其制作方法 |
US10770368B2 (en) | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
CN113412025A (zh) * | 2020-03-17 | 2021-09-17 | 群创光电股份有限公司 | 电子装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919504B2 (en) * | 2002-12-19 | 2005-07-19 | 3M Innovative Properties Company | Flexible heat sink |
US7196411B2 (en) * | 2004-09-17 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation for chip-on-chip IC packages |
CN100361296C (zh) * | 2005-08-22 | 2008-01-09 | 威盛电子股份有限公司 | 具有改善散热结构的印刷电路板及电子装置 |
-
2007
- 2007-08-30 CN CN 200710147208 patent/CN101114623B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290381A (zh) * | 2010-06-15 | 2011-12-21 | 南茂科技股份有限公司 | 散热增益型电子封装体 |
CN103762203A (zh) * | 2014-01-09 | 2014-04-30 | 华进半导体封装先导技术研发中心有限公司 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
CN103762203B (zh) * | 2014-01-09 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
CN106816419B (zh) * | 2015-12-02 | 2019-08-30 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
US10770368B2 (en) | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
CN110648924A (zh) * | 2019-09-04 | 2020-01-03 | 广东芯华微电子技术有限公司 | 大板扇出型芯片封装结构及其制作方法 |
CN113412025A (zh) * | 2020-03-17 | 2021-09-17 | 群创光电股份有限公司 | 电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101114623B (zh) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
US7608923B2 (en) | Electronic device with flexible heat spreader | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
CN104882422A (zh) | 堆叠封装结构 | |
US20080284047A1 (en) | Chip Package with Stiffener Ring | |
US7786571B2 (en) | Heat-conductive package structure | |
US8193625B2 (en) | Stacked-chip packaging structure and fabrication method thereof | |
CN101114623B (zh) | 封装模块及电子装置 | |
CN101312203A (zh) | 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法 | |
TWI425599B (zh) | 具有凸柱/基座之散熱座及基板之半導體晶片組體 | |
KR20030018642A (ko) | 스택 칩 모듈 | |
TWI445222B (zh) | 具有凸塊/基座之散熱座及凸塊內含倒置凹穴之半導體晶片組體 | |
CN103050455A (zh) | 堆叠封装结构 | |
JP3944898B2 (ja) | 半導体装置 | |
US8026598B2 (en) | Semiconductor chip module with stacked flip-chip unit | |
TWI311354B (en) | Multi-chip package structure | |
TW417219B (en) | Ball grid array package having leads | |
KR100533763B1 (ko) | 반도체패키지 | |
CN103050454A (zh) | 堆迭封装构造 | |
CN202940236U (zh) | 封装基板构造 | |
CN102751203A (zh) | 半导体封装结构及其制作方法 | |
JPH1126658A (ja) | Bga型半導体装置のパッケージ構造 | |
US20240178185A1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |