JPH1126658A - Ｂｇａ型半導体装置のパッケージ構造 - Google Patents

Ｂｇａ型半導体装置のパッケージ構造

Info

Publication number
JPH1126658A
JPH1126658A JP18420397A JP18420397A JPH1126658A JP H1126658 A JPH1126658 A JP H1126658A JP 18420397 A JP18420397 A JP 18420397A JP 18420397 A JP18420397 A JP 18420397A JP H1126658 A JPH1126658 A JP H1126658A
Authority
JP
Japan
Prior art keywords
package
substrate
heat
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18420397A
Other languages
English (en)
Inventor
Yoshitaka Kaku
義孝 加久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP18420397A priority Critical patent/JPH1126658A/ja
Publication of JPH1126658A publication Critical patent/JPH1126658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 この発明は、ＢＧＡ型半導体装置のパッケー
ジ構造に関する。 【解決手段】 この発明は、パッケージ表面に放熱用の
凹凸形状を形成したことを特徴とするＢＧＡ型半導体装
置のパッケージ構造を提供せんとするものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＢＧＡ型半導体
装置のパッケージ構造に関する。
【０００２】
【従来の技術】従来、ＢＧＡ型半導体装置は、基板上に
チップを固着し、ワイヤーボンディングしてモールドす
ると共に、基板裏面に半田ボールを突設した構造として
いる。
【０００３】かかるパッケージ形状において、半導体装
置の放熱機能を向上すべく、たとえば特開平8-17974 に
開示されているようにパッケージ上面に放熱器を装着し
て積極的に帯熱を放出する機構がある。
【０００４】
【発明が解決しようとする課題】しかし、特にかかる放
熱器を装着した半導体装置は、形状が大きくなり実装ス
ペースに不利であり、また構造も複雑になり、コストも
高くなるという欠点があった。
【０００５】
【課題を解決するための手段】この発明は、パッケージ
表面に放熱用の凹凸形状を形成したことを特徴とするＢ
ＧＡ型半導体装置のパッケージ構造を提供せんとするも
のである。
【０００６】また、凹凸形状は、基板積層時に基板裏面
に突設した半田ボールが嵌入できる大きさとした凹部
を、半田ボールの配設ピッチと同ピッチで多数形成する
ことにより構成したことを特徴とする。
【０００７】
【発明の実施の形態】この発明では、パッケージ表面、
すなわち、モールドした半導体の上面に格子状やデンプ
ル状の凹凸形状を形成しているので、表面が大となり、
その分パッケージからの放熱効率が向上し、帯熱にとも
なう半導体の損傷を防止できる。
【０００８】特に、凹凸形状の凹部を半田ボールが嵌入
する大きさに形成し、かつ、半田ボールの配設ピッチと
同ピッチで多数形成したので、トレー中に積層して包装
する場合や、筒状ケース中に積層する場合に、上層の基
板から突設した半田ボールが凹部に嵌入してモールド樹
脂の表面に直接接することがなく、パッケージ表面を傷
つけるおそれがない。
【０００９】
【実施例】この発明の実施例を図面にもとづき詳説する
と、図１は、本発明のＢＧＡ型半導体装置を示すもので
あり、同装置は基板１にチップ２を固着し、ワイヤーボ
ンディング３によりインナリード４を介してチップ２と
基板１裏面の半田ボール５とを導通している。
【００１０】基板上は、樹脂によりモールド６されてパ
ッケージＰを形成しており、パッケージＰ表面には、放
熱面積を大とするために凹凸形状Ｍを形成している。
【００１１】すなわち、図２に示すものは、等間隔に矩
形状の凹部７を形成した平面図であり、多数の凹部７に
より突条８が縦方向、横方向に形成されて、パッケージ
Ｐ表面に凹凸形状Ｍを形成している。
【００１２】かかる凹凸形状Ｍにより、パッケージ表面
積は大となり、パッケージＰ中に滞留した熱をより多く
放熱できる。
【００１３】また、図３に示すように、凹部の内底面に
銅等の放熱板９を接着しておくことにより、更に放熱効
果が向上する。
【００１４】この際、放熱板９を、基板１上のチップ２
に接触させておけば、更にチップ２の滞熱をより多く放
熱することができる。
【００１５】また、図４に示すものは、凹凸形状Ｍの変
形を示すものであり、凹部７を、基板積層時に基板裏面
に突設した半田ボール５が嵌入できる大きさの円形とす
ると共に、半田ボール５の配設ピッチと同ピッチで配設
している。
【００１６】すなわち、放熱効率を向上すべく、多数の
凹部７をパッケージＰ表面に形成するものであるが、凹
部７を半田ボール５嵌入孔としても機能すべく形成する
ものであり、図５に示すように包装するため積層した場
合に、半田ボール５がパッケージＰ表面に直接に当接し
てモールドを傷つけることがないようにするものであ
る。
【００１７】また、積層時に半田ボールの突出がなくな
るので嵩が小さくできる。
【００１８】
【発明の効果】この発明によれば、請求項１において、
パッケージ表面に放熱用の凹凸形状を形成したことによ
り放熱効率を向上することができる効果を有する。
【００１９】また、請求項２において、凹部が半田ボー
ルが嵌入する大きさとし、かつ半田ボールの配設ピッチ
と同ピッチで多数形成されるので、ＢＧＡ型半導体装置
の製品を積層してパッケージする場合に、上層の半田ボ
ールが凹部に嵌入し、直接にパッケージ表面に接しない
のでパッケージを損傷するおそれがない効果を有する。
【００２０】また、積層時に半田ボールの突出がなくな
るので嵩が小さくできる。
【図面の簡単な説明】
【図１】図１は、本発明構造の断面側面図。
【図２】本発明構造の平面図。
【図３】図２の断面図。
【図４】他の実施例を示す平面図。
【図５】他の実施例に係るパッケージ構造の積層状態を
示す説明図。
【符号の説明】 Ｍ 凹凸形状 １ 基板 ２ チップ ５ 半田ボール

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ表面に放熱用の凹凸形状を形
    成したことを特徴とするＢＧＡ型半導体装置のパッケー
    ジ構造。
  2. 【請求項２】 凹凸形状は、基板積層時に基板裏面に突
    設した半田ボールが嵌入できる大きさとした凹部を、半
    田ボールの配設ピッチと同ピッチで多数形成することに
    より構成したことを特徴とするＢＧＡ型半導体装置のパ
    ッケージ構造。
JP18420397A 1997-07-09 1997-07-09 Ｂｇａ型半導体装置のパッケージ構造 Pending JPH1126658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18420397A JPH1126658A (ja) 1997-07-09 1997-07-09 Ｂｇａ型半導体装置のパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18420397A JPH1126658A (ja) 1997-07-09 1997-07-09 Ｂｇａ型半導体装置のパッケージ構造

Publications (1)

Publication Number Publication Date
JPH1126658A true JPH1126658A (ja) 1999-01-29

Family

ID=16149171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18420397A Pending JPH1126658A (ja) 1997-07-09 1997-07-09 Ｂｇａ型半導体装置のパッケージ構造

Country Status (1)

Country Link
JP (1) JPH1126658A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921683B2 (en) 2002-02-25 2005-07-26 Seiko Epson Corporation Semiconductor device and manufacturing method for the same, circuit board, and electronic device
KR100702968B1 (ko) * 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
CN1315195C (zh) * 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
KR100876875B1 (ko) * 2002-11-20 2008-12-31 주식회사 하이닉스반도체 강화된 열방출 능력을 갖는 칩 스택 패키지
US9484282B2 (en) 2007-10-25 2016-11-01 Rohm Co., Ltd. Resin-sealed semiconductor device
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315195C (zh) * 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
US6921683B2 (en) 2002-02-25 2005-07-26 Seiko Epson Corporation Semiconductor device and manufacturing method for the same, circuit board, and electronic device
KR100876875B1 (ko) * 2002-11-20 2008-12-31 주식회사 하이닉스반도체 강화된 열방출 능력을 갖는 칩 스택 패키지
KR100702968B1 (ko) * 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US9484282B2 (en) 2007-10-25 2016-11-01 Rohm Co., Ltd. Resin-sealed semiconductor device
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
US11171067B2 (en) 2017-03-13 2021-11-09 Murata Manufacturing Co., Ltd. Module having a sealing resin layer with radiating member filled depressions

Similar Documents

Publication Publication Date Title
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US7064429B2 (en) Electronic package having integrated cooling element with clearance for engaging package
KR100186331B1 (ko) 적층형 패키지
US20070290328A1 (en) Light emitting diode module
US6255140B1 (en) Flip chip chip-scale package
JPH0217665A (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US20070290307A1 (en) Light emitting diode module
JPH10200021A (ja) ボトムリード半導体パッケージ
KR20160121764A (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
KR20150125814A (ko) 반도체 패키지 장치
JP3968703B2 (ja) リードレスパッケージおよび半導体装置
CN101114623B (zh) 封装模块及电子装置
JPH1126658A (ja) Ｂｇａ型半導体装置のパッケージ構造
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
TWI615930B (zh) 散熱件及具有散熱件之晶片封裝件
KR100474193B1 (ko) 비지에이패키지및그제조방법
KR200325122Y1 (ko) 반도체패키지의히트싱크
US6260611B1 (en) Heat dissipation module
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR200154509Y1 (ko) 열방출형 반도체 패키지
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
KR20060000729A (ko) 반도체 칩 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100202676B1 (ko) 열방출용 버텀 리드 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041101

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Effective date: 20061031

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A02