KR100702968B1 - 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법 - Google Patents

플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100702968B1
KR100702968B1 KR1020050113113A KR20050113113A KR100702968B1 KR 100702968 B1 KR100702968 B1 KR 100702968B1 KR 1020050113113 A KR1020050113113 A KR 1020050113113A KR 20050113113 A KR20050113113 A KR 20050113113A KR 100702968 B1 KR100702968 B1 KR 100702968B1
Authority
KR
South Korea
Prior art keywords
heat sink
wiring board
semiconductor chip
tape
top gate
Prior art date
Application number
KR1020050113113A
Other languages
English (en)
Inventor
권흥규
김태훈
박성용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050113113A priority Critical patent/KR100702968B1/ko
Priority to US11/434,143 priority patent/US20070114677A1/en
Application granted granted Critical
Publication of KR100702968B1 publication Critical patent/KR100702968B1/ko
Priority to US12/461,640 priority patent/US20090317947A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 플로팅된 히트 싱크(floated heat sink)를 갖는 반도체 패키지와, 그를 이용한 적층 패키지 및 그의 제조 방법에 관한 것으로, 배선기판의 상부면에 실장된 반도체 칩 위에 플로팅된 히트 싱크가 위치한다. 히트 싱크의 탑 게이트 홀(top gate hole)을 통하여 주입된 성형 수지로 배선기판 상부면의 반도체 칩이 실장된 영역을 봉합하여 수지 봉합부가 형성된다. 이때 수지 봉합부는 히트 싱크의 상부면에 노출되게 형성된다. 그리고 히트 싱크의 상부면을 포함하여 수지 봉합부 외측의 배선기판의 상부면에는 테이프가 부착되어 있으며, 수지 봉합부를 형성하는 공정 이후에 제거된다.
본 발명에 따르면 히트 싱크가 반도체 위에 플로팅되기 때문에, 배선기판 상부면에 히트 싱크를 설치하기 위한 히트 싱크 부착 영역을 형성할 필요가 없다. 이로 인해 배선기판의 크기 증가없이 배선기판의 상부면에 접속 패드 영역을 확보할 수 있다. 그리고 플로팅된 히트 싱크를 형성할 때 테이프를 사용하고, 수지 봉합부를 형성하는 성형 공정 이후에 테이프를 제거하면서 히트 싱크의 탑 게이트 홀 주위에 형성될 수 있는 플래시(flash)도 함께 깨끗하게 제거할 수 있다.
Figure 112005068024515-pat00001
적층, 하부, 탑 게이트 몰딩, 히트 싱크, 플로팅

Description

플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한 적층 패키지 및 그의 제조 방법{Semiconductor package having floated heat sink, stack package using the same and manufacturing method thereof}
도 1은 본 발명의 실시예에 따른 플로팅된 히트 싱크를 갖는 반도체 패키지를 보여주는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3 내지 도 5는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 6은 본 발명의 실시예에 따른 반도체 패키지를 이용한 적층 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 61 : 배선기판 11 : 상부면
12 : 하부면 13 : 칩 실장 영역
14 : 기판 패드 15 : 접속 패드
16 : 볼 패드 17 : 보호층
21, 62 : 반도체 칩 22, 63 : 본딩 와이어
23 : 히트 싱크 24 : 탑 게이트 홀
25, 65 : 수지 봉합부 26 : 플래시
27, 66 : 솔더 볼 28 : 테이프
30 : 성형 금형 31 : 하부 금형
32 : 중간 금형 33 : 상부 금형
34 : 탑재홈 35 : 캐버티
36 : 런너 37 : 게이트
38 : 진공 흡착 구멍 39 : 자외선
50 : 반도체 패키지(하부 패키지) 60 : 상부 패키지
64 : 스페이서 100 : 적층 패키지
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 탑 게이트 몰딩으로 수지 봉합부가 형성된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한 적층 패키지 및 그의 제조 방법에 관한 것이다.
최근 전자 휴대기기의 소형화로 인해서 반도체 패키지의 크기는 점점 소형화, 박형화 및 경량화를 추구하고 있다. 반면에 반도체 패키지에 실장되는 반도체 칩의 용량은 증대되고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀(cell)을 제조해 넣는 기술이 요구되는 데, 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근에 현재 개발된 반도체 칩 또는 반도체 패키지를 이용하여 고집화를 구현할 수 있는 방법 예컨대, 반도체 칩을 3차원으로 적층한 적층 칩 패키지나 반도체 패키지를 3차원으로 적층한 적층 패키지에 대한 연구가 활발히 진행되고 있다.
복수개의 반도체 칩을 3차원으로 적층하여 제조된 3차원 적층 칩 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나지만, 적층된 반도체 칩들에 대한 신뢰성 확보가 되지 않을 경우 수율이 떨어지는 문제점을 안고 있다. 즉, 적층된 반도체 칩 중에서 하나라도 불량인 반도체 칩이 포함될 경우 불량 처리되며, 수리작업이 불가능하다.
반면에 복수개의 반도체 패키지를 3차원으로 적층하여 제조된 3차원 적층 패키지는 적층 칩 패키지에 비해서 두께가 두꺼운 문제점은 있지만, 고집적화를 이룰 수 있고, 신뢰성 검사가 완료된 반도체 패키지를 사용함으로써 3차원으로 적층한 적층 패키지의 수율이 떨어지는 문제점을 극복할 수 있다.
볼 그리드 어레이(Ball Grid Array; BGA) 타입의 반도체 패키지들을 적층하여 적층 패키지를 구현할 수 있다. 이때 하부 패키지에 적층되는 상부 패키지의 솔더 볼 수가 많아 하부 패키지의 수지 봉합부 외측의 배선기판의 상부면 영역 전체를 접속 패드의 형성 영역으로 사용할 경우, 수지 봉합부는 탑 게이트 몰딩(top gate molding) 방법으로 형성한다.
한편 수지 봉합부에 봉합된 반도체 칩에서 발생되는 열을 외부로 방출하기 위해서, 미국특허공보 제6,278,182호에 개시된 바와 같이, 배선기판의 상부면에 히 트 싱크(heat sink)를 부착한다. 히트 싱크는 캡(cap) 형태로 배선기판의 상부면에 부착된 반도체 칩과 본딩 와이어를 덮을 수 있는 수용 공간이 형성되어 있다. 히트 싱크의 가장자리 부분은 배선기판의 상부면에 본딩된다. 그리고 수지 봉합부는 히트 싱크의 탑 게이트 홀(top gate hole)을 통하여 수용 공간에 액상의 성형 수지를 충전함으로써 형성된다.
그런데 배선기판의 상부면에는 칩 실장 영역, 기판 패드 영역 및 접속 패드 영역 이외에 히트 싱크 부착 영역이 필요하기 때문에, 한정된 상부면 영역을 갖는 배선기판에서 히트 싱크 부착 영역 외측에 접속 패드 영역을 확보하는 데 어려움이 있다. 물론 배선기판의 크기를 증가시킬 경우, 충분한 접속 패드 영역을 확보할 수 있지만, 이 경우 반도체 패키지의 크기 자체가 증가하기 때문에 바람직하지 못하다.
그리고 히트 싱크의 탑 게이트 홀을 통하여 액상의 성형 수지를 주입하는 과정에서 히트 싱크의 상부면에 플래시(flash)가 발생될 수 있다. 즉 탑 게이트 홀 주위와 포지션닝 홀(positioning hole) 주위에 플래시가 발생될 수 있다. 따라서 이후에 플래시를 제거하는 공정을 별도로 진행해 주어야 한다. 특히 배선기판의 상부면에 부착된 히트 싱크가 일정한 형태로 부착되어야 탑 게이트 몰딩시 중간 금형의 캐버티에 밀착되어 플래시 발생을 최소화할 수 있지만, 실질적으로 히트 싱크의 형태는 조금씩 차이가 있을 수 있고, 히트 싱크와 배선기판 사이에 개재되는 접착층의 두께 또한 차이가 발생될 수 있기 때문에, 중간 금형과 캐버티와 히트 싱크 사이에 발생되는 틈으로 인하여 다량의 플래시가 발생될 수 있다.
따라서, 본 발명의 제 1 목적은 배선기판의 크기 증가없이 접속 패드 영역을 확보할 수 있도록 하는 데 있다.
본 발명의 제 2 목적은 플래시 발생을 최소화하면서 발생된 플래시를 깨끗하게 제거할 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 칩 위에 플로팅된 히트 싱크를 갖는 반도체 패키지를 제공한다. 즉 배선기판은 상부면과, 상부면에 반대되는 하부면을 갖는다. 반도체 칩은 배선기판의 상부면에 실장된다. 히트 싱크는 반도체 칩 위에 플로팅되어 있으며, 탑 게이트 홀이 형성되어 있다. 그리고 수지 봉합부는 탑 게이트 홀로 성형 수지가 주입되어 배선기판 상부면의 반도체 칩이 실장된 영역을 봉합하되, 히트 싱크의 상부면이 노출되게 봉합하여 형성된다.
본 발명에 따른 반도체 패키지에 있어서, 히트 싱크는 적어도 반도체 칩을 덮을 수 있는 크기를 갖는다.
본 발명에 따른 반도체 패키지에 있어서, 수지 봉합부 외측의 배선기판의 상부면에는 접속 패드들이 형성되어 있다.
본 발명에 따른 반도체 패키지는 반도체 칩과 배선기판을 연결하는 복수의 본딩 와이어를 더 포함한다. 본딩 와이어들은 수지 봉합부에 의해 봉합딘다.
본 발명에 따른 반도체 패키지에 있어서, 히트 싱크의 탑 게이트 홀은 히트 싱크의 중심 부분 또는 모서리 부분 중의 어느 한 곳에 형성될 수 있다.
그리고 본 발명에 따른 반도체 패키지는 배선기판의 하부면에 형성된 복수의 솔더 볼을 더 포함한다.
본 발명은 또한 전술된 반도체 패키지의 제조 방법을 제공한다. 즉 (a) 상부면에 반도체 칩이 실장된 배선기판을 준비하는 단계와, (b) 탑 게이트 홀이 형성된 히트 싱크가 하부면에 부착된 테이프를 반도체 칩 위에 위치시키는 단계와, (c) 탑 게이트 홀을 통하여 액상의 성형 수지를 주입하여 반도체 칩이 실장된 영역을 봉합하되, 히트 싱크의 상부면이 노출되게 봉합하여 수지 봉합부를 형성하는 단계와, (d) 테이프를 제거하는 단계를 포함하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법을 제공한다.
본 발명에 따른 제조 방법에 있어서, (c) 단계는 하부 금형, 중간 금형 및 상부 금형으로 구성된 성형 금형에서 수행될 수 있다. 이때 (c) 단계는 중간 금형의 캐버티에 히트 싱크가 위치하고, 탑 게이트 홀이 중간 금형의 런너에 연결되게 테이프의 상부면을 중간 금형이 진공 흡착하는 단계와, 배선기판을 하부 금형에 탑재하는 단계와, 중간 금형의 캐버티에 반도체 칩이 실장된 영역이 위치하게 하부 금형, 중간 금형 및 상부 금형이 맞물려 배선기판을 고정하는 단계와, 중간 금형의 런너와 탑 게이트 홀을 통하여 액상의 성형 수지를 캐버티에 충전하여 수지 봉합부를 형성하는 단계를 포함한다.
본 발명에 따른 제조 방법에 있어서, 테이프로는 자외선 테이프가 사용될 수 있다. 이때 (d) 단계는 테이프에 자외선을 조사하여 히트 싱크에서 테이프를 제거한다.
본 발명에 따른 제조 방법은 (e) 배선기판의 하부면에 솔더 볼들을 형성하는 단계;를 더 포함한다.
본 발명은 또한 전술된 반도체 패키지를 하부 패키지로 사용하는 적층 패키지를 제공한다. 즉 본 발명에 따른 적층 패키지는 하부 패키지의 접속 패드에 솔더 접합되어 적층된 상부 패키지를 포함한다.
본 발명에 따른 적층 패키지에 있어서, 상부 패키지는 하부면에 접속 패드에 대응되게 솔더 볼들이 형성된 BGA 타입의 반도체 패키지이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
반도체 패키지
도 1은 본 발명의 실시예에 따른 플로팅된 히트 싱크(23)를 갖는 반도체 패키지(50)를 보여주는 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(50)는 배선기판(10)의 상부면(11)에 반도체 칩(21)이 실장되고, 배선기판(10)의 하부면(12)에 솔더 볼(27)들이 형성된 BGA 타입의 반도체 패키지이다. 배선기판(10)의 상부면(11)의 반도체 칩(21)이 실장된 영역은 탑 게이트 몰딩에 의해 형성된 수지 봉합부(25)에 의해 봉합된다. 수지 봉합부(25) 외측의 배선기판(10)의 상부면(11) 전체에 균일하게 접속 패드(15)들이 형성되어 있다. 그리고 히트 싱크(23)가 수지 봉합부(25)에 묻혀 반도체 칩(21) 위에 플로팅되어 있다.
본 발명의 실시예에 따른 반도체 패키지(50)에 대해서 구체적으로 설명하면 다음과 같다.
배선기판(10)은 상부면(11)과, 상부면(11)에 반대되는 하부면(12)을 갖는다. 상부면(11)에는 반도체 칩(21)이 부착되는 칩 실장 영역(13)이 마련되어 있고, 칩 실장 영역(13) 둘레에 기판 패드(14)들과 접속 패드(15)들이 순차적으로 형성되어 있다. 하부면(12)에는 볼 패드(16)가 형성되어 있다. 그리고 배선기판(10)의 양면(11, 12)에는 포토 솔더 레지스트(photo solder resist) 소재의 절연성 보호층(17)이 형성되어 있다. 기판 패드(14), 접속 패드(15) 및 볼 패드(16)는 보호층(17) 밖으로 노출되어 있다. 도시되지 않았지만, 서로 대응되는 기판 패드(14)와 접속 패드(15)는 배선층에 의해 서로 전기적으로 연결되며, 접속 패드(15)와 볼 패드(16)는 배선기판(10)을 관통하여 형성된 비아(via)에 의해 전기적으로 연결된다.
이때 배선기판(10)으로는 인쇄회로기판, 테이프 배선기판, 세라믹 기판 또는 실리콘 기판이 사용될 수 있다.
반도체 칩(21)과 기판 패드(14)는 본딩 와이어(22)에 의해 전기적으로 연결된다.
히트 싱크(23)는 평판 형태로 반도체 칩(21) 위에 플로팅되어 있으며, 탑 게이트 홀(24)이 형성되어 있다. 히트 싱크(23)가 본딩 와이어(22)에 접촉하는 것을 방지하기 위해서, 히트 싱크(23)의 하부면은 적어도 본딩 와이어(22)보다는 상부에 위치한다. 히트 싱크(23)는 반도체 칩(21)에서 발생되는 열을 외부로 방출할 수 있도록, 적어도 반도체 칩(21)을 덮을 수 있는 크기를 갖는다. 탑 게이트 홀(24)은 성형 수지의 균일한 흐름을 고려하여 히트 싱크(23)의 중심 부분에 형성된 예를 개시하였지만, 이에 한정되는 것은 아니며 히트 싱크(23)의 모서리 부분에 형성할 수도 있다.
히트 싱크(23)의 소재로는 열방출성이 우수한 금속 소재가 사용될 수 있으며, 예컨대 구리(Cu), 알루미늄(Al), 텅스텐구리(CuW), 탄화규소알루미늄(AlSiC), 질화알루미늄(AlN), 산화베릴륨(BeO) 등의 금속을 모재로, 표면에 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 크롬(Cr) 등의 금속이 코팅된 구조를 가질 수 있다.
수지 봉합부(25)는 탑 게이트 홀(24)로 액상의 성형 수지가 주입되어 배선기판(10)의 상부면(11)의 반도체 칩(21)이 실장된 영역을 봉합하여 형성된다. 이때 수지 봉합부(25)의 상부면으로 히트 싱크(23)의 상부면이 노출되게 형성된다. 수지 봉합부(25)는 접속 패드(15) 안쪽에 위치하는 반도체 칩(21)을 비롯하여 기판 패드(14)와 본딩 와이어(22)를 봉합한다.
특히 히트 싱크(23)와 수지 봉합부(25)를 이루는 성형 수지가 직접 계면을 이루고 있기 때문에, 히트 싱크(23)와 수지 봉합부(25) 사이에 접착층이 존재하는 것에 비해서 열방출 효율이 높다.
그리고 외부접속용 솔더 볼들(27)이 배선기판(10)의 하부면(12)의 볼 패드(16)들에 각기 형성되어 있다.
본 발명에 따르면 히트 싱크(23)가 반도체 칩(21) 위에 플로팅되어 있기 때문에, 배선기판(10)의 상부면(11)에 히트 싱크(23) 부착 영역을 별도로 형성할 필요가 없다. 따라서 배선기판(10)의 크기 증가 없이 접속 패드(15) 영역을 확보할 수 있다.
반도체 패키지의 제조 방법
이와 같은 구조를 갖는 반도체 패키지의 제조 방법의 일 예가 도 3 내지 도 5에 도시되어 있다. 도 3 내지 도 5를 참조하여 본 발명의 실시예에 따른 반도체 패키지의 제조 방법의 일 예를 설명하면 다음과 같다. 한편 본 실시예에서는 하나의 반도체 패키지를 제조할 수 있는 배선기판(10) 부분을 도시하였지만, 이에 한정되는 것은 아니며 복수의 반도체 패키지를 동시에 제조할 수 있는 매트릭스(matrix) 형태의 배선기판을 준비하여 반도체 패키지 제조 공정을 진행할 수 있음은 물론이다.
먼저 반도체 패키지의 제조 방법은, 도 3에 도시된 바와 같이, 와이어 본딩이 완료된 배선기판(10)을 준비하는 단계로부터 출발한다. 이때 배선기판(10)의 상부면(11)에 반도체 칩(21)을 부착하고, 반도체 칩(21)과 배선기판(10)의 기판 패드(14)를 와이어 본딩하는 공정까지는 종래와 동일하게 진행되기 때문에, 상세한 설명은 생략한다.
다음으로 배선기판(10)을 성형 금형(30)에 투입하여 수지 봉합부를 형성하는 성형 공정을 진행한다. 이때 성형 금형(30)은 하부 금형(31), 중간 금형(32) 및 상부 금형(33)으로 구성된다. 하부 금형(31)은 상부면에 배선기판(10)이 탑재될 수 있는 탑재홈(34)이 형성되어 있다. 중간 금형(32)은 하부 금형(31)의 상부에 배치된다. 중간 금형(32)은 하부면에 수지 봉합부를 형성할 캐버티(35; cavity)가 형성 되어 있으며, 캐버티(35)의 중심 부분을 통하여 액상의 성형 수지를 주입할 수 있는 런너(36; runner)와 게이트(37; gate)가 형성되어 있다. 중간 금형(32)에는 하부면으로 제공되는 히트 싱크(23)가 부착된 테이프(28)를 진공 흡착할 수 있는 진공 흡착 구멍(38)들이 형성되어 있다. 진공 흡착 구멍(38)들은 캐버티(35)를 포함한 중간 금형(32)의 하부면에 안정적으로 밀착될 수 있도록, 캐버티(35)의 모서리와 테이프(28)의 가장자리 부분에 대응되는 위치에 형성되어 있다. 그리고 하부 금형(33)은 중간 금형(32)의 상부에 설치된다.
이와 같은 구성을 갖는 성형 금형(30)을 이용한 수지 봉합부를 형성하는 공정을 설명하면, 먼저 일정 간격으로 이격된 하부 금형(31)과 상부 금형(33) 사이에 테이프(28)가 흡착된 중간 금형(32)이 이송되어 정렬된다. 이때 테이프(28)의 하부면에는 히트 싱크(23)가 부착되어 있으며, 히트 싱크(23)의 탑 게이트 홀(24)에 대응되는 테이프(28)에도 관통 구멍(29)이 형성되어 있다. 테이프(28)의 상부면은 진공 흡착 구멍(38)의 진공 흡착에 의해 중간 금형(32)의 하부면에 밀착된다. 중간 금형(32)의 캐버티(35)에 히트 싱크(23)가 위치하고, 탑 게이트 홀(24)은 중간 금형의 게이트(37)에 연결된다.
한편 테이프(28)로는 성형 공정 이후에 히트 싱크(23)에서 쉽게 제거할 수 있는 자외선 테이프(UV tape)가 사용될 수 있다.
이어서 하부 금형(31)의 탑재홈(34)에 배선기판(10)이 탑재된 다음 중간 금형(32)을 중심으로 하부 및 상부 금형(31, 33)이 맞물린다. 이때 배선기판(10)의 반도체 칩(21)이 실장된 부분은 캐버티(35) 내에 위치한다.
그리고 중간 금형(32)의 런너(36)를 통하여 공급된 액상의 성형 수지는 게이트(37)와 탑 게이트 홀(24)을 통하여 캐버티(35)에 충전 및 경화되어 수지 봉합부를 형성한다. 성형 수지는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)가 주로 사용된다. 캐버티(35) 안쪽은 테이프(28)에 의해 둘러싸여 지고, 캐버티(35) 외측과 접촉하는 접속 패드(15) 영역에는 테이프(28)가 부착되기 때문에, 접속 패드(15) 영역쪽으로 플래시가 발생되는 것을 억제할 수 있다.
성형 공정이 완료된 이후에 하부 금형(31), 중간 금형(32) 및 상부 금형(33)은 분리되고, 하부 금형(31)에 탑재된 수지 봉합부가 형성된 배선기판은 이송 수단에 의해 언로딩된다.
한편 본 실시예에서는 중간 금형(32)이 하부 금형(31)과 상부 금형(33) 사이를 로딩/언로딩하는 예를 개시하였지만, 하부 금형(31)이 로딩/언로딩될 수 있다. 그리고 하부 금형(31)에 배선기판(10)을 탑재하는 단계와 테이프(28)가 흡착된 중간 금형(32)이 로딩되는 단계순으로 성형 공정이 진행될 수도 있다.
다음으로 도 4 및 도 5에 도시된 바와 같이, 테이프(28)를 제거하는 공정을 진행한다. 도 4에 도시된 바와 같이 테이프(28)가 부착된 배선기판(10)의 상부면(11)에 자외선(39)을 조사(照射)하여 테이프(28)와 히트 싱크(23) 및 배선기판(10) 사이의 접착력을 떨어뜨린다. 그리고 도 5에 도시된 바와 같이, 배선기판(10) 및 히트 싱크(23)에서 테이프를 벗겨낸다.
이때 탑 게이트 홀(24) 주위에 형성될 수 있는 플래시(26)는 테이프(28) 위에 형성되기 때문에, 테이프(28)를 제거하는 과정에서 플래시(26)도 함께 제거된 다.
마지막으로 솔더 볼(27)을 형성하는 공정을 진행함으로써, 도 2에 도시된 바와 같은, 반도체 패키지(50)를 얻을 수 있다. 솔더 볼(27)은 볼 패드(16)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 형성된다. 솔더 볼(27) 대신에 니켈(Ni) 또는 금(Au) 범프가 형성될 수도 있다.
적층 패키지
본 발명의 실시예에 따른 반도체 패키지를 하부 패키지(50)로 사용한 적층 패키지(100)가 도 6에 도시되어 있다. 도 6을 참조하면, 적층 패키지(100)는 하부 패키지(50)의 상부면에 상부 패키지(60)가 솔더 접합된 구조를 갖는다. 즉 하부 패키지(50)의 접속 패드(15)에 상부 패키지(60)의 솔더 볼(66)이 솔더 접합되어 적층된다.
상부 패키지(60)는 배선기판(61)의 상부면에 두 개의 반도체 칩(62)이 적층된 적층 칩 패키지의 일종으로, 두 개의 반도체 칩(62) 사이에는 스페이서(64; spacer)가 개재되어 있다. 반도체 칩들(62)과 배선기판(61)은 본딩 와이어(63)에 의해 전기적으로 연결되어 있다. 배선기판(61)의 상부면에 실장된 반도체 칩들(62)과 본딩 와이어(63)는 수지 봉합부(65)에 의해 봉합된다. 그리고 배선기판(61)의 하부면에는 솔더 볼(66)이 형성되어 있다. 솔더 볼(66)은 상부 패키지(60)의 배선기판(61)이 하부 패키지(50)의 수지 봉합부(25)에서 일정 간격으로 이격되어 적층될 수 있도록, 하부 패키지(50)의 수지 봉합부(25)의 높이보다는 적어도 큰 직경을 갖는다.
이때 적층 패키지(100) 동작 중 하부 패키지(50)에서 발생되는 열은, 하부 패키지(50)의 솔더 볼(27) 및 히트 싱크(23)를 통하여 외부로 방출된다.
그리고 본 실시예에서는 상부 패키지(60)로 BGA 타입의 적층 칩 패키지를 개시하였지만 이에 한정되는 것은 아니며, 다양한 종류의 반도체 패키지가 하부 패키지(60)에 적층될 수 있음은 물론이다.
따라서, 본 발명의 구조를 따르면 히트 싱크가 반도체 위에 플로팅되기 때문에, 배선기판 상부면에 히트 싱크를 설치하기 위한 히트 싱크 부착 영역을 형성할 필요가 없다. 이로 인해 배선기판의 크기 증가없이 배선기판의 상부면에 접속 패드 영역을 확보할 수 있다.
플로팅된 히트 싱크를 형성할 때 테이프를 사용하고, 수지 봉합부를 형성하는 성형 공정 이후에 테이프를 제거하면서 히트 싱크의 탑 게이트 홀 주위에 형성될 수 있는 플래시도 함께 깨끗하게 제거할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (22)

  1. 상부면과, 상기 상부면에 반대되는 하부면을 갖는 배선기판과;
    상기 배선기판의 상부면에 실장된 반도체 칩과;
    상기 반도체 칩 위에 플로팅되어 있으며, 탑 게이트 홀이 형성된 히트 싱크와;
    상기 탑 게이트 홀로 성형 수지가 주입되어 상기 배선기판 상부면의 상기 반도체 칩이 실장된 영역을 봉합하되, 상기 히트 싱크의 상부면이 노출되게 봉합하여 형성된 수지 봉합부;를 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  2. 제 1항에 있어서, 상기 히트 싱크는 상기 반도체 칩을 덮는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  3. 제 1항에 있어서, 상기 수지 봉합부 외측의 상기 배선기판의 상부면에는 접속 패드들이 형성되어 있는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  4. 제 3항에 있어서, 상기 반도체 칩과 상기 배선기판을 연결하는 복수의 본딩 와이어;를 더 포함하며, 상기 본딩 와이어들은 상기 수지 봉합부에 의해 봉합되는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 탑 게이트 홀은 상기 히트 싱크의 중심 부분 또는 모서리 부분 중의 어느 한 곳에 형성된 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  6. 제 5항에 있어서, 상기 배선기판의 하부면에 형성된 솔더 볼;을 더 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  7. 상부면과 하부면을 가지며, 상기 상부면에 칩 실장 영역이 마련되어 있고, 상기 칩 실장 영역 둘레에 기판 패드들과 접속 패드들이 순차적으로 형성되어 있으며, 상기 하부면에 볼 패드들이 형성된 배선기판과;
    상기 칩 실장 영역에 부착된 반도체 칩과;
    상기 반도체 칩과 상기 기판 패드들을 각기 전기적으로 연결하는 복수의 본딩 와이어와;
    상기 반도체 칩 위에 플로팅되어 있으며, 탑 게이트 홀이 형성된 히트 싱크와;
    상기 탑 게이트 홀로 성형 수지가 주입되어 상기 접속 패드 안쪽의 상기 반도체 칩이 실장된 영역을 봉합하여 형성하되, 상기 히트 싱크의 상부면이 노출되게 봉합하여 형성된 수지 봉합부와;
    상기 볼 패드들에 각기 형성된 솔더 볼들;을 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  8. 제 4항 또는 제 7항에 있어서, 상기 히트 싱크의 하부면은 상기 본딩 와이어보다는 상부에 위치하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  9. 제 8항에 있어서, 상기 탑 게이트 홀은 상기 히트 싱크의 중심 부분 또는 모서리 부분 중의 어느 한 곳에 형성된 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지.
  10. (a) 상부면에 반도체 칩이 실장된 배선기판을 준비하는 단계와;
    (b) 탑 게이트 홀이 형성된 히트 싱크가 하부면에 부착된 테이프를 상기 반도체 칩 위에 위치시키는 단계와;
    (c) 상기 탑 게이트 홀을 통하여 액상의 성형 수지를 주입하여 상기 반도체 칩이 실장된 영역을 봉합하되, 상기 히트 싱크의 상부면이 노출되게 봉합하여 수지 봉합부를 형성하는 단계와;
    (d) 상기 테이프를 제거하는 단계;를 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  11. 제 10항에 있어서, 상기 탑 게이트 홀은 상기 히트 싱크의 중심 부분 또는 모서리 부분 중의 어느 한 곳에 형성된 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  12. 제 11항에 있어서, 상기 (c) 단계는 하부 금형, 중간 금형 및 상부 금형으로 수행된 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  13. 제 12항에 있어서, 상기 (c) 단계는,
    (c1) 상기 중간 금형의 캐버티에 상기 히트 싱크가 위치하고, 상기 탑 게이트 홀이 상기 중간 금형의 런너에 연결되게 상기 테이프의 상부면을 상기 중간 금형이 진공 흡착하는 단계와;
    (c2) 상기 배선기판을 상기 하부 금형에 탑재하는 단계와;
    (c3) 상기 중간 금형의 캐버티에 상기 반도체 칩이 실장된 영역이 위치하게 상기 하부 금형, 중간 금형 및 상부 금형이 맞물려 상기 배선기판을 고정하는 단계와;
    (c4) 상기 중간 금형의 런너와 상기 탑 게이트 홀을 통하여 액상의 성형 수지를 상기 캐버티에 충전하여 수지 봉합부를 형성하는 단계;를 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  14. 제 11항에 있어서, 상기 테이프는 자외선 테이프인 것을 특징으로 하는 플로 팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  15. 제 14항에 있어서, 상기 (d) 단계는 상기 테이프에 자외선을 조사하여 상기 히트 싱크에서 상기 테이프를 제거하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  16. 제 11항 내지 제 15항의 어느 한 항에 있어서, 상기 수지 봉합부 외측의 배선기판의 상부면에는 접속 패드가 형성되어 있는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  17. 제 16항에 있어서,
    (e) 상기 배선기판의 하부면에 솔더 볼들을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  18. 제 11항 내지 제 15항의 어느 한 항에 있어서, 상기 (a) 단계는,
    (a1) 배선기판을 준비하는 단계와;
    (a2) 상기 배선기판의 상부면에 반도체 칩을 부착하는 단계와;
    (a3) 상기 배선기판과 상기 반도체 칩을 본딩 와이어로 연결하는 단계;를 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  19. 제 18항에 있어서, 상기 (b) 단계에서,
    상기 히트 싱크의 하부면은 상기 본딩 와이어보다는 상부에 위치하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  20. (a) 상부면과 하부면을 가지며, 상기 상부면에 칩 실장 영역이 마련되어 있고, 상기 칩 실장 영역 둘레에 기판 패드들과 접속 패드들이 순차적으로 형성되어 있으며, 상기 하부면에 볼 패드들이 형성된 배선기판을 준비하는 단계와;
    (b) 상기 칩 실장 영역에 반도체 칩을 부착하는 단계와;
    (c) 상기 반도체 칩과 상기 기판 패드들을 각기 와이어 본딩하는 단계와;
    (d) 탑 게이트 홀이 형성된 히트 싱크가 하부면에 부착된 테이프를 상기 반도체 칩 위에 위치시키는 단계와;
    (e) 상기 탑 게이트 홀을 통하여 액상의 성형 수지를 주입하여 상기 반도체 칩, 본딩 와이어 및 기판 패드들을 봉합하되, 상기 히트 싱크의 상부면이 노출되게 봉합하여 수지 봉합부를 형성하는 단계와;
    (f) 상기 히트 싱크에서 상기 테이프를 제거하는 단계와;
    (g) 상기 배선기판의 볼 패드들에 각기 솔더 볼을 형성하는 단계;를 포함하는 것을 특징으로 하는 플로팅된 히트 싱크를 갖는 반도체 패키지 제조 방법.
  21. 제 7항에 따른 하부 패키지와;
    상기 하부 패키지의 접속 패드에 솔더 접합되어 적층된 상부 패키지;를 포함 하는 것을 특징으로 하는 적층 패키지.
  22. 제 21항에 있어서, 상기 상부 패키지는 하부면에 상기 접속 패드에 대응되게 솔더 볼들이 형성된 볼 그리드 어레이 타입의 반도체 패키지인 것을 특징으로 하는 적층 패키지.
KR1020050113113A 2005-11-24 2005-11-24 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법 KR100702968B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050113113A KR100702968B1 (ko) 2005-11-24 2005-11-24 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US11/434,143 US20070114677A1 (en) 2005-11-24 2006-05-16 Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US12/461,640 US20090317947A1 (en) 2005-11-24 2009-08-19 Semiconductor package with heat sink, stack package using the same and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113113A KR100702968B1 (ko) 2005-11-24 2005-11-24 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100702968B1 true KR100702968B1 (ko) 2007-04-03

Family

ID=38052702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113113A KR100702968B1 (ko) 2005-11-24 2005-11-24 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US20070114677A1 (ko)
KR (1) KR100702968B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556938A (zh) * 2011-12-27 2012-07-11 三星半导体(中国)研究开发有限公司 芯片叠层封装结构及其制造方法
KR20140073087A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 이미지 센서 패키지
US9385109B2 (en) 2013-11-07 2016-07-05 Samsung Electronics Co., Ltd. Semiconductor packages having trench-shaped opening and methods for fabricating the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US7915728B2 (en) * 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US20090166852A1 (en) * 2007-12-31 2009-07-02 Chuan Hu Semiconductor packages with thermal interface materials
KR100914172B1 (ko) * 2008-02-18 2009-08-28 앰코 테크놀로지 코리아 주식회사 코인볼을 이용한 반도체 패키지
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
US8492911B2 (en) 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
KR102103375B1 (ko) 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9165855B1 (en) * 2014-07-02 2015-10-20 Freescale Semiconductor, Inc. Semiconductor device with die attached heat spreader
JP6462318B2 (ja) * 2014-10-30 2019-01-30 株式会社東芝 半導体パッケージ
CN106649413A (zh) * 2015-11-04 2017-05-10 阿里巴巴集团控股有限公司 一种网页标签的分组方法和装置
US10410942B2 (en) * 2017-11-27 2019-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN108766944B (zh) * 2018-05-30 2024-02-09 江阴市赛英电子股份有限公司 一种软启动用晶闸管散热器及其表面加工方法
KR20210018577A (ko) 2019-08-05 2021-02-18 삼성전자주식회사 반도체 패키지 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
KR19980027397A (ko) * 1996-10-16 1998-07-15 문정환 버틈 리드 패키지의 제조방법
JPH1126658A (ja) * 1997-07-09 1999-01-29 Rohm Co Ltd Ｂｇａ型半導体装置のパッケージ構造
KR20040101038A (ko) * 2003-05-22 2004-12-02 신꼬오덴기 고교 가부시키가이샤 패키지 부품 및 반도체 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
TW400631B (en) * 1999-01-06 2000-08-01 Walsin Advanced Electronics Chip package structure
US6288900B1 (en) * 1999-12-02 2001-09-11 International Business Machines Corporation Warpage compensating heat spreader
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
TWI242861B (en) * 2003-08-11 2005-11-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package with heat sink and fabrication method thereof
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system
US7190066B2 (en) * 2005-03-08 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat spreader and package structure utilizing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
KR19980027397A (ko) * 1996-10-16 1998-07-15 문정환 버틈 리드 패키지의 제조방법
JPH1126658A (ja) * 1997-07-09 1999-01-29 Rohm Co Ltd Ｂｇａ型半導体装置のパッケージ構造
KR20040101038A (ko) * 2003-05-22 2004-12-02 신꼬오덴기 고교 가부시키가이샤 패키지 부품 및 반도체 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556938A (zh) * 2011-12-27 2012-07-11 三星半导体(中国)研究开发有限公司 芯片叠层封装结构及其制造方法
CN102556938B (zh) * 2011-12-27 2015-07-15 三星半导体(中国)研究开发有限公司 芯片叠层封装结构及其制造方法
KR20140073087A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 이미지 센서 패키지
KR102055563B1 (ko) * 2012-12-06 2019-12-13 삼성전자주식회사 이미지 센서 패키지
US9385109B2 (en) 2013-11-07 2016-07-05 Samsung Electronics Co., Ltd. Semiconductor packages having trench-shaped opening and methods for fabricating the same

Also Published As

Publication number Publication date
US20070114677A1 (en) 2007-05-24
US20090317947A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
US20060292753A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
US20070158799A1 (en) Interconnected IC packages with vertical SMT pads
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US20120322209A1 (en) Semiconductor device with heat spreader
CN105762084B (zh) 倒装芯片的封装方法及封装装置
KR20080052482A (ko) 다층 반도체 패키지
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
JP6100489B2 (ja) 半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
JP4626445B2 (ja) 半導体パッケージの製造方法
CN110634880A (zh) 半导体装置及其制造方法
JP4206779B2 (ja) 半導体装置の製造方法
TWI514483B (zh) 可堆疊半導體封裝構造之平板模封方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee