TWI514483B - 可堆疊半導體封裝構造之平板模封方法 - Google Patents

可堆疊半導體封裝構造之平板模封方法 Download PDF

Info

Publication number
TWI514483B
TWI514483B TW102119646A TW102119646A TWI514483B TW I514483 B TWI514483 B TW I514483B TW 102119646 A TW102119646 A TW 102119646A TW 102119646 A TW102119646 A TW 102119646A TW I514483 B TWI514483 B TW I514483B
Authority
TW
Taiwan
Prior art keywords
flat
vertical
mold
pillars
substrate
Prior art date
Application number
TW102119646A
Other languages
English (en)
Other versions
TW201448057A (zh
Inventor
Chi Sheng Tseng
Chin Tien Yen
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW102119646A priority Critical patent/TWI514483B/zh
Publication of TW201448057A publication Critical patent/TW201448057A/zh
Application granted granted Critical
Publication of TWI514483B publication Critical patent/TWI514483B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

可堆疊半導體封裝構造之平板模封方法
本發明係有關於半導體封裝構造之製造技術，特別係有關於一種可堆疊半導體封裝構造之平板模封方法。
堆疊式封裝層疊組合構造(stacked package on package，POP)是在一位於底部之可堆疊半導體封裝構造上立體堆疊另一半導體封裝構造。早期上下堆疊之兩半導體封裝構造之間係以銲球作上下的電性導通，並且可堆疊半導體封裝構造的基板上表面僅模封設有晶片之中央區域，基板上表面周邊並未模封，故模具需要開發出針對各式不同模封尺寸的中央模穴，使得模具開發成本增加並且增加了具各式對應模穴尺寸之模具維護費用。此外，基板之上表面在顯露之周邊極容易遭受到模封膠體(封裝材料)之溢膠污染，導致後續設置銲球的困難。當應用於微間距球閘陣列封裝構造(fine pitch BGA package)，因為銲球橫向外突之側弧面，易引起銲球橋接的短路問題。
如美國發明專利編號US 6,798,057 B2號「Thin stacked ball-grid array package」與美國發明專利編號US 7,808,095 B2號「Ultra slim semiconductor package and method of fabricating the same」所揭示的技術，有人提出可以把銲球模封在模封膠體中之技術，但銲球上方與側向 皆為圓弧凸面，用以形成模封膠體之模具需要針對銲球的大小、高度與位置，作出對應之模穴內面的球接觸凹坑，故亦增加了模具開發成本與具各式對應銲球之模具維護費用。或者，模封膠體大於銲球之設置高度，待銲球被完全模封之後，再對封膠表面進行平坦化研磨的方式露出銲球之接合面，這將導致製程步驟的增加與被磨出的金屬顆粒在封膠表面的污染。
此外，有人提出在模封膠體中形成模塑通孔(Through Mold Via,TMV)之技術，即在基板上形成模封膠體之後，以雷射鑽孔方式鑽設穿透模封膠體以形成模塑通孔，於其孔內顯露基板上之接合墊，再以物理氣相沉積與電鍍方式形成導電層與導電金屬於模塑通孔內，然而可堆疊半導體封裝構造之模封膠體佔總體封裝厚度相當大的比例，鑽設穿透模封膠體之模塑通孔需要相當的時間並且容易損害基板對應位置之接合墊，導致封裝效率與良率的降低。
為了解決上述之問題，本發明之主要目的係在於提供一種可堆疊半導體封裝構造之平板模封方法，在不需要平坦化研磨以及對模封膠體鑽設穿透模塑通孔(Through Mold Via,TMV)之條件下能製得在堆疊接點處具有良好平坦端面之可堆疊半導體封裝構造，以能較佳地控制習知應用於堆疊式封裝層疊組合構造(stacked package on package，POP)時的銲接短路。
本發明之次一目的係在於提供一種可堆疊半導體封裝構造之平板模封方法，所使用之平板模具可不需要在堆疊接點處設置特殊的外形，藉以降低模具開發成本與維護費用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種可堆疊半導體封裝構造之平板模封方法，首先，提供一基板，該基板之一上表面周邊係設置有複數個垂直導通柱。之後，接合一晶片於該基板之該上表面，該晶片係具有一在該基板上之晶片接合高度，其係小於該些垂直導通柱之高度。之後，覆蓋一平板模具於該些垂直導通柱之上方，藉由該平板模具之壓合，使該些垂直導通柱具有共平面之複數個平坦端面並形成一合模高度，該合模高度係大於該晶片接合高度而略小於該些垂直導通柱之高度。之後，在該平板模具之下方形成一模封膠體於該基板之該上表面上，以密封該晶片與該些垂直導通柱，其中該模封膠體之厚度係由該合模高度所界定，並且該些垂直導通柱之平坦端面係不內凹地顯露在該模封膠體之頂面。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之平板模封方法中，該些垂直導通柱之平坦端面係可共平面於該模封膠體之頂面。
在前述之模封方法中，在下壓該平板模具時，該些垂直導通柱係因受到擠壓而可產生微幅變形，以使得該些垂直導通柱之該些平坦端面與該平板模具為緊密地接觸，藉以確保該些平坦端面不受該模封膠體之溢膠污染。
在前述之平板模封方法中，該些垂直導通柱之平坦端面係可為變形之擴大端面，以確保該些平坦端面不會被該模封膠體之溢膠污染。
在前述之平板模封方法中，該些垂直導通柱在朝向該基板之底部係可包含有複數個對應之銲料塊，在下壓該平板模具時該些銲料塊係可微幅變形，以確保該些平 坦端面不會被該模封膠體之溢膠污染。
在前述之平板模封方法中，該些垂直導通柱之平坦端面係可突出於該模封膠體之頂面，以確保該些平坦端面不會被該模封膠體之溢膠污染。
在前述之平板模封方法中，在覆蓋該平板模具之步驟中係可包含設置一離形膜於該平板模具與該些垂直導通柱，在該平板模具之壓合時，該些垂直導通柱係局部嵌陷於該離形膜內，以提供該些垂直導通柱之平坦端面之突出空間。
在前述之平板模封方法中，該些垂直導通柱係可為利用長凸塊製程在該基板上電鍍生成，取代習知接合之銲球，並且不會有迴焊污染並橋接短路之問題。
在前述之平板模封方法中，該些垂直導通柱係可選自於銅柱、銅-銲料柱、銅-鎳-銲料柱、銲料柱與金柱之其中之一。
H1‧‧‧垂直導通柱之高度
H2‧‧‧晶片接合高度
H3‧‧‧合模高度
110‧‧‧基板
111‧‧‧上表面
120‧‧‧垂直導通柱
121‧‧‧平坦端面
130‧‧‧晶片
131‧‧‧凸塊
132‧‧‧銲料
140‧‧‧平板模具
150‧‧‧模封膠體
151‧‧‧頂面
160‧‧‧底部填充膠
222‧‧‧銲料塊
341‧‧‧離形膜
第1A至1E圖：依據本發明之第一具體實施例，一種可堆疊半導體封裝構造之平板模封方法於各步驟中之元件截面示意圖。
第2A至2E圖：依據本發明之第二具體實施例，一種可堆疊半導體封裝構造之平板模封方法於各步驟中之元件截面示意圖。
第3A至3F圖：依據本發明之第三具體實施例，一種可堆疊半導體封裝構造之平板模封方法於各步驟中之元件截面示意圖。
以下將配合所附圖示詳細說明本發明之實施 例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種可堆疊半導體封裝構造之平板模封方法舉例說明於第1A至1E圖各步驟中之元件截面示意圖。
首先，如第1A圖所示，提供一基板110，該基板110之一上表面111周邊係設置有複數個垂直導通柱120。該基板110係可為一小型雙面印刷電路板、導線架、陶瓷線路載板或半導體中介載板(semiconductor interposer)。該些垂直導通柱120係具有一高度H1，該些垂直導通柱120係可為利用長凸塊製程在該基板110上電鍍生成，取代習知接合之銲球，該些垂直導通柱120之形狀係可為長方體(cuboid)或是圓柱體(cylinder)，故不需要在後續模封步驟之前以迴焊方式固定該些垂直導通柱120，該些垂直導通柱120之間亦不會有迴焊污染並橋接短路之問題，並且該些垂直導通柱120係可為密集排列。在本實施例中，該些垂直導通柱120係可為單層或是多層結構，例如可選自於銅柱、銲料柱與金柱之其中之一之單層結構；或可選自於銅-銲料柱、銅-鎳-銲料柱之其中之一多層結構。
之後，如第1B圖所示，接合一晶片130於該基板110之該上表面111，該晶片130係為一具有積體電路之半導體元件，較佳為經過晶背研磨之晶粒，其厚度可薄 化到100微米以下。該晶片130係具有一在該基板110上之晶片接合高度H2，其係小於該些垂直導通柱120之高度H1。在本實施例中，該晶片130係利用複數個凸塊131覆晶接合至該基板110。更具體地，該些凸塊131係可為銅柱凸塊，另以銲料132焊接該些凸塊131之端面至該基板110之接合墊(圖中未繪出)。此外，上述接合該晶片130之步驟應以實施在設置該些垂直導通柱120之後為較佳，以便於該些垂直導通柱120以長凸塊製程之形成。但非限定地，上述接合該晶片130之步驟亦可實施在設置該些垂直導通柱120之前。
之後，如第1C圖所示，較佳可形成一底部填充膠160於該晶片130與該基板110之間，該底部填充膠160係密封該些凸塊131。此時，該底部填充膠160之溢流擴散並不會影響該些垂直導通柱120與該基板110之結合。
之後，如第1D圖所示，覆蓋一平板模具140於該些垂直導通柱120之上方。並藉由該平板模具140之壓合，使該些垂直導通柱120具有共平面之複數個平坦端面121並形成一合模高度H3，該合模高度H3係大於該晶片接合高度H2而略小於該些垂直導通柱120之高度H1。在下壓該平板模具140時，該些垂直導通柱120係因受到擠壓而產生微幅變形，以使得該些垂直導通柱120之該些平坦端面121與該平板模具140為緊密地接觸，藉以確保該些平坦端面121不受該模封膠體150之溢膠污染。在本實施例中，該些垂直導通柱120之平坦端面121係可為變形之擴大端面，故能確保該些平坦端面121不會被後續製程形成之模封膠體150溢膠污染。
之後，如第1E圖所示，在該平板模具140之下方形成一模封膠體150於該基板110之該上表面111上， 以密封該晶片130與該些垂直導通柱120，其中該模封膠體150之厚度係由該合模高度H3所界定，並且該些垂直導通柱120之平坦端面121係不內凹地顯露在該模封膠體150之頂面151。該模封膠體150係可為一環氧模封化合物(Epoxy Molding Compound,EMC)，可由轉移模塑(transfer molding)技術形成。此外，該些垂直導通柱120之平坦端面121係可共平面於該模封膠體150之頂面151。
因此，本發明在第一具體實施例中提供之一種可堆疊半導體封裝構造之平板模封方法，在不需要平坦化研磨以及對該模封膠體150鑽設穿透模塑通孔(Through Mold Via,TMV)之條件下能製得在堆疊接點處具有良好平坦端面121之可堆疊半導體封裝構造，以能較佳地控制習知應用於堆疊式封裝層疊組合構造(stacked package on package，POP)時的銲接短路。此外，所使用之平板模具140可不需要在堆疊接點處設置特殊的外形，藉以降低模具開發成本與維護費用。
依據本發明之第二具體實施例，另一種可堆疊半導體封裝構造之平板模封方法舉例說明於第2A至2E圖各步驟中之元件截面示意圖。其中各步驟中與第一具體實施例相同名稱之元件將沿用相同圖號且不贅述其細部結構。
首先，如第2A圖所示，提供一基板110，該基板110之一上表面111周邊係設置有複數個垂直導通柱120。該些垂直導通柱120係具有一高度H1。在本實施例中，該些垂直導通柱120在朝向該基板110之底部係可包含有複數個對應之銲料塊222。關於該些垂直導通柱120之設置方法之一係為先塗施上銲料塊222在該基板110上、放置該些垂直導通柱120之主體在對應銲料塊222上， 之後可利用與迴焊該些銲料塊222方式固定該些垂直導通柱120之主體。或者，另一方法為，該些垂直導通柱120佔上述高度H1二分之一上之主體與該些銲料塊222皆可利用長凸塊製程在該基板110上電鍍生成。該些垂直導通柱120之形狀係可為長方體(cuboid)或是圓柱體(cylinder)。
之後，如第2B圖所示，接合一晶片130於該基板110之該上表面111，該晶片130係具有一在該基板110上之晶片接合高度H2，其係小於該些垂直導通柱120之高度H1。在本實施例中，該晶片130係利用複數個凸塊131覆晶接合至該基板110。
之後，如第2C圖所示，可形成一底部填充膠160於該晶片130與該基板110之間，該底部填充膠160係密封該些凸塊131。
之後，如第2D圖所示，覆蓋一平板模具140於該些垂直導通柱120之上方，藉由該平板模具140之壓合，使該些垂直導通柱120具有共平面之複數個平坦端面121並形成一合模高度H3，該合模高度H3係大於該晶片接合高度H2而略小於該些垂直導通柱120之高度H1。在下壓該平板模具140時該些銲料塊222係可微幅變形，以確保該些平坦端面121不會被後續製程形成之模封膠體150之溢膠污染。
之後，如第2E圖所示，在該平板模具140之下方形成一模封膠體150於該基板110之該上表面111上，以密封該晶片130與該些垂直導通柱120，其中該模封膠體150之厚度係由該合模高度H3所界定，並且該些垂直導通柱120之平坦端面121係不內凹地顯露在該模封膠體150之頂面151。故以上述之步驟，該些垂直導通柱120之平坦端面121係可共平面於該模封膠體150之頂面151。
因此，本發明在第二具體實施例中提供之一種可堆疊半導體封裝構造之平板模封方法，亦在不需要平坦化研磨以及對該模封膠體150鑽設穿透模塑通孔(Through Mold Via,TMV)之條件下能製得在堆疊接點處具有良好平坦端面121之可堆疊半導體封裝構造，以能較佳地控制習知應用於堆疊式封裝層疊組合構造(stacked package on package，POP)時的銲接短路。此外，所使用之平板模具140可不需要在堆疊接點處設置特殊的外形，藉以降低模具開發成本與維護費用。
依據本發明之第三具體實施例，另一種可堆疊半導體封裝構造之平板模封方法舉例說明於第3A至3F圖各步驟中之元件截面示意圖。其中各步驟中與第一具體實施例相同名稱之元件將沿用相同圖號且不贅述其細部結構。
首先，如第3A圖所示，提供一基板110，該基板110之一上表面111周邊係設置有複數個垂直導通柱120。該些垂直導通柱120係具有一高度H1。
之後，如第3B圖所示，接合一晶片130於該基板110之該上表面111，該晶片130係具有一在該基板110上之晶片接合高度H2，其係小於該些垂直導通柱120之高度H1。在本實施例中，該晶片130係利用複數個凸塊131覆晶接合至該基板110。
之後，如第3C圖所示，可形成一底部填充膠160於該晶片130與該基板110之間，該底部填充膠160係密封該些凸塊131。
之後，如第3D圖所示，覆蓋一平板模具140於該些垂直導通柱120之上方。在本實施例之一具體實施型態中，在覆蓋該平板模具140之步驟中係可包含設置一 離形膜341於該平板模具140與該些垂直導通柱120。
之後，如第3E圖所示，藉由該平板模具140之壓合，使該些垂直導通柱120具有共平面之複數個平坦端面121並形成一合模高度H3，該合模高度H3係大於該晶片接合高度H2而略小於該些垂直導通柱120之高度H1。在該平板模具140之壓合時，該些垂直導通柱120係局部嵌陷於該離形膜341內，以提供該些垂直導通柱120之平坦端面121之突出空間。
之後，如第3F圖所示，在該平板模具140之下方形成一模封膠體150於該基板110之該上表面111上，以密封該晶片130與該些垂直導通柱120，其中該模封膠體150之厚度係由該合模高度H3所界定，並且該些垂直導通柱120之平坦端面121係不內凹地顯露在該模封膠體150之頂面151。在本實施例中，該些垂直導通柱120之平坦端面121係可突出於該模封膠體150之頂面151，以確保該些平坦端面121不會被該模封膠體150之溢膠污染。
因此，本發明在第三具體實施例中提供之一種可堆疊半導體封裝構造之平板模封方法，在不需要平坦化研磨以及對該模封膠體150鑽設穿透模塑通孔(Through Mold Via,TMV)之條件下能製得在堆疊接點處具有良好平坦端面121之可堆疊半導體封裝構造，以能較佳地控制習知應用於堆疊式封裝層疊組合構造(stacked package on package，POP)時的銲接短路。此外，所使用之平板模具140可不需要在堆疊接點處設置特殊的外形，藉以降低模具開發成本與維護費用。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項 技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
H2‧‧‧晶片接合高度
H3‧‧‧合模高度
110‧‧‧基板
111‧‧‧上表面
120‧‧‧垂直導通柱
121‧‧‧平坦端面
130‧‧‧晶片
131‧‧‧凸塊
140‧‧‧平板模具
160‧‧‧底部填充膠

Claims (7)

  1. 一種可堆疊半導體封裝構造之平板模封方法，包含：提供一基板，該基板之一上表面周邊係設置有複數個垂直導通柱；接合一晶片於該基板之該上表面，該晶片係具有一在該基板上之晶片接合高度，其係小於該些垂直導通柱之高度；覆蓋一平板模具於該些垂直導通柱之上方，藉由該平板模具之壓合，使該些垂直導通柱具有共平面之複數個平坦端面並形成一合模高度，該合模高度係大於該晶片接合高度而略小於該些垂直導通柱之高度；以及在該平板模具之下方形成一模封膠體於該基板之該上表面上，以密封該晶片與該些垂直導通柱，其中該模封膠體之厚度係由該合模高度所界定，並且該些垂直導通柱之平坦端面係不內凹地顯露在該模封膠體之頂面；其中該些垂直導通柱之平坦端面係突出於該模封膠體之頂面；其中在覆蓋該平板模具之步驟中係包含設置一離形膜於該平板模具與該些垂直導通柱，在該平板模具之壓合時，該些垂直導通柱係局部嵌陷於該離形膜內。
  2. 依據申請專利範圍第1項之可堆疊半導體封裝構造之平板模封方法，其中該些垂直導通柱之平坦端面係共平面於該模封膠體之頂面。
  3. 依據申請專利範圍第2項之可堆疊半導體封裝構造之平板模封方法，其中在下壓該平板模具時，該些垂直導通柱係因受到擠壓而產生微幅變形，以使得該些垂直導通柱之該些平坦端面與該平板模具為緊密地接 觸，藉以確保該些平坦端面不受該模封膠體之溢膠污染。
  4. 依據申請專利範圍第3項之可堆疊半導體封裝構造之平板模封方法，其中該些垂直導通柱之平坦端面係為變形之擴大端面。
  5. 依據申請專利範圍第2項之可堆疊半導體封裝構造之平板模封方法，其中該些垂直導通柱在朝向該基板之底部係包含有複數個對應之銲料塊。
  6. 依據申請專利範圍第1項之可堆疊半導體封裝構造之平板模封方法，其中該些垂直導通柱係為利用長凸塊製程在該基板上電鍍生成。
  7. 依據申請專利範圍第6項之可堆疊半導體封裝構造之平板模封方法，其中該些垂直導通柱係選自於銅柱、銅-銲料柱、銅-鎳-銲料柱、銲料柱與金柱之其中之一。
TW102119646A 2013-06-03 2013-06-03 可堆疊半導體封裝構造之平板模封方法 TWI514483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102119646A TWI514483B (zh) 2013-06-03 2013-06-03 可堆疊半導體封裝構造之平板模封方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102119646A TWI514483B (zh) 2013-06-03 2013-06-03 可堆疊半導體封裝構造之平板模封方法

Publications (2)

Publication Number Publication Date
TW201448057A TW201448057A (zh) 2014-12-16
TWI514483B true TWI514483B (zh) 2015-12-21

Family

ID=52707589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119646A TWI514483B (zh) 2013-06-03 2013-06-03 可堆疊半導體封裝構造之平板模封方法

Country Status (1)

Country Link
TW (1) TWI514483B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929522A (en) * 1998-04-17 1999-07-27 Hestia Technologies, Inc. Semiconductor non-laminate package and method
US20110068427A1 (en) * 2009-09-18 2011-03-24 Amkor Techonology Korea, Inc. Stackable wafer level package and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929522A (en) * 1998-04-17 1999-07-27 Hestia Technologies, Inc. Semiconductor non-laminate package and method
US20110068427A1 (en) * 2009-09-18 2011-03-24 Amkor Techonology Korea, Inc. Stackable wafer level package and fabricating method thereof

Also Published As

Publication number Publication date
TW201448057A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
TWI576928B (zh) 模封互連基板及其製造方法
US20110057327A1 (en) Semiconductor device and method of manufacturing the same
US20120049354A1 (en) Semiconductor device and method of forming the same
US20130127048A1 (en) Device
TWI594348B (zh) 具有嵌入式半導體晶粒的半導體裝置和基板對基板的互連
TWI627689B (zh) 半導體裝置
JP2012212786A (ja) 半導体装置の製造方法
TWI578421B (zh) 可堆疊半導體封裝構造及其製造方法
JP2013021058A (ja) 半導体装置の製造方法
TW201813014A (zh) 柱頂互連之封裝堆疊方法與構造
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
JP5547703B2 (ja) 半導体装置の製造方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
TWI821899B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI514483B (zh) 可堆疊半導體封裝構造之平板模封方法
TW201415602A (zh) 封裝堆疊結構之製法
TWI689015B (zh) 電子封裝件及其製法
TWI569386B (zh) 結構與方法
TW202105672A (zh) 半導體裝置及半導體裝置之製造方法
TW201909367A (zh) 扇出半導體裝置及製造扇出半導體裝置的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees